集成电路常用器件版图
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
❖ 希望通过这样的输入电路，使集成电路内部 得到一个稳定、有效的信号，阻止外部干扰 信号进入内部逻辑。
输出单元
❖ 输出单元的主要任务是提供一定的驱 动能力，防止内部逻辑过负荷而损坏。 另一方面，输出单元还承担了一定的 逻辑功能，单元具有一定的可操作性。 与输入电路相比，输出单元的电路形 式比较多。
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之一：虚设器 件
❖ 对电阻精度及匹配要求较高的电路：基准电 路；运算放大器的无源负载。
❖ 首选多晶硅电阻。 ❖ 虚设器件（Dummy Device）
5.2 电阻常见版图画法
❖ 在需要匹配的器件两侧或周围增加虚设器件， 防止边上的器件被过多的可是，引起不匹配。
ESD（Electrostatic discharge）
❖ 静电放电(ESD)引起的失效的原因主要有两 种：一种是电流过大而引起的热失效；一种 是由于过大的电压直接引起栅氧化层的击穿， 或者说是电失效。热失效是由于局部电流集 中而形成较大的热量，使器件局部金属互连 线熔化或芯片出现热斑。从而引起二次击穿。 电失效是由于保护不当．使较大的电压直接 加到脆弱的薄氧化层上，引起介质击穿或表 面击穿。
5.2 电阻常见版图画法
❖ （1）离子注入电阻 ❖ 采用离子注入方式对半导体掺杂而得到的电
阻。 ❖ 可以精确控制掺杂浓度和深度，阻值容易控
制且精度很高。分为P+型和N+型电阻。 ❖ （2）多晶硅薄膜电阻 ❖ 掺杂多晶硅薄膜电阻的放开电阻较大，是集
成电路中最常用到的一种电阻。
5.2 电阻常见版图画法
敏感电路造成影响。 ❖ 图7.27：通过P+接触孔吸收来自衬底的噪声。
5.5 保护环版图
❖ 2、防止闩锁效应 ❖ 闩锁效应是由CMOS工艺中的计生效应引起
的，对电路可靠性非常重要，一旦发生闩锁， 不仅电路无法正常工作，还会因大电流引起 芯片过热，造成物理破坏。 ❖ 图7.29：寄生效应电路。 ❖ 图7.30：多数载流子保护环，吸收外来的多 数载流子，避免寄生三极管的发射极被正偏。
电阻。 ❖ （5）不要使用较短的电阻区块，一般的方块
数为5个，高精度多晶硅电阻总长度至少为50 微米。
5.3 电容版图设计
❖ 集成电路中的电容存在很多，有专门设计的 电容，也有寄生电容。
❖ 如相邻两层金属重叠会形成电容 ❖ MOS管的栅和沟道之间会形成电容 ❖ 1、电容的分类 ❖ MOS管电容、多晶硅-N阱电容、精度较高的
❖ 2、倒比管版图布局 ❖ 管子的宽长比小于1 ❖ 利用倒比管沟道较长，电阻较大的特点，可
以起到上拉电阻的作用。 ❖ 应用：开机清零电路。
5.1 MOS器件常见版图画法
❖ 3、MOS器件的对称性 ❖ 对称意味着匹配，是模拟集成电路版图布局
重要技巧之一。 ❖ 包括器件对称、布局连线对称等。 ❖ （1）匹配器件相互靠近放置：减小工艺过程
5.1 MOS器件常见版图画法
5.2 电阻常见版图画法
❖ 无源电阻：采用对半导体进行掺杂的方式制 作的电阻。（本次课只介绍无源电阻）
❖ 有源电阻：利用晶体管的不同工作区表现出 来的不同电阻特性来做电阻。
❖ 1、电阻的分类 ❖ 掺杂半导体电阻：扩散电阻和例子注入电阻 ❖ 薄膜电阻：多晶硅薄膜电阻和合金薄膜电阻
❖ 2、电阻的版图设计
❖ （1）简单的电阻版图
❖ ❖
电 电阻阻的 的阻 阻值 值=电R阻的WL方dd 块R■数×方块电阻。
❖ 这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
5.2 电阻常见版图画法
❖ （2）高阻值第精度电阻版图 ❖ 对上拉电阻和下拉电阻：对电阻阻值以及匹
配要求不是太高，只需要高阻值。 ❖ 狗骨型或折弯型 ❖ 图7.11
对器件的差异。 ❖ （2）匹配器件同方向性：不同方向的MOS
管在同一应力下载流子迁移率不同。
5.1 MOS器件常见版图画法
❖ （3）匹配器件与周围环境一致：虚设器件， 避免刻蚀程度的不同。
5.1 MOS器件常见版图画法
❖ （4）匹配器件使用同一单元：根器件法 ❖ 对于不同比例尺寸的MOS管，尽量使用同一
单元进行复制组合，这样，加工的适配几率 就会减小。
5.1 MOS器件常见版图画法
❖ （5）匹配器件共中心性：又称为四方交叉 ❖ 在运算放大器的输入差分对中，两管的宽长
比都比较大。 ❖ 采用四方交叉的布局方法，使两个管子在X轴
上产生的工艺梯度影响和Y轴上的工艺梯度影 响都会相互抵消。 ❖ 将M1和M2分别分成两个宽度为原来宽度一 半的MOS管，沿对角线放置后并联。
多晶硅-多晶硅电容（PIP）以及金属-金属电 容（MIM）
5.3 电容版图设计
❖ （1）MOS电容 ❖ 通常在滤波电路中使用，精度不高，误差可
达20%左右。 ❖ 将MOS管的源和漏接在一起，作为一个极板，
栅作为一个极板。 ❖ MOS管工作在积累区。 ❖ 栅氧化层较薄，因此电容较大。
5.3 电容版图设计
集成电路版图设计与验证
第六章 集成电路常用器件版图
5.1 MOS器件常见版图画法
❖ 1、大尺寸MOS版图布局 ❖ 大宽长比的晶体管：获得大的驱动能力。 ❖ 单管布局：栅很长，寄生电阻增加，导致晶
体管各个位置的导通不同步。 ❖ 指状交叉（finger）方式
❖ 将与非门 设计成指 状构造示 例
5.1 MOS器件常见版图画法
❖ 减小电容面积、提高电容值：叠层金属电容 器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21
❖ PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
5.3 电容版图设计
❖ 2、电容版图设计 ❖ 一般电路对电容精度要求不高，因此通常电
❖ 对于既有精度要求，又有匹配要求的电阻， 可以Βιβλιοθήκη Baidu这两个电阻交互排列放置。图7.16
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之二：电阻单 元的复用
❖ 与MOS管类似，电阻也最好使用某一单元进 行利用，通常选取一段宽度长度合适，受工 艺影响、温度影响总体性能较优的一段电阻 作为通用电阻，然后通过串联、并联，获得 其他阻值的电阻。图7.17
5.8 连线
❖ 多晶硅：电阻率较大，可以作为数字电路门 内部连线，或者在小模块内作为近距离连线。
❖ 金属AL：既可以在小模块内部使用，也可以 作为模块间的连线。
❖ 1、金属线的宽度：要考虑工艺允许的最大电 流密度，防止流过金属的电流过大。
❖ 合并单元后，金属线加宽，可以使用多层金 属重叠。
5.8 连线
❖ （2）阱电容 ❖ 多晶硅和阱之间形成电容 ❖ 下极板与衬底之间存在寄生电容，精度不高。 ❖ （3）PIP电容 ❖ 多晶硅-二氧化硅-多晶硅结构 ❖ 可以通过控制氧化层的质量和厚度，精确控制
电容值。 ❖ 做在场氧区，电容值较小。
5.3 电容版图设计
❖ （4）MIM电容 ❖ 金属层之间距离较大，因此电容较小。
构。
5.5 保护环版图
❖ 保护环（guard ring）是有N+型的接触孔或 P+型的接触孔转成环状，将所包围的器件与 环外的器件隔离开来，所以叫做保护环。
❖ 保护环的作用：隔离噪声，保护敏感电路不 受外界干扰；防止闩锁效应。
5.5 保护环版图
❖ 1、隔离噪声 ❖ 模拟电路的噪声一般来自衬底，噪声源会对
（1）反相输出 I/O PAD
顾名思义，反相输出就是内部信号经反相 后输出。这个反相器除了完成反相的功能外， 另一个主要作用是提供一定的驱动能力。
（1）反相输出 I/O PAD
❖ 为防止触发CMOS 结构的寄生可控硅效应烧 毁电路，该版图采用了P+隔离环结构，并在 隔离环中设计了良好的电源、地接触。
❖ 下图是将金属铝引线去除后的版图形式，通 过这个图可以清楚的看到器件的并联结构和 重掺杂隔离环的结构。
（1）反相输出 I/O PAD
5.7 电源和地线版图
❖ 图7.33：电源和地线布局。 ❖ 内部电路完全设计完毕后，最后开始布焊盘
的电源和地线。 ❖ VDD和VSS处于对角线位置，最外一圈是
VSS线，较里一圈是VDD线，输入输出PAD 位于它们之间。
❖ 因为MOS 管的宽长比比较大，版图采用了多 栅并联结构，源漏区的金属引线设计成叉指 状结构，电路中的NMOS 管和PMOS 管实际 是由多管并联构成，采用了共用源区和共用 漏区结构。
（1）反相输出 I/O PAD
❖ 考虑到电子迁移率比空穴约大2.5 倍，所以， PMOS 管的尺寸比NMOS 管大，这样可使倒 相器的输出波形对称。
5.2 电阻常见版图画法
5.2 电阻常见版图画法
5.2 电阻常见版图画法
5.2 电阻常见版图画法
❖ 对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
❖ 图7.18的实现方式。
电阻匹配设计总结
❖ （1）采用同一材料来制作匹配电阻 ❖ （2）匹配电阻的宽度要相同，且要足够宽。 ❖ （3）匹配的电阻要紧密靠近 ❖ （4）在匹配电阻阵列的两端要放置Dummy
容是最后设计的。 ❖ 图7.22，“比例电容版图”：两个电容进行
匹配。将较小的电容放置中心位置，以保证 周围环境一致性。
5.4 二极管版图
❖ 集成电路中普遍存在二极管。 ❖ psub-nwell二极管：P型衬底和N阱之间存在
二极管。为了保证所有的二极管反偏，需要 将衬底接低电位，N阱接高电位。 ❖ Sp-nwell二极管：N阱和N阱中的P+扩散区形 成的二极管。
❖ 图7.35
5.9 静电保护
❖ 多数CMOS集成电路的输入端是直接接到栅上。而 悬浮的输入端很容易受到较高感应电位的影响。人 体的静电模型可以简化成对地的100 PF电容串联一 个1.5 kΩ的电阻，在干燥气氛下 可能在100 PF上 感应出较高的静电电位， 由于存储的能量与电位的 平方成正比，所以存储在人体等效电容中的能量很 大，约0.2毫焦耳。较高的静电电位和较高的能量会 引起CMOS电路的静电失效。
输入单元
输入单元主要承担对内部电路的保 护，一般认为外部信号的驱动能力足 够大，输入单元不必具备再驱动功能。 因此，输入单元的结构主要是输入保 护电路。
输入单元版图
单二极管、电阻电路
双二极管、电阻电路
输入单元
❖ 从版图可以看到，这样的一个简单电路，其 版图形式比我们在前面看到的门阵列版图复 杂了许多。这样的版图设计不仅仅是考虑了 电路所要完成的功能，而且充分地考虑了接 口电路将面对的复杂的外部情况，考虑了在 器件物理结构中所包含的寄生效应。
❖ 2、金属布线 ❖ 为防止寄生效应，相邻两层金属应交叉布线。 ❖ 金属折线一般不要走小于900的折线。建议取
1350的折线。 ❖ 3、片内电源和地线 ❖ 将所有的PMOS管放在一起，共用电源线；
所有的NMOS管放在一起，共用地线。
5.8 连线
❖ 相邻两行的数字电路共用一个电源或地线， 这样电源和地线就形成了叉指布线的方式。
❖ 这些单元的一个共同之处是都有压焊块，用于连接 芯片与封装管座。为防止在后道划片工艺中损伤芯 片，通常要求I/O PAD的外边界距划片位置100µm 左右。
I/0 PAD 输入输出单元（补充）
❖ 任何一种设计技术的版图结构都需要焊盘 输入/输出单元（I/O PAD）。不论门阵 列、标准单元结构还是积木块结构，它们 的I/O PAD都是以标准单元的结构形式 出现，这些I/O PAD通常具有等高不等宽 的外部形状，各单元的电源、地线的宽度 和相对位置是统一的。
5.6 焊盘版图
❖ 焊盘（pad）集成电路与外接环境之间的接口。 ❖ 除了压焊块之外，焊盘还具有输入保护、内
外隔离、对外驱动等接口功能。 ❖ 通常由最上层两层金属重叠而成。 ❖ 图7.31，7.32
I/0 PAD 输入输出单元（补充）
❖ 承担输入、输出信号接口的I/O单元就不仅仅是压焊 块，而是具有一定功能的功能块。这些功能块担负 着对外的驱动，内外的隔离、输入保护或其他接口 功能。
5.4 二极管版图
❖ 利用二极管的反向击穿效应，可以用来做芯片 的ESD（Elctro-Static Discharge，静电释放） 保护。
❖ 二极管的反向击穿电压一般在6~8V，因此当 使用ESD时，下一级的最大电压也被嵌位在反 向击穿电压。
❖ 图7.26：梳状二极管。 ❖ 用作ESD的二极管的面积较大，且画成环形结
输出单元
❖ 输出单元的主要任务是提供一定的驱 动能力，防止内部逻辑过负荷而损坏。 另一方面，输出单元还承担了一定的 逻辑功能，单元具有一定的可操作性。 与输入电路相比，输出单元的电路形 式比较多。
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之一：虚设器 件
❖ 对电阻精度及匹配要求较高的电路：基准电 路；运算放大器的无源负载。
❖ 首选多晶硅电阻。 ❖ 虚设器件（Dummy Device）
5.2 电阻常见版图画法
❖ 在需要匹配的器件两侧或周围增加虚设器件， 防止边上的器件被过多的可是，引起不匹配。
ESD（Electrostatic discharge）
❖ 静电放电(ESD)引起的失效的原因主要有两 种：一种是电流过大而引起的热失效；一种 是由于过大的电压直接引起栅氧化层的击穿， 或者说是电失效。热失效是由于局部电流集 中而形成较大的热量，使器件局部金属互连 线熔化或芯片出现热斑。从而引起二次击穿。 电失效是由于保护不当．使较大的电压直接 加到脆弱的薄氧化层上，引起介质击穿或表 面击穿。
5.2 电阻常见版图画法
❖ （1）离子注入电阻 ❖ 采用离子注入方式对半导体掺杂而得到的电
阻。 ❖ 可以精确控制掺杂浓度和深度，阻值容易控
制且精度很高。分为P+型和N+型电阻。 ❖ （2）多晶硅薄膜电阻 ❖ 掺杂多晶硅薄膜电阻的放开电阻较大，是集
成电路中最常用到的一种电阻。
5.2 电阻常见版图画法
敏感电路造成影响。 ❖ 图7.27：通过P+接触孔吸收来自衬底的噪声。
5.5 保护环版图
❖ 2、防止闩锁效应 ❖ 闩锁效应是由CMOS工艺中的计生效应引起
的，对电路可靠性非常重要，一旦发生闩锁， 不仅电路无法正常工作，还会因大电流引起 芯片过热，造成物理破坏。 ❖ 图7.29：寄生效应电路。 ❖ 图7.30：多数载流子保护环，吸收外来的多 数载流子，避免寄生三极管的发射极被正偏。
电阻。 ❖ （5）不要使用较短的电阻区块，一般的方块
数为5个，高精度多晶硅电阻总长度至少为50 微米。
5.3 电容版图设计
❖ 集成电路中的电容存在很多，有专门设计的 电容，也有寄生电容。
❖ 如相邻两层金属重叠会形成电容 ❖ MOS管的栅和沟道之间会形成电容 ❖ 1、电容的分类 ❖ MOS管电容、多晶硅-N阱电容、精度较高的
❖ 2、倒比管版图布局 ❖ 管子的宽长比小于1 ❖ 利用倒比管沟道较长，电阻较大的特点，可
以起到上拉电阻的作用。 ❖ 应用：开机清零电路。
5.1 MOS器件常见版图画法
❖ 3、MOS器件的对称性 ❖ 对称意味着匹配，是模拟集成电路版图布局
重要技巧之一。 ❖ 包括器件对称、布局连线对称等。 ❖ （1）匹配器件相互靠近放置：减小工艺过程
5.1 MOS器件常见版图画法
5.2 电阻常见版图画法
❖ 无源电阻：采用对半导体进行掺杂的方式制 作的电阻。（本次课只介绍无源电阻）
❖ 有源电阻：利用晶体管的不同工作区表现出 来的不同电阻特性来做电阻。
❖ 1、电阻的分类 ❖ 掺杂半导体电阻：扩散电阻和例子注入电阻 ❖ 薄膜电阻：多晶硅薄膜电阻和合金薄膜电阻
❖ 2、电阻的版图设计
❖ （1）简单的电阻版图
❖ ❖
电 电阻阻的 的阻 阻值 值=电R阻的WL方dd 块R■数×方块电阻。
❖ 这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
5.2 电阻常见版图画法
❖ （2）高阻值第精度电阻版图 ❖ 对上拉电阻和下拉电阻：对电阻阻值以及匹
配要求不是太高，只需要高阻值。 ❖ 狗骨型或折弯型 ❖ 图7.11
对器件的差异。 ❖ （2）匹配器件同方向性：不同方向的MOS
管在同一应力下载流子迁移率不同。
5.1 MOS器件常见版图画法
❖ （3）匹配器件与周围环境一致：虚设器件， 避免刻蚀程度的不同。
5.1 MOS器件常见版图画法
❖ （4）匹配器件使用同一单元：根器件法 ❖ 对于不同比例尺寸的MOS管，尽量使用同一
单元进行复制组合，这样，加工的适配几率 就会减小。
5.1 MOS器件常见版图画法
❖ （5）匹配器件共中心性：又称为四方交叉 ❖ 在运算放大器的输入差分对中，两管的宽长
比都比较大。 ❖ 采用四方交叉的布局方法，使两个管子在X轴
上产生的工艺梯度影响和Y轴上的工艺梯度影 响都会相互抵消。 ❖ 将M1和M2分别分成两个宽度为原来宽度一 半的MOS管，沿对角线放置后并联。
多晶硅-多晶硅电容（PIP）以及金属-金属电 容（MIM）
5.3 电容版图设计
❖ （1）MOS电容 ❖ 通常在滤波电路中使用，精度不高，误差可
达20%左右。 ❖ 将MOS管的源和漏接在一起，作为一个极板，
栅作为一个极板。 ❖ MOS管工作在积累区。 ❖ 栅氧化层较薄，因此电容较大。
5.3 电容版图设计
集成电路版图设计与验证
第六章 集成电路常用器件版图
5.1 MOS器件常见版图画法
❖ 1、大尺寸MOS版图布局 ❖ 大宽长比的晶体管：获得大的驱动能力。 ❖ 单管布局：栅很长，寄生电阻增加，导致晶
体管各个位置的导通不同步。 ❖ 指状交叉（finger）方式
❖ 将与非门 设计成指 状构造示 例
5.1 MOS器件常见版图画法
❖ 减小电容面积、提高电容值：叠层金属电容 器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21
❖ PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
5.3 电容版图设计
❖ 2、电容版图设计 ❖ 一般电路对电容精度要求不高，因此通常电
❖ 对于既有精度要求，又有匹配要求的电阻， 可以Βιβλιοθήκη Baidu这两个电阻交互排列放置。图7.16
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之二：电阻单 元的复用
❖ 与MOS管类似，电阻也最好使用某一单元进 行利用，通常选取一段宽度长度合适，受工 艺影响、温度影响总体性能较优的一段电阻 作为通用电阻，然后通过串联、并联，获得 其他阻值的电阻。图7.17
5.8 连线
❖ 多晶硅：电阻率较大，可以作为数字电路门 内部连线，或者在小模块内作为近距离连线。
❖ 金属AL：既可以在小模块内部使用，也可以 作为模块间的连线。
❖ 1、金属线的宽度：要考虑工艺允许的最大电 流密度，防止流过金属的电流过大。
❖ 合并单元后，金属线加宽，可以使用多层金 属重叠。
5.8 连线
❖ （2）阱电容 ❖ 多晶硅和阱之间形成电容 ❖ 下极板与衬底之间存在寄生电容，精度不高。 ❖ （3）PIP电容 ❖ 多晶硅-二氧化硅-多晶硅结构 ❖ 可以通过控制氧化层的质量和厚度，精确控制
电容值。 ❖ 做在场氧区，电容值较小。
5.3 电容版图设计
❖ （4）MIM电容 ❖ 金属层之间距离较大，因此电容较小。
构。
5.5 保护环版图
❖ 保护环（guard ring）是有N+型的接触孔或 P+型的接触孔转成环状，将所包围的器件与 环外的器件隔离开来，所以叫做保护环。
❖ 保护环的作用：隔离噪声，保护敏感电路不 受外界干扰；防止闩锁效应。
5.5 保护环版图
❖ 1、隔离噪声 ❖ 模拟电路的噪声一般来自衬底，噪声源会对
（1）反相输出 I/O PAD
顾名思义，反相输出就是内部信号经反相 后输出。这个反相器除了完成反相的功能外， 另一个主要作用是提供一定的驱动能力。
（1）反相输出 I/O PAD
❖ 为防止触发CMOS 结构的寄生可控硅效应烧 毁电路，该版图采用了P+隔离环结构，并在 隔离环中设计了良好的电源、地接触。
❖ 下图是将金属铝引线去除后的版图形式，通 过这个图可以清楚的看到器件的并联结构和 重掺杂隔离环的结构。
（1）反相输出 I/O PAD
5.7 电源和地线版图
❖ 图7.33：电源和地线布局。 ❖ 内部电路完全设计完毕后，最后开始布焊盘
的电源和地线。 ❖ VDD和VSS处于对角线位置，最外一圈是
VSS线，较里一圈是VDD线，输入输出PAD 位于它们之间。
❖ 因为MOS 管的宽长比比较大，版图采用了多 栅并联结构，源漏区的金属引线设计成叉指 状结构，电路中的NMOS 管和PMOS 管实际 是由多管并联构成，采用了共用源区和共用 漏区结构。
（1）反相输出 I/O PAD
❖ 考虑到电子迁移率比空穴约大2.5 倍，所以， PMOS 管的尺寸比NMOS 管大，这样可使倒 相器的输出波形对称。
5.2 电阻常见版图画法
5.2 电阻常见版图画法
5.2 电阻常见版图画法
5.2 电阻常见版图画法
❖ 对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
❖ 图7.18的实现方式。
电阻匹配设计总结
❖ （1）采用同一材料来制作匹配电阻 ❖ （2）匹配电阻的宽度要相同，且要足够宽。 ❖ （3）匹配的电阻要紧密靠近 ❖ （4）在匹配电阻阵列的两端要放置Dummy
容是最后设计的。 ❖ 图7.22，“比例电容版图”：两个电容进行
匹配。将较小的电容放置中心位置，以保证 周围环境一致性。
5.4 二极管版图
❖ 集成电路中普遍存在二极管。 ❖ psub-nwell二极管：P型衬底和N阱之间存在
二极管。为了保证所有的二极管反偏，需要 将衬底接低电位，N阱接高电位。 ❖ Sp-nwell二极管：N阱和N阱中的P+扩散区形 成的二极管。
❖ 图7.35
5.9 静电保护
❖ 多数CMOS集成电路的输入端是直接接到栅上。而 悬浮的输入端很容易受到较高感应电位的影响。人 体的静电模型可以简化成对地的100 PF电容串联一 个1.5 kΩ的电阻，在干燥气氛下 可能在100 PF上 感应出较高的静电电位， 由于存储的能量与电位的 平方成正比，所以存储在人体等效电容中的能量很 大，约0.2毫焦耳。较高的静电电位和较高的能量会 引起CMOS电路的静电失效。
输入单元
输入单元主要承担对内部电路的保 护，一般认为外部信号的驱动能力足 够大，输入单元不必具备再驱动功能。 因此，输入单元的结构主要是输入保 护电路。
输入单元版图
单二极管、电阻电路
双二极管、电阻电路
输入单元
❖ 从版图可以看到，这样的一个简单电路，其 版图形式比我们在前面看到的门阵列版图复 杂了许多。这样的版图设计不仅仅是考虑了 电路所要完成的功能，而且充分地考虑了接 口电路将面对的复杂的外部情况，考虑了在 器件物理结构中所包含的寄生效应。
❖ 2、金属布线 ❖ 为防止寄生效应，相邻两层金属应交叉布线。 ❖ 金属折线一般不要走小于900的折线。建议取
1350的折线。 ❖ 3、片内电源和地线 ❖ 将所有的PMOS管放在一起，共用电源线；
所有的NMOS管放在一起，共用地线。
5.8 连线
❖ 相邻两行的数字电路共用一个电源或地线， 这样电源和地线就形成了叉指布线的方式。
❖ 这些单元的一个共同之处是都有压焊块，用于连接 芯片与封装管座。为防止在后道划片工艺中损伤芯 片，通常要求I/O PAD的外边界距划片位置100µm 左右。
I/0 PAD 输入输出单元（补充）
❖ 任何一种设计技术的版图结构都需要焊盘 输入/输出单元（I/O PAD）。不论门阵 列、标准单元结构还是积木块结构，它们 的I/O PAD都是以标准单元的结构形式 出现，这些I/O PAD通常具有等高不等宽 的外部形状，各单元的电源、地线的宽度 和相对位置是统一的。
5.6 焊盘版图
❖ 焊盘（pad）集成电路与外接环境之间的接口。 ❖ 除了压焊块之外，焊盘还具有输入保护、内
外隔离、对外驱动等接口功能。 ❖ 通常由最上层两层金属重叠而成。 ❖ 图7.31，7.32
I/0 PAD 输入输出单元（补充）
❖ 承担输入、输出信号接口的I/O单元就不仅仅是压焊 块，而是具有一定功能的功能块。这些功能块担负 着对外的驱动，内外的隔离、输入保护或其他接口 功能。
5.4 二极管版图
❖ 利用二极管的反向击穿效应，可以用来做芯片 的ESD（Elctro-Static Discharge，静电释放） 保护。
❖ 二极管的反向击穿电压一般在6~8V，因此当 使用ESD时，下一级的最大电压也被嵌位在反 向击穿电压。
❖ 图7.26：梳状二极管。 ❖ 用作ESD的二极管的面积较大，且画成环形结