集成电路设计第三章

第 3 章 器件设计技术
–
S
+ +
G
N沟道
id=0
–
D
N+
N+
P
Utn—开启电压 N沟道增强型MOS管，简称NMOS 21 明德博学 日新笃行
第 3 章 器件设计技术
3．当ugs > Utn ,uds>0时. –
S (a) 漏极电流id>0 uds增大，id增大。
+
–
+
G
D
id>0
N+
N+
(b) 沿沟道有电位梯度 (c)不同点的电场强 度不同,左高右低
N+
N+
uds
P
(b) 管子预夹断
沟道在漏 极端夹断 24 明德博学 日新笃行
第 3 章 器件设计技术
c. 当uds进一步增大
S
–
+
–
+
G
D
id>0
(a) id达 到最大值 且恒定
N+
N+
uds DS
P
(b) 管子进入恒流区
沟道夹断区延长
25 明德博学 日新笃行
增强型NMOS管工作原理动画演示
2014-11-25
第 3 章 器件设计技术
ASIC
Silicon
GaAs
Bipolar
MOS
Bipolar ……
FET Logic
ECL/CML
TTL
IIL
NMOS
PMOS
MNOS
CMOS
CMOS/SOS
HSMOS
Metal Gate CMOS
VMOS
明德博学 5 日新笃行
第 3 章 器件设计技术
1、在双极型(Bipolar)集成电路：
按负载元件和驱动元件之间的关系：有比
反相器和无比反相器。
Vi
V0 驱 动 元 件
（2）饱和区：Vgs-Vtn<Vds
S Vgs-Vtn Vds L D Vds-(Vgs-Vtn)
Vgs-Vtn不变，Vds增加的电压主要降在△L上，由于△LL，
电子移动速度主要由反型区的漂移运动决定。所以，将以 Vgs-Vtn取代线性区电流公式中的Vds得到饱和区的电流—电 压表达式： 2
id=0
N+
N+
产生垂直向下的电场
P
2014-1118 明德博学 日新笃行
第 3 章 器件设计技术
–
S
+ +
G
–
D
id=0
N+
N+
P
电场排斥空穴
吸引电子 形成耗尽层
19 明德博学 日新笃行
第 3 章 器件设计技术
当ugs =Utn时
S
– – +
G
+ D
id=0
N+
N+
P
出现反型层
形成导电沟道
20 明德博学 日新笃行
26 明德博学 日新笃行
第 3 章 器件设计技术
Vgs<Vtn 晶体管截止
VgsVt n，设Vgs保持不变。
（1）当Vds=0时，S、D之间没有电流Ids=0。
（2）当Vds>0时，Ids由S流向D，Ids随Vds变化基本呈线性关系。
（3）当Vds>Vgs-Vtn时，沟道上的电压降（Vgs-Vtn）基本保持不
39 明德博学 日新笃行
第 3 章 器件设计技术
二、PMOS管I~V特性 电流-电压表达式：
线性区：Isd=β p|Vds|(|Vgs|-|Vtp|-|Vds|/2)
饱和区：Isd=(β p/2)(|Vgs|-|Vtp|)²
-Vds
-Vgs S
G
D
P
P
Isd=-Ids N-Si 衬底
Ids
40
Vdd
uds
P
(d)沟道反型 层呈楔形 22 明德博学 日新笃行
第 3 章 器件设计技术
a. uds升高
S
– – +
G
+ D
id>0
N+
N+
uds
P
沟道变窄 反型层变窄 23 明德博学 日新笃行
第 3 章 器件设计技术
b. 当ugd =ugs-uds=Utn时 –
S (a) id达到最大值
+
+
G
–
D
id>0
明德博学 日新笃行
明德博学 日新笃行
第 3 章 器件设计技术
第三节 MOS晶体管的直流特性
一、NMOS管的I~V特性
推导NMOS管的电流——电压关系式： 设：Vgs>Vtn，且Vgs保持不变， 则：沟道中产生感应电荷，根据电流的定义有：
I ds
栅下感应总电子电荷数 Qc 电子平均传输时间
第 3 章 器件设计技术
（1）线性区：Vgs-Vtn>Vds
设：Vds沿沟道区线性分布
则：沟道平均电压等于Vds/2
由电磁场理论可知：Qc=εox EgWL 其中： Eg
(Vgs Vtn ) Vds / 2
t
ox
tox 为栅氧厚度 ε0为真空介电常数8.85410-14F/cm εox为二氧化硅的介电常数 εox=3.9 ε0 W 为栅的宽度 L 为栅的长度
变，由于沟道电阻Rc正比于沟道长度L，而Leff=L-L变化不大，
Rc基本不变。所以，Ids=(Vgs-Vtn)/Rc不变，即电流Ids基本保持 不变，出现饱和现象。 （4）当Vds增大到一定极限时，由于电压过高，晶体管被雪崩击 穿，电流急剧增加。 27 明德博学 日新笃行
第 3 章 器件设计技术
2014-11-25 15
PMOS
2014-11-25
16
第 3 章 器件设计技术
(1) ugs =0 ,uds≠0 –
S
+
+
G
–
D
id=0
N+
N+
P
源极和漏极之间始终有一个PN结反偏，id=0
17 明德博学 日新笃行
第 3 章 器件设计技术
2．ugs >0 ,uds =0
S
– – +
G
+ D
（4）击穿区：电流突然增大（Vt），晶体管不能正常工作。
Ids
0
Vt 转移特性曲线
Vgs
37
明德博学 日新笃行
第 3 章 器件设计技术
例2.考虑180nm工艺下W/L=0.36μ m/0.18 μ m的 nMOS管。在这种工艺下，栅氧厚度为40埃，70oC 下的电子迁移率为180cm2/V.s。阈值电压为0.4V。 当Vgs=0，0.3，0.6，0.9，1.2，1.5和1.8V时分 别画出Ids与Vds的关系线图。
明德博学 日新笃行
第 3 章 器件设计技术
Vds ox Vgs Vtn W L Qc ox 2 I ds 2


L t V
ox n
t

ox
Vds W Vgs Vtn Vds n L 2


ds
明德博学 6 日新笃行
第 3 章 器件设计技术
2、MOS集成电路：
①制造结构简单，隔离方便。 ②电路尺寸小、功耗低适于高密度集成。 特点：平面工艺，单极型 ③MOS管为双向器件，设计灵活性高。 ④具有动态工作独特的能力。 ⑤温度特性好。
NMOS、PMOS：N沟MOS、P沟MOS 类型： MNOS：Metal Nitride（氮） Oxide Semiconductor 金属-氮-二氧化硅晶体管电路 CMOS: Complementary Metal Oxide Semiconductor HSCMOS：High Speed CMOS （高速CMOS） SOI/SOS：Silicon on Sapphire（蓝宝石或绝缘材料上的CMOS， 提高抗辐射能力） VCMOS：Vertical CMOS（垂直结构 CMOS ，提高密度及避免 Latch-Up效应）
明德博学 日新笃行
第 3 章 器件设计技术
41
明德博学 日新笃行
第 3 章 器件设计技术
第四节 反相器直流特性
NMOS管：Vtn>0 增强型
PMOS管： Vtp<0 增强型 负载和互补负载。 Vtn<0 耗尽型 Vtp>0 耗尽型
负 载 元 件 Vdd
按负载元件：电阻负载、增强负载、耗尽
其中：
沟道长度L 电子运动速度V
30 明德博学 日新笃行
第 3 章 器件设计技术
V=n*Eds n为电子迁移率（cm²/V*s）
Eds=Vds/L 沟道水平方向场强
代入： V=（n*Vds）/L
代入：

L2 n Vd s
有了，关键是求Qc，需要分区讨论：
31 明德博学 日新笃行
38 明德博学 日新笃行
第 3 章 器件设计技术
例3.考虑一个具有下列特性的n沟道MOSFET：
tox=10nm，μ n=520cm2/（V.s），（W/L）=8， Vtn=+0.7V。
（1）求器件导电因子β n （2）假设给nFET加上电压Vgs=2V和Vds=2V，求Ids。
（3）把Vds降到1.2V，Vgs保持不变，求此时Ids。
优点：速度快；稳定好；负载能力强 应用：中小规模集成电路;高速数字电路和模拟电路 类型： ECL/CML：
Emitter Coupled Logic/Current Mode Logic
射极耦合逻辑/电流型开关逻辑 TTL：Transistor Transistor Logic
晶体管-晶体管逻辑
I2L：Integrated Injection Logic 集成注入逻辑
射频功率电路
目前用于ASIC设计的主体是硅材料。但是，在 一些高速和超高速ASIC设计中采用了GaAs材料。 用GaAs材料制成的集成电路，可以大大提高电路 速度，但是由于目前GaAs工艺成品率较低等原因， 所以未能大量采用。
2014-11-25
明德博学 日新笃行 3
第 3 章 器件设计技术
1)可靠性高,材料的稳定性好，器件的可靠性高； 2)高温特性好，理论研究表明器件可以工作在 600℃以上，实 验研究 已 得 到 初 步 验 证 ； 3) 散 热 能 力 强 2014-11-25 明德博学 4 日新笃行
3、形成耗尽层
耗尽层（高 阻区 ）
图3
形成耗尽层
2014-11-25
明德博学 11日新笃行
第 3 章 器件设计技术
4、形成反型层
反 型 层
图4
形成反型层
2014-11-25
明德博学 12 日新笃行
第 3 章 器件设计技术
二、PN结---空间电荷
P
N
P
N
E自 E外
2014-11-25
明德博学 13 日新笃行
I ds

Vg s Vtn
2
n
35
明德博学 日新笃行
第 3 章 器件设计技术
（3）截止区：Vgs-Vtn≤ 0
|Ids |
线性区
饱和区
|Vg5|
|Vg4|
|Vg3| |Vg2| |Vg1| Vgs-t<0
0
输出特性曲线
| Vds |
Ids=0
36
明德博学 日新笃行
第 3 章 器件设计技术
第 3 章 器件设计技术
例1.
考虑一个nFET，其栅氧层的厚度为tox=12nm， 电子迁移率为n =540cm2/（v.s）。求每cm2的栅氧 化层电容及工艺因子K。如果将氧化层厚度降为 tox=8nm，则工艺因子K为多少，说明对器件有什 么影响。
34 明德博学 日新笃行
第 3 章 器件设计技术
令：Cox=εox/tox 单位面积栅电容，单位F/cm2
K= Cox n
β n=K(W/L)
工艺因子，单位A/V2
导电因子 ——线性区的电压-电流方程
则：Ids=β n[(Vgs-Vtn)-Vds/2]Vds
当工艺一定时，K一定，βn与（W/L）有关。电子的平均传输时间
∝L² 。
明德博学 日新笃行
应用：数字集成电路 明德博学 日新笃行
第 3 章 器件设计技术
3、 GaAs集成电路
优点：速度快；功耗低；工作温度高；抗辐射能力强 应用：高速集成电路 GaAs特点 电子迁移率高：通常比掺杂硅要高出6倍。 易进行离子注入：GaAs是一种化合物材料，很容易将硅 离子注入到GaAs中形成MESFET的源区与漏区，且由注 入深度决定 MESFET 的类型。注入深度在 500~1000 埃 时是增强型，而1000~2000埃时是耗尽型。 易实现集成，但一致性差：从工艺上讲GaAs的大规模集 成比较容易实现。GaAs工艺存在的问题是它的工艺一致 性差，成品率远远低于硅集成电路。 明德博学 8 日新笃行
第三章
器件设计技术
明德博学 日新笃行
第三章
第一节 引言
器件设计技术
ห้องสมุดไป่ตู้
第二节 MOS晶体管的工作原理
第三节 MOS晶体管的直流特性
第四节 反相器直流特性
2014-11-25
2 明德博学 日新笃行
第 3 章 器件设计技术
集成电路按其制造材料分为两大类： 超高速数字电路
Si（硅）→ GaAs（砷化镓） → SiC，InP
第 3 章 器件设计技术
第二节 MOS晶体管的工作原理
MOSFET是构成VLSI的基本元件。
一、半导体的表面场效应 1、P型半导体
空穴
图1
P 型半导体
明德博学 9 日新笃行
第 3 章 器件设计技术
2、表面电荷减少
图2
表面电荷减少
2014-11-25
明德博学 10 日新笃行
第 3 章 器件设计技术
第 3 章 器件设计技术
PN结外加电场 P接正 N—接负
二、PN结---单向导电
I
正向
O
反向
V
2014-11-25
明德博学 14 日新笃行
三、MOS管的工作原理(以NMOS为例）
SiO2保护层 引出两个电极 引出栅极
S
G
D
N+
两边扩散两个高 浓度的N区
N+
形成两个PN结
以P型半导体作衬底 P从衬底引出电极