微型计算机技术课后习题第五章答案
微型计算机原理(第五版)课后习题答案
7．设有3个字变量的变量名及其内容如下： VAR1 3C46H VAR2 F678H 0A56H:000BH VAR3 0059H P127 试设计一个数据段定义这3个变量及其地址(包括段地址和偏移地址) 表变量ADDRTABL。 0A56H:0005H 46H VAR1 解：DATA SEGMENT 0A56H:0006H 3CH VAR1 DW 3C46H 0A56H:0007H 78H VAR2 VAR2 DW F678H 0A56H:0008H F6H VAR3 DW 0059H 0A56H:0009H 59H VAR3 ADDRTABL DD VAR1 0A56H:000AH 00H DD VAR2 DD VAR3 DATA ENDS
第二章 2. 设机器字长为6位，写出下列各数原码、补码和移码： 10101 11111 10000 -10101 -11111 -10000
真值
-10101
原码
110101
补码
101011
移码
101010
x 10101 [ x ] 移码 2 1 x
n
n 6 111111 10101 101010
6、若已知当前栈顶的逻辑地址为3000H:0200H，试问压入两个 字后栈顶的逻辑地址和物理地址是什么? 若又弹出3个字后， 则栈顶的逻辑地址和物理地址又是什么？
解：压入两个字后，SP的内容为
（SP）-字数×2=0200H-2×2=01FCH 所以逻辑地址为3000H:01FCH 物理地址为301FCH
210=1K 24=16
（2）需要64个RAM芯片，64个芯片组，13根片内地址线、6根片选地址线。 213=8K 26=64
第六章
7、某微机系统的RAM存储器由4个模块组成，每个模块的容量为128 KB，若 4个模块的地址连续，起始地址为10000H，则每个模块的首末地址是什么？ 解：末地址-首地址+1=容量 末地址=首地址+容量-1 =10000H+217-1 0001,0000,0000,0000,0000B +0010,0000,0000,0000,0000B 0011,0000,0000,0000,0000B -0000,0000,0000,0000,0001B 0010,1111,1111,1111,1111B =2FFFFH 则4个模块的首末地址分别为：10000H~2FFFFH、30000H~4FFFFH、 50000H~6FFFFH、70000H~8FFFFH
微型计算机技术 孙德文 编著 第三版 课后答案 5-7章
5.1 CPU同外设交换的信息有三种类型:数据信息、状态信息和控制信息。
说明CPU是如何通过三种总线（地址总线、数据总线和控制总线）同外设交换这三种信息的。
外设接口一边通过CPU的三总线同CPU连接，一边通过三种信息：数据信息，控制信息和状态信息同外设连接，CPU通过外设接口同外设之间交换的信息就是这三种信息5.2 简述查询传送方式的工作过程读取外设的当前状态，如果外设处于“忙”或“未准备就绪”，则程序转回重复检测外设状态，如果外设处于“空”或“准备就绪”，则进行第一次数据传送5.3简述中断传送方式的工作过程在中断传送方式中，通常是在程序中安排好再某一时刻启动某一台外设，然后CPU继续执行其主程序，当外设完成数据传送的准备后，向CPU发送中断请求信号，在CPU可以响应中断的条件下，现行主程序被“中断”，转去执行“中断服务程序”，在“中断服务程序”中完成一次CPU与外设之间的数据传送，传送完成后仍返回被中断的主程序，从断点处继续执行。
采用中断传送方式时，CPU从启动外设到外设就绪这段时间，一直在执行主程序5.4 简述三种DMA传送方式的区别（1）单字节传送方式：每次DMA传送只传送一个字节的数据，传送后释放总线，由CPU控制总线至少一个完整的总线周期。
以后又是测试DMA请求线DREQ，若有效，再进入DMA周期。
在这种方式中要注意：○1在DMA响应信号DACK有效前，DREQ必须保持有效；○2即使DREQ在传送过程中一直保持有效，在两次传送之间也必需释放总线。
（2）成组传送方式：一个DMA请求可以传送一组信息，这一组信息的字节数由编程决定，只要在DACK有效之前DREQ保持有效即可。
一旦DACK有效，不管DREQ是否有效，DMAC一直不放弃总线控制权，直到整个数组传送完。
（3）请求传送方式：又称查询传送方式。
该方式的传送类似于成组传送方式，但每传送一个字节后，DMAC就检测DREQ，若无效，则挂起；若有效，继续DMA传送，直到①一组信息传送结束；②外加信号强制DMAC中止操作。
微型计算机技术及应用第四版_课后题答案
第一章微型计算机概述1.微处理器、微型计算机和微型计算机系统三者之间有什么不同？答：①微处理器是微型计算机的核心，是微型计算机的一部分。
它是集成在一块芯片上的CPU，由运算器和控制器组成。
②微型计算机包括微处理器、存储器、I/O接口和系统总线，是微型计算机系统的主体。
③微型计算机系统包括微型计算机、外设及系统软件三部分。
第二章 8086微处理器1.总线接口部件有哪些功能？请逐一进行说明。
答：1.总线接口部件的功能是负责与存储器、I/O端口传送数据。
2.具体讲：①总线接口部件要从内存取指令送到指令队列；② CPU执行指令时，总线接口部件要配合执行部件从指定的内存单元或者外设端口中取数据，将数据传送给执行部件，或者把执行部件的操作结果传送到指定的内存单元或外设端口中。
1.总线周期的含义是什么？8086/8088的基本总线周期由几个时钟组成？如一个CPU的时钟频率为24MHz，那么，它的一个时钟周期为多少？一个基本总线周期为多少？如主频为15MHz呢？答：1.总线周期的含义是总线接口部件完成一个取指令或传送数据的完整操作所需的最少时钟周期数。
2.8086/8088的基本总线周期由4个时钟周期组成。
3.当主频为24MHz时，Tφ=1/24MHz≈41.7ns，T总=4Tφ≈167ns。
4.当主频为15MHz时，Tφ=1/15MHz≈66.7ns，T总=4Tφ≈267ns。
1.CPU启动时，有哪些特征？如何寻找8086/8088系统的启动程序？答：1.CPU启动时，有以下特征：①内部寄存器等置为初值；②禁止中断(可屏蔽中断)；③从FFFF0H开始执行程序；④三态总线处于高阻状态。
2.8086/8088系统的启动程序从FFFF0H单元开始的无条件转移指令转入执行。
1.在中断响应过程中，8086往8259A发的两个信号分别起什么作用？答：第一个负脉冲通知外部设备的接口，它发出的中断请求已经得到允许；外设接口收到第二个负脉冲后，往数据总线上放中断类型码，从而CPU得到了有关此中断请求的详尽信息。
微机原理与接口技术第五章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第5章总线及其形成5.1 微处理器的外部结构表现为数量有限的输入输出引脚，它们构成了微处理器级总线。
5.2 微处理器级总线经过形成电路之后形成了系统级总线。
5.3 答：总线是计算机系统中模块（或子系统）之间传输数据、地址与控制信号的公共通道，它是一组公用导线，是计算机系统的重要组成部分。
采用标准化总线的优点是：①简化软、硬件设计。
②简化系统结构。
③易于系统扩展。
④便于系统更新。
⑤便于调试与维修。
5.4 答：在微型计算机应用系统中，按功能层次可以把总线分成：片内总线、元件级总线、系统总线与通信总线。
5.5 答：RESET为系统复位信号，高电平有效，其有效信号至少要保持四个时钟周期，且复位信号上升沿要与CLK下降沿同步。
系统复位后的启动地址为0FFFF0H。
即：（CS）=0FFFFH，（IP）=0000H。
5.6 8086CPU复用的引脚有AD15~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
8088CPU复用的引脚有AD7~AD0、A16/S3、A17/S4、A18/S5、A19/S6、BHE/S7。
5.7 答：设置引脚复用主要是可以减少引脚数量。
CPU通过分时复用解决地址线与数据线的复用问题。
ALE为地址锁存使能信号在总线周期的T1周期有效，BHE为高8位数据线允许，在T1周期有效，需要锁存器锁存，在需要使用高8位数据线时使用。
5.8 答：高阻态可做开路理解。
可以把它看作输出（输入）电阻非常大。
5.9 答：RESET（Reset）：复位信号，输入，高电平有效。
CPU 收到复位信号后，停止现行操作，并初始化段寄存器DS、SS、ES，标志寄存器PSW，指令指针IP与指令队列，而使CS=FFFFH。
RESET信号至少保持4个时钟周期以上的高电平，当它变成低电平时，CPU执行重启动过程，8086/8088将从地址FFFF0H开始执行指令。
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
单片微型计算机与接口技术第四版第五章课后习题答案
什么是接口CPU与外设之间为什么要有接口接口的功能是什么连接CPU与外设之间的逻辑电路称为接口为了使数据线的使用对象不产生使用总线的冲突，以及快速的CPU和慢速的外设时间上协调，CPU和外设之间必须有接口电路。
接口的功能是缓冲、锁存数据、地址译码识别设备、电平转换、信息格式转换、发布命令、传递状态等。
8XX51的4个I/O端口的作用是什么8XX51对外的三总线是如何分配的P0可以作为输入/输出端口，但在实际应用中，常作为地址/数据总线口。
P1的每一位都能作为可编程的输入或输出端口P2口可作为输入或输出口使用，外接存储器和I/O接口时，有作为扩展系统的地址总线，输出高8位地址，与P0口一起组成16位地址总线。
P3口为双功能口。
作为第一功能使用时，其功能与P1口相同。
当作为第二功能使用时，每一位的功能不同。
在例5-2中有如下语句：MOV P1,#0FFH ;高四位的LED全灭，第四位输入线送“1”ABC:MOV A,P1 ;读P1口引脚快关状态，并送入A为什么执行了ABC语句后A的值低4位为开关状态，而不是前一句的FFH，那么它的高4位值是什么因为那个时候已经有按键按下，已经变为低四位的值了，所以它代表的是开关状态。
高四位则还是F。
利用8XX51的P1口控制8个发光二极管的LED，相邻的4个LED为一组，使两组每隔交替发光一次，周而复始，编写程序。
ORG 0000HMOV A,#0FHABC:MOV P1,AACALL D05SWAP ASJMP ABCD05:MOV R6,#250DY:MOV R7,#250DAY: NOPNOPDJNZ R7,DAYDJNZ R6,DYRETEND设计一个能显示4位数码的电路，并用汇编语言编程“8”能跑马显示8次。
ORG 0000HMOV A,#07FHMOV P1，AMOV R2，#08HAGAIN:MOV A，#01NEXT:MOV P3，AACALL DAYRL ACJNE A,#10H,NEXT DJNZ R2，AGAIN END。
微型计算机技术 第3、4、5章作业参考答案(第5版)
第3、4、5章作业参考答案3.12 下列指令都是非法的，指出各指令错在哪里？（1）MOV SI,AH ；源操作数和目的操作数类型不一致（2）MOV 70H,BL ；立即数不能作目的操作数（3）MOV CX,F123H ；数字不能以字母开头，F前应加0 （4）MOV [BX],6AH ；目的操作数类型不清，应加类型说明（5）MOV ES,5000H ；立即数不能送段寄存器（6）MOV [DI],[3000H] ；源操作数和目的操作数不能同时为存储器操作数（7）MOV DS,SS ；源操作数和目的操作数不能同时为段寄存器（8）MOV CS,AX ；代码段寄存器CS不能为目的操作数（9）MOV AL,[CX] ；存储器寻址方式中不能用CX存放地址（10）MOV [BX+BP],DX ；不能同时用2个基址寄存器寻址（11）MOV BH,[SI+DI+2] ；不能同时用2个变址寄存器寻址（12）PUSH AL ；堆栈指令操作数必须是16位（13）LEA AX,BX ；LEA指令的源操作数必须是存储器操作数（14）LDS BL,[5100H] ；LDS指令的目的操作数必须是16位的通用寄存器（15）IN AH,DX ；输入输出指令中存放数据的寄存器只能是AL或AX，不能用AH （16）OUT 288H,AL ；输入输出指令中16位的端口地址不能直接写在指令中，必须放在DX中（17）ADD [2400H],1234H ；目的操作数类型不清，应加类型说明（18）XOR [2500H],[BX+10H] ；源操作数和目的操作数不能同时为存储器操作数（19）INC [SI] ；存储器操作数类型不清，应加类型说明（20）MUL 10 ；乘法指令中的操作数不能是立即数（21）IDIV [BP+DI+1300H] ；存储器中的除数位数不清，应加类型说明（22）SAL AL,2 ；超过1的移位次数不能直接写在指令中，必须放在CL中3.14 SP=1FFEH, AX=5000H, BX=5000H3.17（2） OF=0, SF=1, ZF=0, AF=1, PF=1, CF=13.18 AX:BX←CX:DX+SI:DIADD DX,DIMOV BX,DXADC CX,SIMOV AX,CX3.25（2） AL=36H, CF=13.26 ADD AL,CLDAAMOV BL,ALMOV AL,AHADC AL,CHDAAMOV AH,ALMOV AL,BL3.27（1） AX=0203H, CF=13.29 BX=3616H, PF=1, CF=03.30 分别只使用一条指令实现下述各功能。
微型计算机技版术(陈慈发)课后习题第5章作业答案
5.2 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4 b RAM构成16KB的存储系统。
芯片的数目：（16K/512）*（8/4）=64片片内寻址：512=29，需要9根地址线故：需要11位地址作为片外地址译码。
（2）2K×4 b RAM构成64KB的存储系统。
芯片的数目：（64K/2K）*（8/4）=64片片内寻址：2K=211，需要11根地址线故：需要9位地址作为片外地址译码。
（3）1024×1 b RAM构成128KB的存储系统。
芯片的数目：（128K/1024）*（8/1）=1024片片内寻址：1024=210，需要10根地址线故：需要10位地址作为片外地址译码。
（4）64K×1 b RAM构成256KB的存储系统。
芯片的数目：（256K/64K）*（8/1）=32片片内寻址：64K=216，需要16根地址线故：需要4位地址作为片外地址译码。
5.5 有一2732EPROM芯片的译码电路如习图5.1所示，请计算该芯片的地址范围及存储容量。
AAAAAAAAA习图5.1解：存储容量：片内地址为A0~A10，对应容量211= 2KB。
地址范围：Y4：A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A01 1 1 1 1 1 1 0 00 ~ 0 FE000H1 1 1 1 1 1 1 0 0 1 ~ 1 FE7FFHY5：A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A01 1 1 1 1 1 1 0 10 ~ 0 FE800H1 1 1 1 1 1 1 0 1 1 ~ 1 FEFFFH由于译码器的输出Y4Y5对应同一片选，故同一物理内存其地址是重叠的。
地址范围：FE000H~FEFFFH为4KB5.7 某存储器子系统如习图5.2所示，它们的存储容量各是多少？RAM和EPROM存储器地址分配范围各是多少？习图5.2解：RAM芯片：存储容量：211=2KBY1：A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ~ A01 1 1 1 10 0 10 0 ~ 0 F9000H1 1 1 1 10 0 1 0 1 ~ 1 F97FFH1 1 1 1 10 0 1 1 0 ~ 0 F9800H1 1 1 1 10 0 1 1 1 ~ 1 F9FFFH故地址范围为：F9000H ~ F9FFFH，为4KB。
第5章 习题及答案
第五章 汇编语言程序设计1、画图说明下列语句所分配的存储器空间及初始化的数据值。
难度：2(1) BYTE_VAR DB ‘BYTE’，12，-12H ，3 DUP(0，2 DUP(1，2)，7) (2) WORD_VAR DW 3 DUP(0，1，2)，7，-5，’BY’，’TE’，256H 答：（1） （2）07H BYTE_V AR 42H WORD_V AR 00H 00H 59H 00H FBH 54H 01H FFH 45H 00H 59H 0CH 02H 42H EEH 00H 45H 00H 00H 54H 01H 00H 56H 02H 01H 02H 01H 00H 02H 02H 07H 00H 00H 00H 01H 00H 02H 01H 01H 00H 02H 02H 07H 00H 00H 00H 01H 00H 02H 01H 01H 00H 02H 02H07H00H2、假设程序中的数据定义如下： PARTNO DW ?PNAME DB 16 DUP(?) COUNT DD ? PLENTH EQU $- PARTNO 问：PLENTH 的值为多少？他表示什么意义？ 答：PLENTH 的值为22，它表示当前已分配单元空间。
《微型计算机原理》第5章习题与解答3、有符号定义语句如下：难度：2BUF DB 1，2，3，’123’EBUF DB 0L EQU EBUF-BUF问：L的值是多少？答：L的值为6；4、假设成序中的数据定义如下：难度：2LNAME DB 30 DUP(?)ADDRESS DB 30 DUP(?)CITY DB 15 DUP(?)CODE_LIST DB 1,7,8,3,2(1)用一条MOV指令将LNAME的偏移地址存入BX。
(2)用一条指令将CODE_LIST的头两个字节的内容放入SI。
(3)写一条伪指令定义符使CODE_LENGTH的值等于 CODE_LIST域的实际长度。
现代微型计算机与接口教程第五章课后答案
习题五1. 8255A的方式选择控制字和C 口按位控制字的端口地址是否一样，8255A怎样区分这两种控制字？写出A端口作为基本输入，B端口作为基本输出的初始化程序。
解：（1）8255A的方式选择控制字和 C 口按位控制字的端口地址一样，它们之间的区别在控制字的D7位（特征位）的值不同，8255A的方式选择控制字D7=1,而C 口按位置位/复位控制字D7=0。
(2) MOV MOV OUT 初始化程序：（设端口地址为， A 口：200H, B 口：201H,控制口：203H）AL, 90HDX 203HDX AL2. 用8255A的A端口接8位二进制输入，B端口和C端口各接8只发光二极管显示二进制数。
编写一段程序，把A端口读入的数据送B端口显示，而C端口的各位则采用置0/置1的方式显示A端口的值。
解:（设端口地址为,A 口：200H, B 口：201H, C 口：202H,控制口：203H)MOV AL,90H ;8255A初始化：MOV DX 203H ;8255A各组方式0 , A 口输入OUT DX AL ;B、C口输出MOV DX 200HIN AL , DX ;读A口输入值MOV DX 201HOUT DX AL ;送B 口输出MOV AH AL ;A 口输入值转存在AH中MOV DX 203HMOV CX 08 ;CX置循环次数初值MOV AL,00H ;C端口置0/置1控制字初值LPA AND AL,OFEH ；清除最低位SHR AH, 1 ;A端口一位转入CFADC AL, 0 ;A端口一位从CF转入命令字OUT DX AL ;A端口一位从送往C端口对应位ADD AL,02H ；形成下一个命令字LOOP LPA ;处理C端口下一位3. 将8255A用作两台计算机并行通信的接口电路，请画出采用查询式输入/输出方式工作的接口电路，并写出采用查询式输入/输出方式的程序。
解：用两片8255作两台计算机8088_A与8088_B之间并行通信的接口电路，两片8255之间的连接如下图所示。
微型计算机原理与接口技术(第5版)课后习题答案及问题墙
微型计算机原理与接口技术（第5 版）课后答案及问题墙第一章绪论{崔文韬问}：课后习题第一题，二进制数与十进制数转换。
{崔文韬答}: 11001010B=202D,00111101B=61D,01001101B=77D,10100100B=164D。
{崔文韬问}：课后习题第二题，16 进制数与十进制数转换。
{崔文韬答}：12CH=300D，0FFH=255,3A8DH=14989D，5BEH=1470D{崔文韬问}：课后习题第三题，十进制数转化为二进制数和16 进制数。
{杨艺答}：25D=19H=00011001B，76D=4CH=01001100B，128D=100H=00000001 00000000B，134D=106H=00000001 00000110B{ 杨艺答}：128D=80H=10000000B，134D=86H=10000110B{崔文韬问}：课后习题第四题，写出10 进制数的BCD 码{杨艺答}：327D=（0011 0010 0111）BCD，1256D=（0001 0011 0101 0110）BCD{杨艺答}：1256D=（0001 0010 0101 0110）BCD{崔文韬问}：英文单词About 的ASCII 码{沙猛答}：3935H{王金鑫改}:41H，62H，6FH，75H，74H{崔文韬问}：数字95 的ASCII 码{王金鑫答}:39H，35H{崔文韬问}：课后习题第六题：10 进制数的原码、补码、反码{杨艺答}：【+42】原=00101010B=【+42】反=【+42】补【-42】原=10101010B，【-42】反=11010101B，【-42】补=11010110B【+85】原=01010101B=【+85】反=【+85】补【-85】原=11010101B，【-85】反=10101010B，【-85】补=10101011B{崔文韬问}：机器语言或者机器码（Machine Code），汇编语言（Assemble Language），高级语言的定义{沙猛答}：机器码：计算机只认得二进制数码，计算机中的所有指令都必须用二进制表示，这种用二进制表示的指令称为机器码。
微型计算机原理与接口技术第五课后答案
第五章1. 静态RAM 与动态RAM 有何区别？答：（1）静态RAM 内存储的信息只要电源存在就能一直保持，而动态RAM 的信息需要定时刷新才能保持（2）静态RAM 的集成度比较低，运行速度快，而动态RAM 的集成度高，运行相对较慢（3）静态RAM 造价成本高，动态RAM 价格便宜2. ROM 、PROM 、EPROM 、EEPROM 在功能上各有何特点？答：ROM 是只读存储器，根据写入方式的不同可以分为四类：掩膜型ROM 、PROM 、EPROM 和EEPROM 。
掩膜型ROM 中信息是厂家根据用户给定的程序或数据，对芯片图形掩膜进行两次光刻而写入的，用户对这类芯片无法进行任何修改。
PROM 出厂时，里面没有信息，用户采用一些设备可以将内容写入PROM ，一旦写入，就不能再改变了，即只允许编程一次。
EPROM 可编程固化程序，且在程序固化后可通过紫外光照擦除，以便重新固化新数据。
EEPROM 可编程固化程序，并可利用电压来擦除芯片内容，以重新编程固化新数据。
3. DRAM 的CAS 和RAS 输入的用途是什么？ 答：CAS 为列地址选通信号，用于指示地址总线上的有效数据为列地址；RA 行地址选通信号，用于指示地址总线上的有效数据为列地址。
S 为4. 什么是Cache ？作用是什么？它处在微处理机中的什么位置？答：Cache 也称为高速缓存，是介于主存和CPU 之间的高速小容量存储器。
为了减少CPU 与内存之间的速度差异，提高系统性能，在慢速的DRAM 和快速CPU 之间插入一速度较快、容量较小的SRAM ，起到缓冲作用，使CPU 既可以以较快速度存取SRAM 中的数据，又不使系统成本上升过高，这就是Cache 的作用。
Cache 在微处理机中的位置如下图：5. 直接映像Cache 和成组相联Cache 的组成结构有什么不同？答：直接映象 Cache 是将主存储器中每一页大小分成和 Cache 存储器大小一致，Cache 中每一块分配一个索引字段以确定字段，这样可以通过一次地址比较即可确定是否命中，但如果频繁访问不同页号主存储器时需要做频繁的转换，降低系统性能；成组相联Cache 内部有多组直接映象的 Cache ，组间采用全关联结构，并行地起着高速缓存的作用。
微机原理与接口技术 第五章 课后答案
第五章参考答案1.简述SRAM芯片与DRAM芯片的共同点与不同点。
答：SRAM与DRAM的共同点：都属于随机存取存储器，具有易失性。
SRAM与DRAM的共同点：SRAM利用双稳态触发器电路保存信息，集成度比DRAM 低，功耗比DRAM大；DRAM利用MOS管栅极和源极之间的极间电容C保存信息，需要刷新电路保证信息较长时间保存。
2.叙述ROM芯片的常见分类，各种ROM芯片的特点及其适用场合。
答：ROM的常用分类结果：掩膜ROM：生产完成的芯片已保存了信息，保存的信息无法修改，适用于大批量的定型产品中。
PROM：PROM可以一次写入信息，一旦写入无法更改，适用于小批量的定型产品中。
EPROM：紫外线擦除可多次编程的存储器，适用于新产品的开发。
EEPROM：电擦除可多次编程的存储器，适用于需要在线修改的场合。
3.利用4片6116（2K×8位）芯片设计连续存储器，采用全地址译码。
设起始地址为60000H，求存储器的最后一个单元地址。
答：存储器的最后一个单元地址为：61FFFH.4．用6264 RAM（8K×8位）芯片构成256K字节存储器系统，需要多少片6264芯片？20位地址总线中有多少位参与片内寻址？有多少位可用作片选控制信号？答：需要32片6264芯片。
20位地址总线中有13位参与片内寻址；有7位可用作片选控制信号。
5.某微机系统中ROM区有首地址为9000H，末地址为FFFFH，求其ROM区域的存储容量。
答：其ROM区域的存储容量为28K。
6．在8088CPU的系统中扩展32K字节的RAM，其扩充存储空间的起始地址为08000H。
设系统的地址总线为A19~A0，数据总线为D7~D0，存储器芯片选用6264。
利用74LS138译码器设计译码电路，并画出扩充的存储器系统的连线图。
8088系统解：7．选用2764、6264存储器芯片，为8086 CPU最小方式系统设计16K字节的ROM和256K 字节的RAM，利用74LS138译码器画出译码电路和存储器芯片的连接图。
微型计算机技术第三版孙德文编课后习题答案全
2.1.4 Intel 80486微处理器的基 本结构特点
（3）采用突发式总线方式，使与一地址相 关的一组数据都可输入/输出，加速CPU与 内存的数据交换； （4）可模拟多个80286实现多层次的多任 务功能。
2.1.5 Intel Pentium微处理器的 基本结构
1993年推出，集成310万只晶体管，频率达 150MHz，性能超过工作站和超级小型机，同等 80486相比，结构上的特点： （1）超标量流水线 超标量：含多个指令执行部件和多条指令流水线。 有U和V两条指令流水线，各自有独立的ALU、地 址生成逻辑和Cache接口，每条流水线分指令预 取、指令译码、地址生成、指令执行和回写5个 步骤，这样每个时钟周期内可执行两条整数指令。
1.1.3 微型计算机的分类概述
(一)按数据总线位数划分 1、4位微机 应用： 2、8位微机 3、16位微机 4、32位微机 5、位片式
(二)按组装形式和系统规模划分
1、单片机（微控制器、嵌入式计算机） 微型计算机制作在一个芯片中，有时包括A/D、 D/A转换器。 应用：智能化仪器仪表，控制领域。 特点：体积小、功耗低。 常用：MCS-518系列，-96系列，MC6805。 2、单板机 微型计算机、小键盘、发光二极管显示器、监控程 序等安装在一块印刷电路板上。 如：TP-801、TP-86
第二章 80X86微处理器的结构
重点介绍8086和80386的结构特点、编程结构、 引脚信号功能及总线时序。 2.1 从8086到Pentium III 2.1.1 Intel 8086微处理器的基本结构 16位，约29000个晶体管，频率有5、8、 10MHz。 一、组成 由总线接口部件BIU和执行部件EU组成。
微型计算机原理作业第五章 习题与思考题
第五章习题与思考题典型例题解析例5-1 计算机输入/输出控制方式有哪几种?各有什么特点?答：CPU与外设进行数据传送，系统中对数据传送的控制方式一般分为四种：①程序控制方式，程序控制方式是指CPU与外设间的数据传送是在程序的控制下完成的一种数据传送方式，这种方式又分为无条件传送和条件传送二种。
在这种I/O方式中，程序设计简单，硬件软件较省，但费时，CPU效率较低，实时性差，主要用于中低速外设和实时性要求不高的场合。
②中断控制方式，中断控制方式是指利用中断技术控制CPU与外设进行数据传送的一种方式。
这种方式实时性好，不需要反复查询等待，减少了CPU等待时间，CPU与外设可并行工作，但这种方式需要进行现场保护及恢复等工作，仍花费CPU时间。
③DMA方式，DMA方式是指由专门硬件控制，不需CPU介入，直接由存储器与外设进行数据传送的方式。
这种方式不需CPU介入，减少了CPU的开销，能实现高速的数据块传送，提高了效率。
但这种方式增加了硬件开销，提高了系统的成本。
④IOP方式，IOP方式是指由输入/输出协处理器IOP控制数据传送的方式。
这种控制方式由于输入/输出协处理器具有单独的指令系统，因此能在数据传送时，同时进行数据处理，数据传送支持DMA方式，因此传送速度快而且不须CPU介入，CPU与IOP可并行工作，效率高。
这四种方式中，程序控制方式和中断方式属于软件控制方式，DMA方式和IOP方式属于硬件方式。
例5-2 试述I/O端口两种编址方法的特点与区别。
..答：I/O端口的编址方法有二种：即I/O端口单独编址方式和I/O端口与存储器单元统一编址方式。
I/O端口与内存单元地址统一编址方式是将I/O端口地址与内存地址统一安排在内存的地址空间中，即把内存的一部分地址分配给I/O端口，由I/O端口来占用这部分地址。
这种方式控制逻辑较简单，I/O端口数目不受限制，所有访问存储器的指令都可用于I/O端口，指令丰富，功能强。
微机原理第五章习题答案
习 题 五一. 思考题二. 综合题⒈ 已知一个SRAM 芯片的容量为16KB×4，该芯片的地址线为多少条数据线为多少条 答：芯片容量为142B ，所以该芯片的地址线为14条，数据线为4条。
⒉ 巳知一个DRAM 芯片外部引脚信号中有4条数据线，7条地址线，计算其存储容量。
答：7421284⨯=⨯位。
3.某存储芯片上有1024个存储单元，每个存储单元可存放4位二进制数值，则该存储芯片的存储容量是多少字节。
答：512B 。
4. 某 RAM 芯片的存储容量为 1024×8 位，该芯片的外部引脚最少应有几条其中几条地址线几条数据线若已知某 RAM 芯片引脚中有 13 条地址线，8 条数据线，那么该芯片的存储容量是多少答：该芯片外部引脚最少应有18条；其中10条地址线，8条数据线。
芯片的存储容量是32KB 。
5. 在部分译码电路中，若CPU 的地址线A 15、A 14和A 13未参加译码，则存储单元的重复地址有多少个。
答：328=个。
6. 假设选用一片6264芯片和一片2764芯片构成内存储系统。
采用线选法控制片选端，至少需要多少条片选地址线若采用部分译码法控制片选端，至少需要多少条片选地址线采用全部译码法控制片选端，则需要多少条的片选地址线答：用线选法控制片选端，至少需要2条片选地址线；若采用部分译码法控制片选端，至少需要1条片选地址线；采用全部译码法控制片选端，则需要1条的片选地址线。
7.设某微型机的内存RAM 区的容量为128KB ，若用 2164 芯片构成这样的存储器，需多少片 2164至少需多少根地址线其中多少根用于片内寻址多少根用于片选译码答：需16片 2164；至少需8根地址线；其中7根用于片内寻址；1根用于片选译码。
8. 设有一个存储器系统，由2个8KB 的6264SRAM 芯片构成。
其中1#芯片的地址范围为0A6000H~0A7FFFH ，2#芯片的地址范围为0AA000H~0ABFFFH ，下图画出了74LS138译码器、存储器与8088CPU 的连接图，但只画出了连线图的一部分，请将电路连接图补充完整。
微机(杨文璐版)第五章部分答案
第五章作业参考答案8 写出完成下列功能的指令序列：（1）从键盘中接收一个字符；（2）在显示器上显示一个字符'D'；（3）按收一个字符串并放在INPUTBUF开始的数据区；（4）从键盘上接收一个小写字母，并转换成大写字母。
参考答案：（1）MOV AH,1;INT 21H（2）MOV AH,2;MOV DL,'D';INT 21H（3）MOV AH,10;LEA DX,INPUTBUF;INT 21H（4）MOV AH,1;INT 21H;SUB AL,20H10.设a，b，c 均为无符号字节数据，编程计算y=(a+b)*c 参考答案：D_SEG SEGMENTa db ?b db ?c db ?y dw ?D_SEG ENDSC_SEG SEGMENTASSUME CS:C_SEG,DS:D_SEGSTART:MOV AX,D_SEGMOV DS,AXMOV AL,aADD AL,bMOV BL,cMUL BLMOV Y,AXC_SEG ENDSEND START11.编程计算无符号字节数之和。
无符号字节数的长度及其所求的和都存放在存储器的数据段中。
无符号字节数串从NUM单元字节开始存放，长度存放在COUNT单元，和存放在SUM单元。
假设和数小于256。
参考答案：D_SEG SEGMENTNUM DB 10 DUP(?)COUNT DB $-NUMSUM DB 0D_SEG ENDSC_SEG SEGMENTASSUME CS:C_SEG,DS:D_SEGSTART: MOV AX,D_SEGMOV DS,AXLEA SI,NUMMOV CX,COUNTXOR AL,ALCLC ;清CFAGAIN: ADD AL,[SI];和小于256，只用ADD即可。
INC SILOOP AGAINMOV SUM, ALMOV AX,4C00HINT 21HC_SEG ENDSEND START20. 编写一子程序，完成将NUM单元中16位二进制数以十六进制形式显示在当前光标处。
微机原理课后题答案(5-7章)
第5章存储器系统一、选择题1．下列（B）不是半导体存储器芯片的性能指标。
A. 存储容量B. 存储结构C. 集成度D. 最大存储时间2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD. 硬磁盘3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
A. 2B. 8C. 32D. 164．安排2764芯片内第一个单元的地址是1000H，则该芯片的最末单元的地址是（D）。
A. 1FFFHB. 17FFHC. 27FFHD. 2FFFH`5．一片容量为8KB的存储芯片，若用其组成1MB内存，需（ C ）片。
A. 120B. 124C. 128D. 1326．外存储器包括（A B E F ）。
A. 软磁盘B. 磁带C. SRAMD. BIOSE. 硬磁盘F. 光盘7．在多级存储体系结构中，Cache-主存结构主要用于解决（D ）的问题。
A. 主存容量不足B. 主存与辅存速度不匹配C. 辅存与CPU速度不匹配D. 主存与CPU速度不匹配8．动态RAM的特点之一是（BD ）。
A. 能永久保存存入的信息B. 需要刷新电路C. 不需要刷新电路D. 存取速度高于静态RAM[二、填空题1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache 存储器，它是由DRAM 类型的芯片构成，而主存储器则是由SRAM 类型的芯片构成。
2．将存储器与系统相连的译码片选方式有线选法、部分地址译码法和全地址译码法。
3．若存储空间的首地址为1000H，存储容量为1K×8、2K×8、4K×8H 和8K×8的存储器所对应的末地址分别为13FFH 、17FFH 、1FFFH 和2FFFH 。
4．微机系统中存储器通常被视为Cache 、主存、辅存三级结构。
三、综合题1．某微机系统中内存的首地址为3000H，末地址为63FFH，求其内存容量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
A0-A11→212 →4KB →2732
A19… A16 EPROM 1 1 1 1 1 1 1 1 RAM 1 1 1 1 1 1 1 1
A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0 1 1 0 1 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 000 1111 0 000 1111 0000 1111 0000 1111
(3)2K×4位 × 位 64KB 64片 9根 片 根 2K×8位 2片 → 2K ×32=64KB, 2片× 32=64片 × 位 片 片 片
片内地址寻址2K=211,片内地址寻址将用去 根线 片外译码线 片内地址寻址将用去11根线 片外译码线20- 11 = 9根 片内地址寻址 片内地址寻址将用去 根线,片外译码线 根
5．7 习图 为由 片静态 ． 习图5-3为由 片静态RAM组成的微机系统存储器，计 为由2片静态 组成的微机系统存储器， 组成的微机系统存储器 算此时芯片#1和芯片 地址范围和各自的存储总容量。 和芯片#2地址范围和各自的存储总容量 算此时芯片 和芯片 地址范围和各自的存储总容量。
答：两片存储器不能相互冲突 #1（A13A12必须为 1）4KB （ 必须为0 ） 必须为 01 0000 0000 0000－01 1111 1111 1111即1000－1FFFH － 即 － #2（A13A12A11必须为 ）2KB 必须为100） （ 必须为 10 0000 0000 0000－10 0111 1111 1111即2000－27FFH － 即 －
EPROM范围：FD000H-FDFFFH 范围： 范围 RAM范围：A11=0时，F9000H-F97FFH 范围： 范围 时 A11=1时， F9800H-F9FFFH 时
习题5.5 习题
使用6116、2732和74LS138译码器构成一个存储容量 、 使用 和 译码器构成一个存储容量 ），8KB RAM 为12KB的ROM（00000H-02FFFH）， 的 （ ）， （03000H-04FFFH）的存储系统。系统地址总线 位， ）的存储系统。系统地址总线20位 数据总线8位 数据总线 位。
习题5.4 习题
某一存储器系统如图5-2所示 回答他们的存储容量 某一存储器系统如图 所示,回答他们的存储容量 所示 是多少?RAM和存储器 和存储器EPROM地址范围各是多少 地址范围各是多少? 是多少 和存储器 地址范围各是多少
A11 A0-A10 A0-A10
A0-A10→211 →2KB →6116
(1)64K×1位 × 位 256KB 32片 4根 片 根 64K×8位 8片 → 64K ×8位 ×4=256KB→8片× 4=32片 × 位 片 位 片 片
片内地址寻址64K=216,片内地址寻址将用去 根线 片外译码线 片内地址寻址将用去16根线 片外译码线20-16=4 片内地址寻址 片内地址寻址将用去 根线,片外译码线
见P69页，一个总线周期最少需要 个T状态 页 一个总线周期最少需要4个 状态 T状态的周期：T=1/5MHz=0.2µS 状态的周期： 状态的周期 一个总线周期=4× 一个总线周期 ×T= 4× 0.2µS= 0.8µS × 由于指令MOV [2001H],AX存放在 存放在1000H:2000H开始的 个单元中 且是偶 开始的4个单元中 由于指令 存放在 开始的 个单元中,且是偶 地址开始,因此 因此CPU在读指令机器码是是“字对准”的,读一个字只需要一 在读指令机器码是是“ 地址开始 因此 在读指令机器码是是 字对准” 读一个字只需要一 个总线周期,读 个字 个单元)需要 个总线周期.。 个字(4个单元 需要2个总线周期 个总线周期 读2个字 个单元 需要 个总线周期 。 • 但是在执行指令 但是在执行指令MOV [2001H],AX时，是将 中的数送到 ：2001H开 中的数送到DS： 时 是将AX中的数送到 开 始的存储器单元中，属于非规则存储，因此需要分2个总线周期才能将 始的存储器单元中，属于非规则存储，因此需要分 个总线周期才能将 AX中的数据送到 ：2001H开始的 个存储器单元中 中的数据送到DS： 开始的2个存储器单元中 中的数据送到 开始的 • 因此包括取指令和执行指令共需要 个总线周期 因此包括取指令和执行指令共需要4个总线周期 • 从取指令到执行指令最少需要多少时间 ×0.8µS=3.2µS 从取指令到执行指令最少需要多少时间=4× • • • •
A19… A16 A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0 1# ROM 0 0 0 0 0 0 0 0 0 0 0 0
0 2# ROM 0 Y1 0 3# ROM 0 Y2 0
Y0
0 0 0 0 0
0 0 0 0 0
Hale Waihona Puke 0 0 0 0 00 0 0 0 0
0 0 0 0 0
习题5.2 习题
• 现有一种存储芯片容量为 现有一种存储芯片容量为512×4位,若要它组成 × 位 若要它组成 4KB的存储容量 需要多少这样的存储芯片 每 的存储容量,需要多少这样的存储芯片 的存储容量 需要多少这样的存储芯片?每 块芯片需要多少寻址线(片内寻址 片内寻址)?而 块芯片需要多少寻址线 片内寻址 而4KB存储 存储 系统需要多少寻址线? 系统需要多少寻址线 解答: 解答 512×4位的芯片2片→ 512×8位的 组(4片)→ × 位的芯片 片 × 位的2组 片 位的芯片 位的 1K×8 →4 ×4=16片 片 × (1)需要 片512×4位可以组成 需要16片 位可以组成4KB的存储容量 需要 × 位可以组成 的存储容量 (2)512=29需要 根地址线片内寻址 需要9根地址线片内寻址 (2) 4KB=212,系统需要 根寻址线 系统需要12根寻址线 系统需要
习题5.3 有一个 有一个2716（2K）EPROM芯片的译码电路， 芯片的译码电路， 习题 （ ） 芯片的译码电路 如图所示，请计算该芯片的地址范围。 如图所示，请计算该芯片的地址范围。
A11 A12 A13 A14 A15
A B C G1 G2A G2B
Y0 Y1
74LS138
A10 A9 A8 A7 … A4 A3 … A0
1 1 1 0 0 0 0
0 1 1 0 0 1 1
1 0 1 0 1 0 1
1 0 1 0 1 0 1
1 0 1 0 1 0 1
0 000 1111 0 000 1111 0 000 1111 0 000 1111
0000 1111 0000 1111 0000 1111 0000 1111
设计图1 设计图
设计图2 设计图
习题5.6 习题
• 8086CPU执行 执行MOV [2001H],AX指令 从取指令到执行指令最 指令,从取指令到执行指令最 执行 指令 少需要多少时间?设时钟频率为 设时钟频率为5MHz,该指令机器码为 个字 该指令机器码为4个字 少需要多少时间 设时钟频率为 该指令机器码为 存放在1000H:2000H开始的 个单元。 开始的4个单元 节,存放在 存放在 开始的 个单元。 解答： 解答：
1# RAM 0 0 0 0 0 0 1 1 0 0 0 0
0 2# RAM 0 Y3 0 3# RAM 0 Y4 0 4# RAM 0 Y4 0
Y3
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 0 0 0 0
0 0 0 1 1 1 1
1 1 1 0 0 0 0
0 0 0 1 1
0 000 0 1 1 1 1 1111 1 0 0 0 0 0 000 1 1 1 1 1 1111 0 0 0 0 0 0 000 0 1 1 1 1 1111
0000 1111 0000 1111 0000 1111
A19… A16
A15 … A12 A11 A10 A9 A8 A7 … A4 A3 … A0
解答: 解答
芯片 片外译码线(20根地址 根地址) 存储系统容量 多少芯片 片外译码线 根地址 (1)512×4位 × 位 16KB 64片 11根 片 根 512×8位 2片 → 1K ×8位 4片→16 ×4片=64片 × 位 片 位 片 片 片
片内地址寻址将用去9根线 片外译码线20-9= 11根 片内地址寻址512=29,片内地址寻址将用去 根线 片外译码线 片内地址寻址 片内地址寻址将用去 根线,片外译码线 根
5．8用二片 ×8 b的静态 ． 用二片 用二片8K× 的静态 的静态RAM芯片 芯片6264组成的 位 组成的8位 芯片 组成的 微机系统的存储器电路如习图5-4所示 所示， 微机系统的存储器电路如习图 所示，试计算芯片 6264#1和#2的地址范围以及存储器的总容量。 的地址范围以及存储器的总容量。 和 的地址范围以及存储器的总容量
第5章 内存储器及其接口习题 章 解答
习题5.1 习题
• 用下列芯片构成存储系统 需要多少RAM 用下列芯片构成存储系统,需要多少 需要多少 芯片?需要多少位地址作为片外地址译码 需要多少位地址作为片外地址译码? 芯片 需要多少位地址作为片外地址译码 设系统为20位地址线 采用全译码。 位地址线,采用全译码 设系统为 位地址线 采用全译码。 (1)512×4位RAM构成 构成16KB的存储系统 的存储系统; × 位 构成 的存储系统 (2)1024×1位RAM构成 构成128KB的存储系统 的存储系统; × 位 构成 的存储系统 (3)2K×4位RAM构成 构成64KB的存储系统 的存储系统; × 位 构成 的存储系统 (1)64K×1位RAM构成 构成256KB的存储系统 的存储系统; × 位 构成 的存储系统
2716
CS
&
∶ A19
Y6 Y7