高速低功耗SRAM中灵敏放大器的设计

灵敏放大器的放大速度非常快，从放大器启动至输 出全摆幅逻辑电平仅消耗０．３５ ｒｌｓ左右的时间。在 进行了常温常压下电路模拟之后，又进行了不同电 源电压与不同温度的仿真。结果表明，差分锁存型 灵敏放大器对温度的影响不大。其放大时间在０．３ ｎｓ至０．５ ｎｓ之间的变化。电路速度随电压的影响 几乎为０。
万方数据
１６５２
电子器件
第３１卷
图５ 带有差分结构的锁存型结构放大器 特性。
给出图５所示的瞬态仿真波形图６。图中曲线 １为ＳＥ信号，曲线２、３为输出的数据ＤＢ与ＤＢＮ。 曲线放大时间约为０．５ ｎｓ。经过反复仿真确定电路 的差分输入在４００ ｍＶ左右可以达到最佳的放大效 果。
图６差分锁存型灵敏放大器的瞬态仿真波形 为了验证所设计电路的稳定性，在进行了常温 常压下电路模拟之后，又进行了不同电源电压与不
综上所述，锁存型放大器的普遍特点是速度快， 增益高，灵敏度大。
在ＳＲＡＭ的设计中，灵敏放大器的组成往往不 是单一的，通常一个实际使用的放大器会有一至三 级组成。交叉耦合型结构，由于其增益低，速度快， 往往被用在第一级灵敏放大，而运放型由于增益高， 往往被用在第二级放大，且输出为单边信号的放大 器中。这两种放大器及其派生结构是单片ＳＲＡＭ 中最常见的放大器。锁存型灵敏放大器，因其正反 馈结构可以输出全摆幅信号，往往只使用一级放大 即可，但因其固有高敏感性，往往要求有精确的时序 与匹配。故常用在同步ＳＲＡＭ，嵌入式ＳＲＡＭ或 高性能的ＳＲＡＭ之中［９Ｊ。
１．３锁存型灵敏放大结构 第三种结构类型放大器是锁存器型灵敏放大
器，这是一种不同于以上两种工作方式放大器结构。 它由于自身的突出优势和独特的放大方式，被广泛 地运用于灵敏放大器结构之中。
（１）基本的锁存类放大结构 图４是基本的结构。这种结构的核心是一个相 互耦合的反相器对［３］，即通常所说的锁存器，它是一 个正反馈结构有利于加快放大速度。ＢＬＢ与ＢＬ端 即是输入端也是输出端。
２实际灵敏放大器及数据通路的设计
鉴于以上对三种常用灵敏放大器的讨论，选用 带差分结构的锁存型灵敏放大结构。本文灵敏放大 的结构中采用二级放大结构，第一级采用差分锁存 型灵敏放大结构，第二级采用一个ＲＳ触发器，一方 面使第一级放大的信号成为真正数字信号，另一方 面来增加电路的驱动能力［１ ０Ｉ，在锁存ＲＳ触发器的 输出端接入反相器。作为最终驱动数据总线的三态 门的驱动器。放大器电路结构如下图９。
在ＳＲＡＭ之中，为了使输入与输出隔离开，常 使用的锁存型灵敏放大器是经过改进后带差分结构 的灵敏放大器［５］，如图５所示。与图４相比，图５所 示的放大器多出三只ＭＯＳ管，其中Ｍ７为平衡管， Ｍ。、Ｍ。为差分管。ＥＱｕ为平衡信号，用来控制放 大器的输出状态。
图５所示的放大器大信号的工作原理如下：当 ＳＥ信号打开开关管Ｍ６，ＥＱＵ信号关闭平衡管Ｍ， 时，ＢＬ与ＢＬＥ被预充到Ｖｍ，同时输出ＤＢＮ与ＤＢ 端会被强制固定在锁存器的亚稳态工作点附近。此 时，Ｍ。、Ｍ：、Ｍ。、Ｍ。皆工作在饱和区，近似于电流源
图７改进后的差分锁存型灵敏放大器
下面对差分锁存器型灵敏放大器电路进行仿
真，取典型的１０ ｍＶ差分输入波形如图８所示。
：
２．５
ｉｏｉ
＞０
图８差分锁存结构的放大波形
图８所示的波形中，曲线１为放大器启动信号 ＳＥ，曲线２、３为输出。由图可以看出，差分锁存型
图９ 实际使用的差分锁存型放大结构 图９中在基本的差分结构的基础上加上了预充 管和第二级的ＲＳ触发器，成为一个完整的放大电
万方数据
第５期
黄艾定，李鉴等：高速低功耗ＳＲＡＭ中灵敏放大器的设计
１６５１
图２运放型灵敏放大器的基本结构 图中ＭＯＳ管Ｍ·、Ｍ２、Ｍ３、Ｍ。与电流源ＩＳＳ组 成典型的运放结构，其中Ｍ。、Ｍｚ组成基本的差分 对管，Ｍ３、Ｍ４构成电流镜负载，ＩＳＳ为尾电流源，为 放大电路提供稳定的工作电流。 运放型灵敏放大器结构是一种源级耦合的结 构，为了在不增加面积和功耗的基础上增大其放大 能力，图中使用Ｍｓ与Ｍ４构成的有源电流镜负载 代替了传统的电阻负载。 在电路仿真中，使用ＳＭＩＣ ０．２５ ｂｔｍ模型，使用 Ｈｓｐｉｃｅ对电路进行直流扫描，在得到基本的放大器 特性之后，继续对放大器进行时间域内的瞬态扫描。 这种ＣＭＯＳ运放型差分放大器有如下特点：运 放型结构的放大倍数大，灵敏度高，但速度慢，经过 仿真，其放大时间约为１．５ ｎｓ左右。运放型灵敏放
关键词：灵敏放大器；静态存储器；仿真；速度；ＣＭＯＳ
中图分类号：ＴＮ４０２
文献标识码：Ａ 文章编号：１００５—９４９０（２００８）０５·１６５０－０４
与单元位线通过转接栅相连的灵敏放大器是 ＳＲＡＭ中的关键部件。它对整个存储电路的性能 有着极其重要的影响。由于ＳＲＡＭ电路具有天生 的差分特性，通常所用的灵敏放大器都采用差分输 入的结构。差分输入结构具有优良的抗噪声性能， 这种结构能提供很好的共模抑制比（ＣＭＲＲ）和电源 抑制比（ＰＳＲＲ）ＬｌＪ。
典型的灵敏放大器的输出波形如图１所示。图 中输出曲线在放大起始阶段电压相等，在放大期间 差模电压越来越大，此时灵敏放大器的放大ＭＯＳ 管工作在饱和区，放大器工作在线性放大区。
ＳＲＡＭ中的灵敏放大器普遍采用差分式电压 放大模式。在这种模式下的放大器可分为运算放大
１Ｊ●，Ｊ●１
图ｌ典型的灵敏放大器的放大曲线 型，交叉耦合型及锁存器型三种。
大器的另一个缺点是单边输出全摆幅信号，使用时 经常成对出现，占用了大量的版图面积。并且运放 型灵敏放大结构存在大的静态电流。 １．２交叉耦合型灵敏放大器结构
第二种灵敏放大器的结构类型为交叉耦合型灵 敏放大器。由于ＳＲＡＭ中灵敏放大器对速度的要 求放在第一位，而对放大倍数的要求则放在其次，一 般要求达到１０至１００即可［２］。基于这一点来说，运 放型结构灵敏放大器的高增益与低速度成为其不能 广泛使用的一个瓶颈。交叉耦合型灵敏放大器的出 现弥补了运放型结构的缺点。其结构如图３所示。
图４锁存型灵敏放大器的基本结构 当ＳＥ为高时，Ｍ。管导通，电路开始处于工作 状态。此时ＢＬ与ＢＬＢ尚处在一个平衡状态，ＢＬ 与ＢＩＢ之间还接有一个起平衡作用的平衡管，可以 将锁存器状态保持在其亚稳态点，即锁存器增益最 大的工作点。此时若ＢＬ与ＢＬＢ开始形成差分信 号，则会立即由正反馈形成快速的放大作用，ＢＬ与 ＢＬＢ达到高低电平，此时对锁存器的两边电路来 说，每边仅有一个ＭＯＳ管导通，从电源至地没有直 接的直流通路，其静态功耗为零。 （２）差分锁存型灵敏放大结构［４］
图３ 交叉耦合型灵敏放大器结构 交叉耦合结构速度较快的原因是存在一个由两 只ＰＭＯＳ管Ｍ３、Ｍ。构成的正反馈。ＳＥ信号用来 控制开关管Ｍ５的导通，即控制整个放大电路的开 关。这样仅当放大电路需要工作时才打开Ｍ。管， 可以节约相当一大部分的功耗。 交叉耦合型结构器优点是速度快，仿真的表明 约为０．７ ｒｌｓ，缺点是增益低，灵敏度低，放大功耗大。
同温度的的仿真。结果表明，改进差分锁存型灵敏 放大器对温度及电源电压的影响不大。其放大时间 在０．４５ ｎｓ至０．７ ｎｓ之间变化。
（３）改进的差分锁存型放大器［６］ 图５所示的电路的缺点是其增益小，灵敏度过 低，对于大容量的ＳＲＡＭ来说要使得位线上的摆幅 增大，需要经历很长的延迟时间。这种情况是在设 计之中不愿意看到的。为了增加差分型灵敏放大器 的灵敏度，将图５电路改为图７的电路，消除图５电 路中寄生的源极负反馈共源放大结构。与图５不同 的是差分对管移至锁存器的下部［７－８Ｉ。
Ｊ
Ａｂｓｔｒａｃｔ：Ｂａｓｉｃ ｓｔｒｕｃｔｕｒｅ ｏｆ ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ－ｔｙｐｅ，ｃｒｏｓｓ ｃｏｕｐｌｅｄ－ｔｙｐｅ，ｌａｔｃｈ－ｔｙｐｅ ｔｈｒｅｅ ｄｉｆｆｅｒｅｎｔ ＳＲＡＭ ｓｅｎｓｅ
ａｍｐｌｉｆｉｅｒ ａｒｅ ａｎａｌｙｚｅｄ ａｎｄ Ａｄｖａｎｔａｇｅｓ ａｎｄ ｄｉｓａｄｖａｎｔａｇｅｓ ａｒｅ ｃｏｍｐａｒｅｄ ｂｙ ｓｉｍｕｌａｔｉｏｎ．ＳＲＡＭ ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ、析ｔｈ
１灵敏放大器的设计
１．１运放型灵敏放大器结构 典型的运放型灵敏放大器的结构示意图如图２
所示，其中ＢＬ和ＢＬＢ为放大器的两个差分输入 端，即对应于存储单元的两条位线ＢＬ与ＢＬＢ， ＤＡＴＡ与ＤＡＴＡＢ为放大器的两个输出端，分别对 应于存储单元中所存储的数据和数据的反信号。
收稿日期：２００８－０１－０８ 基金项目：南阳师范学院高层次人才科研启动费资助 作者简介：黄义定（１９７５一），女，硕士，南阳师范学院任教，研究方向是大规模集成电路设计。
图４电路的一个最大的特点，对ｓＩ认Ｍ电路来 说也是最大的缺点，就是这种放大器的输入与输出
是合一的。但是对于ＳＲＡＭ位线挂载单元数量大， 寄生电容也大，因此在放大的过程中，若是通过放大 器将一对位线拉至差分的全摆幅信号，放大的延迟 及所功耗都非常大。鉴于此种原因，在ＳＲＡＭ中一 般不使用这种锁存型基本结构放大器。
第３１卷第５期 ２００８年１０月
电子Ｏ器 ｆ蝴件 嘶ｃｅ８
Ｃｈｉｎｅｓｅ Ｊｏｕｒｎａｌ
Ｖ０１．３１ Ｎｏ．５ Ｏｃｔ．２００８
＝＝＝＝＝＝＝＝＝；＝＝＝＝；＝＝＝＝；＇—－－—一ｍ＝＝；＝＝＝＝＝＝＝≈；＝＝＝＝＝＝＝；＝＝＝；＝＝＝＝＝；＝＝ｚ；＝＝＝＝；＝＝＝｛目；＝＝Ｉ；＝＝＝＝＝＝＝；；＝ｚ；＝＝＝；＝＝＝＝＝＝；；＝；＝＝＝＝＝＝＝＝＝目＝＝＝＝＝
３．Ｔｈｅ ５８ｔｈ Ｒｅｓwk.baidu.comａｒｃｈ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｃｈｉｎａ Ｅｌｅｃｔｒｏｎｉｃ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ，Ｗｕｘｉ Ｊｉａｎｇ＇ｓ“２１４０３６，Ｃｈｉｎａ；Ｉ
【４．ＮＤ．１ Ｖｏｃａｔｉｏｎ Ｈｉｇｈ Ｓｃｈｏｏｌ ｏｆ Ｄｅｎｇｚｈｏｕ Ｃｉｔｙ，Ｄｅｎｇｚｈｏｕ Ｈｅｎａｎ ４７４１５０，Ｃｈｉｎａ
路。加入ＲＳ触发器的另外一个好处是即使ＡＴＤ 信号结束之后第一级放大器不再工作，整个放大器 仍然能够维持恒定的数据输出。
图１０是此放大器的实际工作波形。灵敏放大
万方数据
第５期
黄义定，李鉴等：高速低功耗ＳＲＡＭ中灵敏放大器的设计
１６５３
图１０灵敏放大器的工作仿真波形
器的一个放大周期从ＥＱＵ信号为低开始。ＥＱＵ 信号为低，并持续一段时间，此时Ｍ９，Ｍ，。管打开，
将输入位线Ｂ与ＢＮ电压预充至‰。同时Ｍ７，
Ｍｓ，Ｍ，。管也随之打开，将输出差分信号Ｇ和ＧＮ 预充至Ⅵ）Ｄ，并通过Ｍ７使Ｇ与ＧＮ保持电压一 致，即放大器的清零功能。随后，ＥＱＵ信号由低转 高，此时所有预充电管与平衡管皆关闭，连接位线的 多路选择器打开，字线也同时打开，单元开始对被预 充到Ｖｍ的位线进行放电在Ｂ或ＢＮ端形成一定的 电压差。在Ｂ与ＢＮ形成一定的电压差（本文的放 大电路中Ｂ与ＢＮ大约５０ ｍＶ的电压差值）之后， 信号Ａ由低转高，整个放大电路开始工作，由于正 馈交叉耦合反相器的影响，Ｇ与ＧＮ迅速的被放大 成为全摆幅放大信号，传人后级电路。当后级电路 的信号稳定之后，Ａ信号从高跳变为低，ＥＱＵ信号 由高跳变为低，放大器重新进入预充态。Ｇ与ＧＮ 保持电平一致且均为Ｖｍ，两个交叉耦合的与非门 形成一个锁存结构，使得ＤＢ与ＤＢＮ引脚在放大器 停止工作之后依然能够保持一个较强的恒定信号。
Ｄｅｓｉｇｎ ｏｆ Ｓｅｎｓｅ Ａｍｐｌｉｆｉｅｒ ｉｎ ｔｈｅ Ｈｉｇｈ＿Ｓｐｅｅｄ ａｎｄ Ｌｏｗ Ｐｏｗｅｒ ＳＲＡＭ。
ｒ １．Ｎａｎｙａｎｇ Ｎｏｒｍａｌ Ｕｎｉｖｅｒｓｉｔｙ，Ｎａｎｙａｎｇ Ｈｅｎａｎ ４７３０６２，Ｃｈｉｎａ；
、
２．Ｎａｎｙａｎｇ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ，Ｎａｎｙａｎｇ Ｈｅｎａｎ ４７３００４，Ｃｈｉｎａ；
０．１ ｍＷ ｓｔａｔｉｃ ｐｏｗｅｒ ｃｏｎｓｕｍｐｔｉｏｎ ｉｓ ｄｅｓｉｇｎｅｄ ａｎｄ ｉｔｓ ｒｅａｄ－ｏｕｔ ｔｉｍｅ ｉｓ ０．５ １１８ ａｔ ｔｈｅ ｗｏｒｓｔ ｅａｓｅ． Ｋｅｙ ｗｏｒｄｓ：ｓｅｎｓｅ ａｍｐｌｉｆｉｅｒ；ＳＲＡＭ；ｓｉｍｕｌａｔｉｏｎ；ｓｐｅｅｄ；ＣＭＯＳ
ＥＥＡＣＣ：１２２０；２５７０Ｄ
高速低功耗ＳＲＡＭ中灵敏放大器的设计＊
黄义定¨，李 鉴２，李天阳３，石振岩４
６ｂ
］耄！蕈糊南蝙南卟神鲫栅姗舭锕舭腕晡锻锻他他溉听榔邓帆似Ｏ舡臼州洲ｂ哧Ⅲ 确㈣
摘 要：本文对比分析了运放型、交叉耦合型和锁存器型灵敏放大器三种不同的骚ｂ气Ｍ灵敏放大器的基本结构并通过仿真比
较了它们的优缺点，在此基础上设计了读出放大时间在最坏情况下需０．５ ｎｓ，静态维持功耗约为０．１ ｒｒｌ、Ⅳ的ＳＲＡＭ灵敏放大器。