计数器

{
b 根据数字增减：
{
加法计数器 减法计数器 可逆计数器
二进制计数器 十进制计数器 c 按计数进制来分类： 任意进制计数器 可变进制计数器 8421BCD计数器 { d 按计数编码来分类： 5421BCD计数器 余3码计数器
{
{
e按集成度来分类：小规模计数器：触发器和门电路 中规模计数器：集成器件
很明显，计数器从0000开始计数，它的不同 状态可以表示已经输入的计数脉冲的数目，具
有加法计数的功能。Z为计数器的进位输出信
号，即计算到模16时才输出一个高电平。
⑵
同步二—十进制计数器
人们对二进制不如对十进制熟悉，二进制也
不便于译码显示输出，因此常用二进制电路
完成十进制计数功能。
电路如图
同步二—十进制加法计数器
一、集成同步计数器 介绍:
异步清除：当CR=0时,Q均为0
74161 4位二进制加法计数（异步清除）
74160 十进制同步计数器（异步清除）
同步清除： 是当CR=0时，在时钟信号作用下， 实现清除。 74163 4位二进制加法计数（同步清除） 74162 十进制同步计数器（同步清除）
集成同步计数器
/Y
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 0 0 1 1 0
01
0 1 0 1 0
11
0 0 0 1 0
10 Q2 0 1
0 1 1 0 0
Q1nQ0n 00 n 0 0 01 1 ×
1 0 1 0 0
11 0 ×
0 0 0 1
10 1 ×
Q 2Q 1 Q0
000 /0 /1 100
1
01 01
01
n 0
Y Qn 2
无效状
态 电路的输出Y有错 ！
1
1
1
0
0
n 2 n 1
0
修改输出方程： Y Q Q Q
同步时序逻辑电路设计举例
例2: （4）完整的状态图
000 /0 111
/0 /1 100
001
/0 /0 011
010
/0 /0
101 110
/0
电路具备自启动能力
000 001 011
101
100
110
111
010
为了消除堵塞： ①通过RD或SD，强迫计数器脱离堵塞进入有效循环。 ②修改设计，即打断偏离状态的循环，使其某一偏离 状态在时钟作用下转移到有效序列中去。
偏离状态做为任意项处理时，没有确定的转移方 向，现在要使它有确定的转移。如：打断101— —010的转移，使101——011有效状态，那么 卡诺图变为（见卡诺图中的红线） 各级触发器的状态转移方程：
③ 根据②得到状态转移表
n 态 n+1 态
序号 Q4 Q3 Q2 Q1 Q4 Q3 Q2 Q1 0
1
Z 0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
1
0
2
0
0
1
0
0
0
1
1
0
14
15
1
1
： ： 1 1 1 1
0
1
1
0
1
0
： ： 1 1 0 0
0
1
wenku.baidu.com
这种计数器又称为模16计数器，或4位二进制计数器。 模8计数器，也称为3位二进制计数器……
1K R
RD
1K R
CP
分析： ① 驱动方程：
J1=1，K1=1
J2=K2=Q1n J3=K3=Q2nQ1n J4=K4=Q3nQ2nQ1n
② 因此，各级触发器的状态转移方程：
Q1 n+1=Q1 n
Q2 n+1=Q1 nQ2 n+Q1 nQ2 n Q3 n+1=Q2 nQ1 nQ3 n+Q2 nQ1 nQ3 n Q4 n+1=Q3 nQ2 nQ1 nQ4 n +Q3 nQ2 nQ1 nQ4 n 输出函数表达式 Z= Q4 n Q3 nQ2 nQ1 n
&
&
&
&
1
1
1
&
LD
D0
CR
D1
CP
D2
D3
CTP CT T
1、集成同步计数器—74161
1). 逻辑符号
四个J-K触发器构成 D3 ~ D0:数据输入端 CP: 时钟输入, 上升沿有效 CR: 异步清零, 低电平有效
CTP
CTT D3 D2 D1 D0 CO
74161
Q3 Q2 Q1 Q0
CR
LD
不具有 检验自启动特性 具有 确定驱动方程（激励函数） 画出逻辑电路
6.2.2 采用中规模集成器件实现任意模值计数器。
必须学会查阅有关器件手册和技术资料，搞清楚所要 使用的逻辑器件的功能和工作原理，还要了解和记住一些 常用的信号名的作用。 CO 进位输出
BO 借位输出 CT，CTt，CTp 计数器控制端 LD 并行置入数据控制端 L/D双功能端： L 是加法计数控制端 D是减法计数控制端 CR 是清除（清0）端 EN 是三态允许控制端 ST 是数据选通端 CP 是时钟输入端
/1
0001
/0 0010 /0 /0
1110
1001
/0
1011 /1
1010
1000
0011
/0 0100 /0 0101 /1 1101 /0
状态
/0 0111 /0 0110
转移图
1100
一共有16种（4位二进制）不同的代码组合，
因此有16种不同的状态, 其中6种状态是无效
状态或偏离状态（即1010，1011， 1100， 1101，1110，1111） 检查自启动特性后发现，若计数器受到某种 干扰，错误地进入到偏离状态后，在经过一个
Q0n+1
n n Q 0 1 Q n Q 0 2
同步时序逻辑电路设计举例 n n 1 Q JQ KQ n 例2: 求驱动方程、输出方程：
n n Qn1 Q0 Q1 Qn 0 Qn 2 2 2
n n J 2 Q0 Q1
Q
Q
n 1 1
Q Q Q Q
n 0 n 1 n 0
或n个计数脉冲作用后，能自动转入到有效序
列，具有自启动特性。
（4）工作波形
C P Q1
Q2
Q3
Q4
Z

Z信号也可看成是CP信号的十分频,即 10 fz=fcp 因此，模10计数器可以看作是十分频器。 各种模值m的计数器均可以看作为m分频器 。
比如模7
模7计数器工作波形：
1 2 3 4 5 6 7
同步时序逻辑电路设计举例 例2:
修改后的逻辑图
Y Qn 2
n n Y Q n Q1 Q0 2
1J CP 1
＞C1
Q0
1J
＞ C1
Q1
&
Q2
1J
＞ C1
& Y
Y
1K
FF0
Q0
1K
FF1
Q1
1
1K
FF2
小结：采用小规模集成器件设计同步计数器的一般步骤。 列出状态转移表或状态转移图
确定状态转移方程，输出方程
② 状态转移方程：
Q1 n+1=Q1 n
Q2 Q3
n+1=Q4 nQ1 nQ2 n+Q1 nQ2 n n+1=Q2 nQ1 nQ3 n+Q2 nQ1 nQ3 n
Q4 n+1=Q3 nQ2 nQ1 nQ4 n +Q1 nQ4 n Z=Q4 nQ1 n
③ 状 态 转 移 表
1111 /0
/1
/0
0000
n 1
J1=Q0n
J 0 Qn 2
Y Qn 2
n 1 0
Q Q
n 2
n 0
K2 = 1 K1=Q0n K0=1
画出逻辑图
Q0 & Q2
1J CP 1
＞C1
1J
＞ C1
Q1
1J
＞ C1
Y
1K
FF0 Q0
1K
FF1
Q1
1
1K
FF2
同步时序逻辑电路设计举例 例2:
（4）检查自启动能力
n n Q n1 Q0 Q1 Q n 2 2
Q1 Q2 Q3 Z
6.2.1 采用小规模集成器件设计同步计数器。
例1 设计模6同步计数器。
解：模6计数器要求有6个记忆状态，且逢6进1。
假设令这6个状态为S0=000，S1=001，
S2=011，S3=111，S4=110，
S5=100。
①列出状态转移表和原始状态转移图。
状态转移表
n态 Q3 Q2 Q1 0 0 0 0 0 1 n+1 态 Q3 Q2 Q1 0 0 1 0 1 1 Z（t） 0 0
Q1nQ0n 00 n 0 1 1 0
001 /0 011
010 /0
/0
求状态方程： 0 0 0 0 1
1 0 × ×
Q2
01 0 ×
11 0 ×
10 1 ×
×
Q2n+1
n n Q n 1 Q 1 Q 0 Q n 2 2
Q1n+1
n n n n n Q 1 1 Q1 Q 0 Q 1 Q 0
Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+1 Y
0 0 0 0
1 1 1
0 0 1 1
0 0 1
0 1 0 1
0 1 0
0 0 0 1
0 0 0
0 1 1 0
0 1 1
1 0 1 0
0 0 0
0 n 1 n n n n 0 Q1 Q 0 Q1 Q 0 Q1 0 n n n Q 0 1 Q 2 Q 0 0
解：据题意可直接由波形图画出该电路状态图
/Y
Q 2Q 1 Q0
CP
000 /0 /1 100
001 /0 011
010 /0
Q0 Q1 Q2
/0
状态已简化、已分配
确定触发器的类型和个数
Y
选择3个上升沿触发的JK触发器
例2: 0 0 0 0 1
Q2 Q1nQ0n 00 n
写出电路的状态方程、驱动方程和输出方程 Y 0
0 0 × 0
0
Q2n+1=Q1n
1 1 1 \Q3nQ2n 0
1 1
Q1n \ 00 01 11 10
1 × 0 0
1 1 0 1
Q1n+1=Q3n
1
输出函数卡诺图
\Q3nQ2n Q1n \ 00 01 11 10 0 0 × 0 1 0
1
0 0 ×
输出函数 ：Z=Q3n Q2n
③确定状态转移方程，可以检验是否具有自启动 性。偏离状态有010，101。始终进不到有效状 态，称为计数器出现了堵塞现象。不具有自启 动特性.
6.2 常用时序逻辑电路：计数器
1. 掌握计数器的基本概念及分类; 2. 学会通过功能表了解计数器的逻辑功能； 3. 灵活运用中规模计数器模块分析设计任 意模计数电路。
一、计数器的概念
计数器
用来计算输入脉冲数目的时序逻辑电路。它是用 电路的不同状态来表示输入脉冲的个数。
电路作用：分频、定时、产生脉冲序列、数字运算等；
0 1 1 1
1 1 1 0 S0
1 1 0 0
1 1 1 0 S1
S4
1 1 0 0
1 0 0 0
S2 S3
0 0 0 1
原始状态 转移图
S5
\Q3nQ2n
②
次态卡诺图
Q1n \ 00 01 11 10
0 0 × 1 1 0
0
偏离态做任意项处理
1 1 0
Q3n+1=Q2n
\Q3nQ2n
Q1n \ 00 01 11 10
计数器的模 计数器所能计算的脉冲数目的最大值
（即电路所能表示状态数目的最大值）
二、计数器的分类
按触发器的翻转次序，分为同步和异步计数器 按进位制，分为模二、模十和任意模计数器 按逻辑功能，分为加法、减法和可逆计数器 按集成度，分为小规模与中规模集成计数器
a 根据脉冲引入方式： 同步计数器 异步计数器
Q3n+1=Q2n
Q2n+1=Q1n Q1n+1=Q3n Q2n Q1n 再检验偏离状态，具有了自启动特性。
④ 若采用D触发器,则触发器激励函数： D3=Q2n，D2=Q1n， D1=Q3n+Q2nQ1n 输出函数 Z=Q3nQ2n ⑤、据④画出具有自启动特性的模6同步 计数器逻辑电路。
例2：试按下图所示的时序关系设计一个同步时序电路
74192:双时钟触发的4位十进制同步加/减计数器. 74193: 双时钟触发的4位二进制同步加/减计数器.
74190: 4位十进制同步加/减计数器。 74191: 4位二进制同步加/减计数器。
1.
Q0 QA IJA &
集成同步计数器74161
Q1 Q2 Q3 CO QB R IKA & ≥1 IJB & ≥1 & & & & R IKB & QC IJC & ≥1 & & R IKC & QD IJD & ≥1 & R IKD & &
CP
LD: 同步预置，低电平有效
Q3 ~ Q0:数据输出端 CTP、CTT：使能端，多片级联
2）74161逻辑功能描述
CTP CTT D3 D2 D1 D0 CO CR 0
74161逻辑功能表
清零 预置 使能 LD CTT CTP × × × 时钟 预置数据 输入 输 出
CP D3D2D1D0
{
(一)同步计数器：
是将计数脉冲同时引入到各级触发器，
当CP计数脉冲触发时，各级触发器的 状态同时发生转移。 ⑴ 同步二进制计数器。 同步二进制加法计数器电路 书上（193页图6—2—17）
同步二进制加法计数器
＆ Z Q4 Q1 1J CI 1 1J CI 2 Q2 ＆ 1J CI 3 1K ＆ R Q3 ＆ 1J CI 4 1K ＆ R
＆
Z
Q1 1J ＆ 1J
Q2 ＆ 1J
Q3 ＆ 1J
Q4
CI
1K R RD
1
CI
1K R
2
CI 3 1K ＆ R
CI
1K R
4
Q4
CP
分析：① 驱动方程： J1=K1=1 J2=Q4 nQ1 n , K2=Q1 n
J3=Q2 nQ1 n,
K3=Q2 nQ1 n
J4=Q3 nQ2 nQ1 n, K4=Q1 n