第五章 组合逻辑电路

•
•
例5-2-6
• 七段数码显示管是用逻辑电路的输出逻辑
电平控制数码管的某些段的亮或灭来显示 字型，每段的位置不同，每段的亮灭的不 同组合就能显示出不同的数字。因此可以 列出真值表。见表5-2-7，因此也就能得出 输出函数的表达式，数码段有七段，输出 函数就有7个。输入是8421BCD数，有4个。
3线-8线译码器
Y0 Y1 Y 2 Y3 Y 4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
FA B AB FA B AB AB AB AB FA B AB
5画逻辑图:
A
这个图和书上有点区别，书上用了非门，是经过化 简后用其他门来实现的。输入端的相同变量可连在 一起，本图就是前面提到的双轨输入，而书上用的 单轨输入
B
＆
FA B
A B
A B ＆
＆ ≥1
第五章 组合逻辑电路
5-1 组合电路的基本概念和补充基本知识 5-1-1 组合电路基本概念 1. 组合电路基本特点：（1）从结构上讲，组合电路都是 单纯由逻辑门组成，且输出不存在反馈路径。（2）从 逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻 的输入状态决定，而与过去的输入状态无关。 2. 组合电路的一般描述：n 个输入，m个输出，输出是输 入的函数，图5-1-1。 3. 组合电路的输入方式：（1）双轨输入：输入信号源能 同时提供原变量和反变量。单轨输入：输入信号源只能 提供原（或反）变量。一般假定为双轨输入，如遇单轨 输入时，可增接反向器来获得输入信号的反变量。
CO4 CO4 F4F3 F4F2
如图5-3-4所示下边个T1283是完成两个4位二进制数加法的，上 面个T1283是完成加6校正的，左边部分是产生校正函数的。 加法器可通过级联扩展其位数，如图5-3-5是通过扩展成的8位二 进制数加法器。
5-3-2 译码器
1. n线-2n线译码器：这种译码器在数字系统
举例5-2-1说明逻辑电路的分析方法
1. 按图推出电路的输出函数表达式
A B ＆
Y1 AB Y 2 AC Y 3 BC 因此 F Y1Y 2 Y 3 AB AC BC 化简得 F AB AC BC
Y1
C
＆
Y2
＆
F
＆
Y3
根据F与或式表达式列出真值表
A 0
0 0 0 1 1 1 1
FA B
A
B ＆
FA B
例5-2-5
• 还是可以按照前面的步骤，分析输入，输出变量有几个，
由题意可以列出真值表；由真值表求出输出函数的逻辑函 数，如果输出函数表达式复杂，可经过化简；然后由表达 式画出逻辑电路图。 1位全加器是考虑了低位进位和向高位的进位，所一输入 有加数，被加数和低位进位三个变量，分别用A，B，C表 示；输出有两个数相加的和和向高位的进位两个变量，分 别用F和CO表示。 题意要用与或非门实现，这里就牵涉到函数表达式之间的 转换，把与或式转换成与或非表达式。然后用与或非门实 现。
5-2 组合电路的分析和设计
•
•
分析组合电路的主要目的，在于了解电路多执行的逻辑 功能。 组合电路分析的基本任务是从给定的逻辑图出发，通过 分析，求出其输出函数表达式，需要时并列出真值表， 以确定其逻辑功能。步骤如下：
1. 2. 3. 4. 从逻辑图的输入级开始，逐级推导出各个门的输出函数表达式 （前级的输出作为后级的输入），直到求出电路的输出函数表 达式。 对输出函数表达式进行合并化简和变换。（可用卡诺图或公式 法进行化简） 如果从输出函数表达式尚难以判断电路的逻辑功能，则进一步 列出真值表。 由真值表或直接由输出函数表达式（不需列出真值表时）确定 电路的逻辑功能。
（i表示第i位）
• •
Fi [AiBi(Ai Bi)] CIi 1 COi AiBiCIi 1 Ai Bi
4位二进制并行加法器T1283
CO4
F4
F3
F2
F1
T1283
A4 B4 A3 B3 A2 B2 A1 B1 CI0
用T1283做减法器：因为减去一个数相当于与这个数的反码相加，由此要将 T1283全加器变成减法器，只需在其对应于4位二进制数B的4个输入端分别都 加接一个非门，如图5-3-3，166页，并将最低位输入端CI0接VCC
对更复杂的逻辑电路的分析：
• 同样遵循前面的步骤，逐级推导各个门的
输入输出，导出各级的逻辑函数表达式， 直到最后输出级的表达式 • 化简表达式，用卡诺图法或者公式法。 • 根据表达式列出真值表，分析真值表，得 出逻辑电路的逻辑功能。用语言描述出来。 • 如例5-2-3
5-2-2 组合电路的设计
•
4.
5-1-3 逻辑门输入端的扩展
• 一个逻辑门的输入端是有限制的，当输入
变量的个数超过门的输入端子数目时，就 需要进行逻辑门输入端的扩展。 • 凡是逻辑门所执行的逻辑运算满足结合律 的，则这种门一定能够实现输入端的扩展。 与，或和异或运算都是满足结合律的，因 此，与门，或门，异或门都便于进行输入 端的扩展。图5-1-8，5-1-9。
F A BCD A BCD A BCD ABCD ABCD A BCD A BCD ABCD ABC D ABCD A BC(D D) A BCD ABCD ABCD A BCD A BCD ABCD ABC (D D） A BC ABC A BCD ABCD ABCD A BCD A BCD ABCD
5-1-2 逻辑门的等效电路和等效逻辑符号
1. 逻辑门的等效电路：图5-1-2，5-1-3用与非门，或非门
2. 3.
实现的与，或，非三种逻辑门及等效电路。例5-1-1。 这里所讲的逻辑门的等效逻辑符号，都是按正逻辑来讲 的，不涉及负逻辑。 每种门都有两种等效逻辑符号，其转换规则为：（1） 将原图形中的与门符号该成或门符号，或门符号则该成 与门符号。（2）原图形中输入端和输出端没有小圆圈 的，转换时就加上小圆圈，有小圆圈的则去掉小圆圈。 非门也有两种等效逻辑符号，转换时，只需将输出端的 小圆圈移到输入端，或将输入端的小圆圈移到输出端。 看例5-1-2。
中用作唯一地址译码，称唯一地址译码器。 它对每一个输入代码（地址码），仅在该 代码所选定的一个输出端（地址）给出输 出信号。 2. 下面以2线-4线译码器为例说明原理
Y0
Y0 A0
Y1
Y1 A1 A1
Y2
Y2
Y3
Y3 ST
A0
功能表：
ST
表中第一行 ST =1表示片选信 号无效。ST是片选信号，只有 该信号有效时译码器才开始工 作。ST上有一条横线表示片选 信号的有效电平是低电平0。1 就是无效电平。Y0Y1Y2Y3上 面也有一条横线，也表示有效 电平为低电平0。A1A2=××表
ST
1 0 0 0 0
A1 × 0 0 1 1
A2 × 0 1 0 1
Y0
1 0 1 1 1
Y1
1 1 0 1 1
Y2
1 1 1 0 1
Y3
1 1 1 1 0
示此时输入为任意电平。因此第 一行的含义就是：当片选无效是 时，译码器不工作，无论输入为 什么，输出都为无效电平1，即高 电平。第2行表示片选有效时，译 码器开始工作，输入为00，输出 在Y0上为有效0，其他输出端上无 效，因此输出为0111。下面的行 的含义和第2行的相类似。第三行 是输入01，因此输出在Y1上有效。
书166页例5-3-2 ：T1283作成8421BCD数加法器
• 看开始的分析，当两个8421BCD数相加之和F≤9时是正确的；
若F≥10则需对该和数进行加6（01102）校正。由于两个 BCD数相加之和最大只能是9（被加数）+9（加数）+1 （进位输入）=19，故需要校正的和数为10个，即10到19。 于是得出校正表5-3-1。由此表可求出校正函数表达式
习题5-7
• 设计一个具有4个输入端，1个输出端的组
合电路。该电路的功能要求是：当输入变 量全为1，或输入变量都不为1，或输入变 量中有奇数个1，输出就为1。要求列出真 值表，并求出输出函数的最简与或式即可。 解：四个输入为A，B，C，D。输出为F。由 题意列出真值表如下：
A
B
C
D
F
• 列真值表的方法：四个输入变量A，B，C，D有
例5-2-4设计一个1位二进制比较电路
1. 对逻辑问题的描述:一个二进制比较电路,就是要能将两
个1位二进制数甲数和乙数进行比较,通过比较得出是甲 数大于乙数,还是等于或小于乙数.显然该电路的输入就 是待比较的两个1位二进制数,输出有三种可能的比较结 果,即甲大于乙,甲等于乙和甲小于乙. 确定输入输出变量的数目和表示变量的字母符号,并规定 状态的逻辑值:令A表示甲数,B表示乙数,输出有三个可能 的结果,分别用FA>B,FA=B, FA<B表示.若A=1,B=0,则A>B, 此时FA>B有输出,输出为FA>B=1,A<B对应FA<B有输出,为 1;A=B对应FA=B有输出,值为1.三种情况没有输出就为0 列真值表
4位二进制超前进位全加器
• 待加的两个4位二进制数是同时并行加到相应各位输入端
的，只要最低位的进位输入CI0也到达该输入端，在作4位 加法运算的同时，4位数的进位也就运算出来了。因此运 算速度很快，用于高速运用的场合。 这些加法器都是集成化了的。即做在一片硅片上。 书164页图5-3-2，该电路各位输出函数的通用表达式为：
2.
3.
A 0 0 1 1
B 0 1 0 1
FA>B 0 0 1 0
FA=B 1 0 0 1
FA<B 0 1 0 0