数字电子系统的抗干扰设计

数字电子系统的抗干扰设计

摘要:主要描述了数字电子系统中不易解决的电源噪声干扰和传导干扰问题，并介

绍了几种解决问题的途径和方法。

关键词：电源;传导；干扰;抑制

1 引言

每个电气工程师和电气工程技术人员都希望他所设计的设备工作可靠,不会被其它设备干扰，也不会干扰其它设备。但是，由于电气噪气和电磁干扰几乎无处不在,所以,我们设计的产品往往达不到这些目标。如果不能有效地解决这些问题，我们可能必须放弃这些项目或者采取修修补补的办法,这样一来既浪费了我们投资项目的所有时问、资金和努力,又可能使产品性能大打折扣。

二：一般在工作的开始就必须将干扰措施设计成产品。这一般包含四个步骤的过程：

(1)了解干扰的类型和来源

干扰源：是指产生干扰的元件、

设备或信号，用数学语言描述:dｕ/ｄｔ，

di／dt大的地方就是干扰源。如：继电器、

雷电、电机、可控硅、高频时钟等都可能

（2)在设计电路时尽量消除或减小这些干扰对系统的影响;

(3)设计线路板、导线的结构尽量消除这些问题，必要时，使用干扰抑制器件;

(4)将系统分成模块调试，保证每个子系统组装正确无误、工作正常,在进行进一步组装前不会有任何问题。通过一开始就正确地设计系统，经常提前完成任务,成本也较低。

干扰一般有电源噪声干扰、空间干扰(即场干扰)和传导干扰。空间干扰都通过电磁波辐射窜人系统；传导干扰则通过与系统相连接的导线，如,以与前向通道和后向通道等进人系统；电源噪声干扰有过压、欠压、浪涌电压、尖峰电压等。2．１抗干扰设计的几个原则：

即尽可能的减小干扰源的du/dt,

di／dt。这是抗干扰设计中最优先考虑和

最重要的原则,常常会起到事半功倍的

效果。减小干扰源的dｕ/dt主要是通过

在干扰源两端并联电容来实现。减小干

扰源的ｄi／ｄt则是在干扰源回路串联电

感或电阻以及增加续流二极管来实现。

抑制干扰源的常用措施如下:

①继电器线圈增加续流二极管,消

除断开线圈时产生的反电动势干扰。仅

加续流二极管会使继电器的断开时间

滞后,增加稳压二极管后继电器在单位

时间内可动作更多的次数。

②在继电器接点两端并接火花抑

制电路(一般是ＲC串联电路，电阻一般

选几Ｋ到几十K,电容选０.０1ixＦ),减小

电火花影响。

③给电机加滤波电路,注意电容、

电感引线要尽量短。

④电路板上每个Iｃ要并接一个

0.01iｘF~０．１lxF高频电容,以减SIＣ对电源的影响。高频电容的布线，连线应靠

近电源端并尽量粗短，否则，等于增大

了电容的等效串联电阻，会影响滤波效

果。

⑤布线时避免9０度折线,减少高频

噪声发射。

⑥可控硅两端并接ＲC抑制电路,

减小可控硅产生的噪声(这个噪声严重

时会把可控硅击穿的)。

2.2切断传播途径：

按干扰的传播路径可分为传导干

扰和辐射干扰两类。所谓传导干扰是指

通过导线传播到敏感器件的干扰。高频

干扰噪声和有用信号的频带不同,可以

通过在导线上增加滤波器的方法切断

高频干扰噪声的传播,有时也可加隔离

光耦来解决。电源噪声的危害最大，要

特别注意处理。所谓辐射干扰是指通过

空间辐射传播到敏感器件的干扰。一般

解决方法是增加干扰源与敏感器件的

距离,用地线把它们隔离和在敏感器件

上加蔽罩。

2．3提高系统本身的抗干扰能力,降低系统对噪声的敏感程度。

三数字电路的硬件抗干扰措施：

1.器件使用时的抗干扰措施

器件的选择:对于数字集成电路，通常噪声容限

越高，传输延时越大，其抗干扰性能越好，因此,

CMOS要比1vrＬ集成电路的抗干扰性能好。

负载的控制:当某种集成电路输出所带的负载

电路超过规定的扇出时，会使电路输出的高电平值

降低，低电平值升高,从而导致电路的噪声容限降低，容易受干扰影响。所以在器件使用时应注意控制电路的输出负载不要超过所规定的扇出,并应尽

量留有余地。

空端的处理:对于不用的集成电路输入和控制

端,容易通过分布电容进入端子对电路产生干扰。

因此,不用的输入和控制端应接上合适的逻辑电平。２．电路设计时的抗干扰措施

电路状态转换引起的振荡及其抑制:通常1vrL

和ＣMOＳ电路在状态转换瞬间,会成为一个具有很

高增益的放大器。当输入波形在阀值附近有缓慢变化或很小波动时,就会被放大,使输出波形的沿产生很大振荡。这种振荡造成下级电路的误触发。抑制这种干扰的办法有两种，一是对输入波形前后沿时间较长的信号应加一级斯密特电路整形，将输入波形的前后沿变陡；二是避免利用微分电路直接产生脉冲作触发信号。

电路延迟不同引起的毛刺及其消除：由于信号

经各支路传输的延时不同，逻辑运算后会产生“毛刺”，形成干扰。可以在电路中采用滤波、时间选通

和同步逻辑控制等方法来消除。①滤波法,由于“毛

刺”干扰的频率较高，脉宽要比信号脉宽窄得多，所

以利用RC积分电路可有效地将脉宽较窄的毛刺滤

除。②时间选通法，即是采用延迟电路，单稳或双稳

电路构成时间选通电路，对输入有用波形进行抽样

来消除“毛刺”干扰。③同步控制法,采用同步时序,

使电路状态的翻转由一个脉冲触发,从而避免电路

因传输延迟不同而产生的“毛刺”。

总线切换控制引起的浮动及其克服:在微处理

机及类似数字电路中，当数据DA 和数据DB分别

通过总线驱动器A和B上数据总线时,往往因驱动

器A和B的控制信号CA、ＣB在逻辑上反相(存在

一个门延时的切换时差)或存在明显的切换时差，这

样，控制信号CA变高时,控制信号CB还没变低(或

者相反），于是造成驱动器A、B都为三态，从而在这

个瞬间总线呈高阻,容易耦合干扰或处于不稳定的

浮动状态。克服这种现象,除了要求控制信号切换时间严格外，通常可在总线上加所谓的吊高电阻,即在总线到电源之间加接电阻（3～10ＫQ）,使总线在控制信号切换瞬间处于稳定的高电位，从而增强总线的抗干扰能力。

3.印制板设计时的抗干扰措施

在印制板上,由于用作电路电源线、地线和信号