第五章中央处理器
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CPU规定4个段寄存器存放当前可寻址的段基址。
CS指示当前的代码段； DS指示当前的数据段； ES指示当前的附加段； SS指示当前的堆栈段。
堆栈是一个特殊存储区域，数据按先进后出（FILO）或后 进先出原则存取，堆栈指针SP指示堆栈段中的栈顶位置， 专门用于数据进栈和出栈的位置指示。数据进栈时SP-2，出 栈时SP+2。堆栈主要用于保护现场，保护断点。
二、 算术逻辑单元（ALU）的基本功能
1、ALU是运算器的主要功能部件，完成二进制 补码的定点算术运算，逻辑运算，移位等操作。 有的具有浮点运算功能。
2、算术逻辑单元和通用寄存器的位数决定了 CPU的字长。
3、ALU内部没有存储功能，需设暂存器。 4、ALU的运算结果影响标志寄存器。
三、控制器的基本功能
（2）功能：实现CPU与存储器或I/O口之间的数据 传送。
预取指令存放到指令队列中；
由EU从指令队列中取走指令，根据EU请求， BIU将20位地址传送给存储器。
二、寄存器结构及操作
8086/8088CPU内有5种寄存器：数据寄存器、地址指 针寄存器、标志寄存器、指令指针寄存器和段基址寄存 器。
1、数据寄存器 用来存放操作数及中间结果的通用寄存器。 16位寄存器：AX,BX,CX,DX,SP,BP,SI,DI 8位寄存器：AH,AL——AX
中央处理器的基本结构
MBR
外部数据总线 内部总线
Acc ACT
TMP
IR PC 译码器
ALU Flag
内
内
部 控 制
...
时序 与
控制
...
部 控 制
线
线
外部控制总线
SP GPR … GPR
内部总线
MAR
外部地址总线
一、内部寄存器组
1、寄存器： 是CPU中的重要组成部分，是CPU内部的临时
存储单元。 寄存器增加可以提高CPU运行速度。 2、存放内容： 数据、地址、控制信息、CPU的工作状态信息。 3、分类： 可分为通用寄存器和专用寄存器两大类。
一般由程序计数器、地址形成部件、指令寄存器IR、 指令译码器ID、时序部件和控制逻辑电路等组成。
1、指令寄存器IR（Instruction Register） 用于存放当前正在执行的指令代码。
2、程序计数器PC和地址形成部件 用于产生和存放下条待取指令的地址。
3、指令译码器ID 用于对IR中的指令操作码进行分析解释，产
DF:方向标志位，DF=1 串操作指令以递减顺序处 理数据串；DF=0以递增 顺序处理数据串。
IF:中断允许位，若IF=1，
ZF:零标志位，若运算结果为零， CPU允许接受外部可屏
则ZF置“1”，否则清零。
蔽中断请求，即开中断；
SF:符号标志位，若算数运算的 IF=0关中断 结果为负SF置“1”，否则清零。 TF:跟踪标志位，TF=1
石英晶体振荡器产生一定频率的时钟脉 冲信号，作为整个机器的时间基准源。
主频称为主机振荡频率，它的高低取决 于这台计算机的CPU的适应能力。
（2）时序脉冲发生器 可以是一个循环移位寄存器，在主时钟的作用下产
生节拍序列脉冲信号，作为整机工作的时序信号。
时钟周期：CPU执行一个位操作的最小时间单位。 也是主频的倒数,表示相邻脉冲的时间间隔。
指令周期：计算机取出并执行一条指令所需要的 时间。
机器周期 ：将指令周期划分成几个时间段，每个 阶段称为一个机器周期。
时钟周期≤机器周期≤指令周期
二、指令的执行
过程：取指令、分析指令、执行指令。 1、冯·诺依曼型计算机工作原理
按顺序依序逐条、串行执行指令。 例如：加法指令执行过程：
取指1 译码1 取数1 运算1 存数1取指2 译码2 取数2 运算2 存数 2…....
物理地址的形成过程：
对存储器的任一位置的访问都是在该 位置所在的段基址下进行的。
逻辑地址形式：段基址：段内位移
（物理地址）20 =（段基址）*16+（段内偏移）
如逻辑地址C85F:109A对应的实际 地址（物理地址）为： C85F0H+109AH=C968AH
15
0逻
指针寄存器 辑
地
址
微命令：是组成微指令的微操作，微命令是构成 控制信号序列的最小单位。
微程序：计算机每条指令的功能都是由微指令序 列解释完成的，把这些微指令序列的有机集合称 作微程序。
4、时序部件
由时钟控制电路、时序脉冲发生器及CPU 周期标志器组成。 （1）时钟控制电路由时钟脉冲发生器(石英 晶体振荡器)和启停控制电路组成。为每条 指令按时间顺序执行提供基准信号。
ALU
SPR 专用寄存器组
总线旁路器
CPU内部三总线结构
内部总线3
2、CPU与外部总线的接口 CPU的外部总线是系统总线，是CPU与主存储器和
I/O系统间的数据通路。 三总线：数据总线、地址总线和控制总线。 MBR——数据总线的数据缓冲寄存器
存放数据总线与内存或外设交换的数据。 MAR——地址总线的缓冲寄存器
第五章中央处理器
5.1 CPU的基本结构与功能 5.2 控制器 5.3 运算器 5.4 中央处理器举例 5.5 其他Intel 80X86微处理器
5.1 CPU的基本结构与功能
中央处理器简称CPU，是计算机系统的核心。
主要功能：程序的执行，信息的处理，I/O设 备的控制。
组成：数据处理部件（主要为ALU），控制器， 寄存器，总线及其控制。
BH,BL——BX
CH,CL——CX
DH,DL——DX
2、地址指针寄存器
存放操作数的地址，编程通过修改寄存器的内 容达到修改地址的目的。
SP:堆栈指针，指示堆栈段中的栈顶位置， 专门用于数据进栈和出栈的位置指示；
BP:基址指针，指示堆栈段中一个数据区中 的基址位置；
BX,SI,DI也可以用做指示地址。
行，减少了取指等待时间，大大提高了CPU的利用率。同时降
低了对与之匹配的存储器的存取速度要求。
问题：可能出现数据相关现象；频繁执行条件转移指令
或中断指令会影响机器速度。
三、控制逻辑电路的实现
控制逻辑电路用来管理执行每条指令时所产生的一系 列基本动作。指挥各部件协同动作完成指令规定的功能。
控制器的两种实现方式：微程序控制和硬布线逻辑控制。 微程序控制——固化软件的微程序控制方法
特点：控制简单 ，速度低，机器各部件利用率低。
2、流水线思想的提出： 为提高机器速度，把程序中的多条指令在时
间上重叠起来执行。
3、指令的重叠执行——流水线工作原理
五条指令重叠执行情况：
1T 2T 3T 4T 取指1 译码1 取数1 运算1
取指2 译码2 取数2 取指3 译码3 取指4
5T 存数1 运算2 取数3 译码4 取指5
——机器执行时间
存数2 运算3 取数4 译码5
存数3 运算4 取数5
存数4 运算5
存数5
可见，若将一条指令的执行时间分为五段, 每段所用时 间为T，则一条指令执行时间为5T。系统工作正常后每隔T时 间就得到一条指令的处理结果。平均速度提高了4倍。这种工 作方式称为流水线处理。
优点：流水线把取指与执行分开，使取指与执行同时进
算术运算和逻辑运算的
数据处理部件。
外部总线
MBR
ACC
TMP
外部数据总线
GPR ALU SH Flag
5.4 中央处理器举例—— Intel 8086微处理器
一、 8086微处理器的内部结构及工作原理
Intel公司1978年研制成功 时钟频率：4.7MHz～10MHz 2.9万个晶体管、91种指令 由EU执行单元和BIU总线接口单元组成 20位地址总线,寻址能力220=1048576=1(MB) 16位数据总线 4个16位通用寄存器：AX,BX,CX,DX, 5个16位地址指针寄存器：IP,BP,SP,SI,DI 4个16位段基址寄存器：CS,DS,SS,ES 1个16位标志寄存器：Flag (FR)
总线：计算机各部件之间的公共数据通路。 1、CPU内部总线 （1）单总线结构 CPU内部所有各部件连接在同一总线上，各部件分
时使用总线，并行性差，速度较慢。 （2）双总线结构 两个操作数可以同时加到ALU的输入端，数据传送灵
活、速度加快。 （3）三总线结构
速度最快。
内部总线1 内部总线2
GPR 通用寄存器组
3、标志寄存器（Flag Register） ——用于存放ALU工作时产生的状态信息。
每一位单独使用，称为标志位。
状态标志：反映了ALU当前的工作状态，可 作为条件转移指令的转移条件；
控制标志：用于控制CPU的某种操作。
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF AF PF CF
溢 方中 单 结 零 辅
出 向断 步 果 标 助
标 标允 标 符 志 进
志 志许 志 号 位 位
ቤተ መጻሕፍቲ ባይዱ
位 位位 位 位
位
奇进 偶位 标标 志志 位位
CF:进位标志，若运算结果最高 位产生进位或借位，则CF置 “1”，否则置“0”。
AF:辅助进位标志，若低字节的 第4位上产生一个进位或借位，则 AF置“1”，否则置“0”。
由EU控制电路对指令进行译码分析，指出操作 性质及对象； 将操作数送ALU进行指定操作； 运算结果经内部总线传送到指定位置。
2、总线接口单元 （1）组成
4个16位段寄存器CS,DS,SS,ES; 16位指令偏移地址寄存器IP; 6个字节指令队列ISQ; 形成20位物理地址的加法器∑; 与EU通讯的内部寄存器； 总线控制逻辑。
OF:溢出标志位，有符号数算术 运算结果产生溢出OF置“1”， 否则清零。
处理器处于单步工作方式， 每执行完一条指令产生一 个软件中断；TF=0正常
PF:奇偶标志位，逻辑运算中低 8位所含1的个数为偶数则PF置 “1”，否则清零。
工作。
4、存储器的分段结构
8086/8088CPU对可寻址的1MB内存空间划分为 很多个逻辑段，每个逻辑段不大于64KB，段内地 址是连续的。
符号说明：
Acc ——Accumulator
ACT ——Accumulator Temporary Register
TMP ——Temporary Register IR ——Instruction Register PC ——Program Counter SP ——Stack Pointer
GPR ——General Purpose Register MAR——Memory Address Register MBR ——Memory Buffer Register
控制器是指挥和协调整机工作的核心。
控制过程是：不断地取指令、分析指令和执行 指令。
1、从存储器（主存或高速缓存）取出一条指令， 指出下一条指令在存储器的地址；
2、译码分析，产生相应的控制信号，送往各功 能部件；
3、控制CPU、主存和输入输出部件之间的数据 流向。
四、CPU的内部总线与外部总线
存放访问内存单元或外设端口的地址。
5.2 控制器
控制器是指挥与控制整台计算机各功能部件协同工
作、自动执行计算机程序的部件。
标志寄存器
微操作控制信号
Flag CPU外部状态
+1
微操作控制逻辑部件
程序计数器
脉冲源
时序脉冲 发生器
ID指令 译码器
地址形成部件
启停
操作码
控制器的基本结构图
地 址码 指令
一、控制器的基本结构
8086微处理器的内部结构
内部通信寄存器
指令队列
1 2 34 56
8086
外部总线
1、执行部件（EU） （1）组成
16位算术逻辑单元ALU；16位标志寄存器FLAG； 8个16位寄存器（AX，BX，CX，DX，SP，BP，SI， DI）；16位数据暂存器；EU控制电路。 （2）功能 从BIU指令队列中读取指令；
生相应的控制信号，进而与时序脉冲结合产生一系 列顺序微操作命令。
微操作：计算机中，一条指令的功能是通过按一 定次序执行一系列基本操作完成的，这些基本操 作称为微操作。
微操作通常只能直接控制一个数据通路门的开或关信 号，或者对触发器、寄存器进行同步写入、置位或复 位的脉冲信号。
微指令：把同时发出的控制信号所执行的一组微 操作称为微指令。一条指令可分成若干条微指令。
优：充分利用当前系统的硬件，指令修改调试方便。 缺：每条指令由多条微指令实现，多次访问控制存储
器，缓慢、费时。 复杂指令系统计算机（CISC）多用。
硬布线控制逻辑——硬件控制指令执行的方法
优：速度快 缺：不容易修改和扩展
精简指令系统计算机（RISC）采用。
5.3 运算器
一、运算器的基本结构
运算器是具体实现各种
CS指示当前的代码段； DS指示当前的数据段； ES指示当前的附加段； SS指示当前的堆栈段。
堆栈是一个特殊存储区域，数据按先进后出（FILO）或后 进先出原则存取，堆栈指针SP指示堆栈段中的栈顶位置， 专门用于数据进栈和出栈的位置指示。数据进栈时SP-2，出 栈时SP+2。堆栈主要用于保护现场，保护断点。
二、 算术逻辑单元（ALU）的基本功能
1、ALU是运算器的主要功能部件，完成二进制 补码的定点算术运算，逻辑运算，移位等操作。 有的具有浮点运算功能。
2、算术逻辑单元和通用寄存器的位数决定了 CPU的字长。
3、ALU内部没有存储功能，需设暂存器。 4、ALU的运算结果影响标志寄存器。
三、控制器的基本功能
（2）功能：实现CPU与存储器或I/O口之间的数据 传送。
预取指令存放到指令队列中；
由EU从指令队列中取走指令，根据EU请求， BIU将20位地址传送给存储器。
二、寄存器结构及操作
8086/8088CPU内有5种寄存器：数据寄存器、地址指 针寄存器、标志寄存器、指令指针寄存器和段基址寄存 器。
1、数据寄存器 用来存放操作数及中间结果的通用寄存器。 16位寄存器：AX,BX,CX,DX,SP,BP,SI,DI 8位寄存器：AH,AL——AX
中央处理器的基本结构
MBR
外部数据总线 内部总线
Acc ACT
TMP
IR PC 译码器
ALU Flag
内
内
部 控 制
...
时序 与
控制
...
部 控 制
线
线
外部控制总线
SP GPR … GPR
内部总线
MAR
外部地址总线
一、内部寄存器组
1、寄存器： 是CPU中的重要组成部分，是CPU内部的临时
存储单元。 寄存器增加可以提高CPU运行速度。 2、存放内容： 数据、地址、控制信息、CPU的工作状态信息。 3、分类： 可分为通用寄存器和专用寄存器两大类。
一般由程序计数器、地址形成部件、指令寄存器IR、 指令译码器ID、时序部件和控制逻辑电路等组成。
1、指令寄存器IR（Instruction Register） 用于存放当前正在执行的指令代码。
2、程序计数器PC和地址形成部件 用于产生和存放下条待取指令的地址。
3、指令译码器ID 用于对IR中的指令操作码进行分析解释，产
DF:方向标志位，DF=1 串操作指令以递减顺序处 理数据串；DF=0以递增 顺序处理数据串。
IF:中断允许位，若IF=1，
ZF:零标志位，若运算结果为零， CPU允许接受外部可屏
则ZF置“1”，否则清零。
蔽中断请求，即开中断；
SF:符号标志位，若算数运算的 IF=0关中断 结果为负SF置“1”，否则清零。 TF:跟踪标志位，TF=1
石英晶体振荡器产生一定频率的时钟脉 冲信号，作为整个机器的时间基准源。
主频称为主机振荡频率，它的高低取决 于这台计算机的CPU的适应能力。
（2）时序脉冲发生器 可以是一个循环移位寄存器，在主时钟的作用下产
生节拍序列脉冲信号，作为整机工作的时序信号。
时钟周期：CPU执行一个位操作的最小时间单位。 也是主频的倒数,表示相邻脉冲的时间间隔。
指令周期：计算机取出并执行一条指令所需要的 时间。
机器周期 ：将指令周期划分成几个时间段，每个 阶段称为一个机器周期。
时钟周期≤机器周期≤指令周期
二、指令的执行
过程：取指令、分析指令、执行指令。 1、冯·诺依曼型计算机工作原理
按顺序依序逐条、串行执行指令。 例如：加法指令执行过程：
取指1 译码1 取数1 运算1 存数1取指2 译码2 取数2 运算2 存数 2…....
物理地址的形成过程：
对存储器的任一位置的访问都是在该 位置所在的段基址下进行的。
逻辑地址形式：段基址：段内位移
（物理地址）20 =（段基址）*16+（段内偏移）
如逻辑地址C85F:109A对应的实际 地址（物理地址）为： C85F0H+109AH=C968AH
15
0逻
指针寄存器 辑
地
址
微命令：是组成微指令的微操作，微命令是构成 控制信号序列的最小单位。
微程序：计算机每条指令的功能都是由微指令序 列解释完成的，把这些微指令序列的有机集合称 作微程序。
4、时序部件
由时钟控制电路、时序脉冲发生器及CPU 周期标志器组成。 （1）时钟控制电路由时钟脉冲发生器(石英 晶体振荡器)和启停控制电路组成。为每条 指令按时间顺序执行提供基准信号。
ALU
SPR 专用寄存器组
总线旁路器
CPU内部三总线结构
内部总线3
2、CPU与外部总线的接口 CPU的外部总线是系统总线，是CPU与主存储器和
I/O系统间的数据通路。 三总线：数据总线、地址总线和控制总线。 MBR——数据总线的数据缓冲寄存器
存放数据总线与内存或外设交换的数据。 MAR——地址总线的缓冲寄存器
第五章中央处理器
5.1 CPU的基本结构与功能 5.2 控制器 5.3 运算器 5.4 中央处理器举例 5.5 其他Intel 80X86微处理器
5.1 CPU的基本结构与功能
中央处理器简称CPU，是计算机系统的核心。
主要功能：程序的执行，信息的处理，I/O设 备的控制。
组成：数据处理部件（主要为ALU），控制器， 寄存器，总线及其控制。
BH,BL——BX
CH,CL——CX
DH,DL——DX
2、地址指针寄存器
存放操作数的地址，编程通过修改寄存器的内 容达到修改地址的目的。
SP:堆栈指针，指示堆栈段中的栈顶位置， 专门用于数据进栈和出栈的位置指示；
BP:基址指针，指示堆栈段中一个数据区中 的基址位置；
BX,SI,DI也可以用做指示地址。
行，减少了取指等待时间，大大提高了CPU的利用率。同时降
低了对与之匹配的存储器的存取速度要求。
问题：可能出现数据相关现象；频繁执行条件转移指令
或中断指令会影响机器速度。
三、控制逻辑电路的实现
控制逻辑电路用来管理执行每条指令时所产生的一系 列基本动作。指挥各部件协同动作完成指令规定的功能。
控制器的两种实现方式：微程序控制和硬布线逻辑控制。 微程序控制——固化软件的微程序控制方法
特点：控制简单 ，速度低，机器各部件利用率低。
2、流水线思想的提出： 为提高机器速度，把程序中的多条指令在时
间上重叠起来执行。
3、指令的重叠执行——流水线工作原理
五条指令重叠执行情况：
1T 2T 3T 4T 取指1 译码1 取数1 运算1
取指2 译码2 取数2 取指3 译码3 取指4
5T 存数1 运算2 取数3 译码4 取指5
——机器执行时间
存数2 运算3 取数4 译码5
存数3 运算4 取数5
存数4 运算5
存数5
可见，若将一条指令的执行时间分为五段, 每段所用时 间为T，则一条指令执行时间为5T。系统工作正常后每隔T时 间就得到一条指令的处理结果。平均速度提高了4倍。这种工 作方式称为流水线处理。
优点：流水线把取指与执行分开，使取指与执行同时进
算术运算和逻辑运算的
数据处理部件。
外部总线
MBR
ACC
TMP
外部数据总线
GPR ALU SH Flag
5.4 中央处理器举例—— Intel 8086微处理器
一、 8086微处理器的内部结构及工作原理
Intel公司1978年研制成功 时钟频率：4.7MHz～10MHz 2.9万个晶体管、91种指令 由EU执行单元和BIU总线接口单元组成 20位地址总线,寻址能力220=1048576=1(MB) 16位数据总线 4个16位通用寄存器：AX,BX,CX,DX, 5个16位地址指针寄存器：IP,BP,SP,SI,DI 4个16位段基址寄存器：CS,DS,SS,ES 1个16位标志寄存器：Flag (FR)
总线：计算机各部件之间的公共数据通路。 1、CPU内部总线 （1）单总线结构 CPU内部所有各部件连接在同一总线上，各部件分
时使用总线，并行性差，速度较慢。 （2）双总线结构 两个操作数可以同时加到ALU的输入端，数据传送灵
活、速度加快。 （3）三总线结构
速度最快。
内部总线1 内部总线2
GPR 通用寄存器组
3、标志寄存器（Flag Register） ——用于存放ALU工作时产生的状态信息。
每一位单独使用，称为标志位。
状态标志：反映了ALU当前的工作状态，可 作为条件转移指令的转移条件；
控制标志：用于控制CPU的某种操作。
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF AF PF CF
溢 方中 单 结 零 辅
出 向断 步 果 标 助
标 标允 标 符 志 进
志 志许 志 号 位 位
ቤተ መጻሕፍቲ ባይዱ
位 位位 位 位
位
奇进 偶位 标标 志志 位位
CF:进位标志，若运算结果最高 位产生进位或借位，则CF置 “1”，否则置“0”。
AF:辅助进位标志，若低字节的 第4位上产生一个进位或借位，则 AF置“1”，否则置“0”。
由EU控制电路对指令进行译码分析，指出操作 性质及对象； 将操作数送ALU进行指定操作； 运算结果经内部总线传送到指定位置。
2、总线接口单元 （1）组成
4个16位段寄存器CS,DS,SS,ES; 16位指令偏移地址寄存器IP; 6个字节指令队列ISQ; 形成20位物理地址的加法器∑; 与EU通讯的内部寄存器； 总线控制逻辑。
OF:溢出标志位，有符号数算术 运算结果产生溢出OF置“1”， 否则清零。
处理器处于单步工作方式， 每执行完一条指令产生一 个软件中断；TF=0正常
PF:奇偶标志位，逻辑运算中低 8位所含1的个数为偶数则PF置 “1”，否则清零。
工作。
4、存储器的分段结构
8086/8088CPU对可寻址的1MB内存空间划分为 很多个逻辑段，每个逻辑段不大于64KB，段内地 址是连续的。
符号说明：
Acc ——Accumulator
ACT ——Accumulator Temporary Register
TMP ——Temporary Register IR ——Instruction Register PC ——Program Counter SP ——Stack Pointer
GPR ——General Purpose Register MAR——Memory Address Register MBR ——Memory Buffer Register
控制器是指挥和协调整机工作的核心。
控制过程是：不断地取指令、分析指令和执行 指令。
1、从存储器（主存或高速缓存）取出一条指令， 指出下一条指令在存储器的地址；
2、译码分析，产生相应的控制信号，送往各功 能部件；
3、控制CPU、主存和输入输出部件之间的数据 流向。
四、CPU的内部总线与外部总线
存放访问内存单元或外设端口的地址。
5.2 控制器
控制器是指挥与控制整台计算机各功能部件协同工
作、自动执行计算机程序的部件。
标志寄存器
微操作控制信号
Flag CPU外部状态
+1
微操作控制逻辑部件
程序计数器
脉冲源
时序脉冲 发生器
ID指令 译码器
地址形成部件
启停
操作码
控制器的基本结构图
地 址码 指令
一、控制器的基本结构
8086微处理器的内部结构
内部通信寄存器
指令队列
1 2 34 56
8086
外部总线
1、执行部件（EU） （1）组成
16位算术逻辑单元ALU；16位标志寄存器FLAG； 8个16位寄存器（AX，BX，CX，DX，SP，BP，SI， DI）；16位数据暂存器；EU控制电路。 （2）功能 从BIU指令队列中读取指令；
生相应的控制信号，进而与时序脉冲结合产生一系 列顺序微操作命令。
微操作：计算机中，一条指令的功能是通过按一 定次序执行一系列基本操作完成的，这些基本操 作称为微操作。
微操作通常只能直接控制一个数据通路门的开或关信 号，或者对触发器、寄存器进行同步写入、置位或复 位的脉冲信号。
微指令：把同时发出的控制信号所执行的一组微 操作称为微指令。一条指令可分成若干条微指令。
优：充分利用当前系统的硬件，指令修改调试方便。 缺：每条指令由多条微指令实现，多次访问控制存储
器，缓慢、费时。 复杂指令系统计算机（CISC）多用。
硬布线控制逻辑——硬件控制指令执行的方法
优：速度快 缺：不容易修改和扩展
精简指令系统计算机（RISC）采用。
5.3 运算器
一、运算器的基本结构
运算器是具体实现各种