第五章中央处理器
第五章 中央处理器

(4)把一个字写入内存
M[R[R2]] R[R1]
将寄存器R1的内容写入寄存器R2所指的主存单元 控制信号为: R1out,MDRin R2out,MARin, Write, WMFC
5. 三总线数据通路
°单总线中一个时钟内只允许传一个数据, 因而指令执行效率很低 °可采用多总线方式,同时在多个总线上传 送不同数据,提高效率 °例如:三总线数据通路
以上三步不能同时进行。
因为任何时刻只能有一个寄存器的输出送到总线,
因此,操作需要三个时钟周期(节拍)
(3)从内存中读取一个字(指令/数据/地址)
R[R2]M[R[R1]] 将寄存器R1所指的主存单元的内容装入寄存器R2 控制信号为: R1out,MARin Read, WMFC (等待MFC) MDRout,R2in
(2)主存单元存入寄存器(存结果) (3)寄存器/ALU 寄存器(取数,存结果) (4)算术/逻辑运算,结果存入寄存器(PC+1,计算地址,运算)
3.基本操作的形式化描述
描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章RTL规定如下: (1)R[r]:寄存器r的内容; (2)M[addr]:主存单元addr的内容; (3)传送方向用“←”表示,传送源在右,传送目的在左; (4)程序计数器PC直接用PC表示其内容。 例如:R[$8] ← M[R[$9]+4] 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 M[PC]:表示PC所指内存单元的内容。
图5.5 每个机器周期有4个节拍,每个节拍有4个脉冲。
多级时序系统
机器周期、节拍(状态)组成多级时序系统
一个指令周期包含若干个机器周期
计算机组成原理 第五章 中央处理器

主编 薛胜军教授
计算机组成原理
第五章 中央处理器
5)地址寄存器(AR,Address Register) 地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别, 所以必须使用地址寄存器来保持地址信息,直到内存的 读/写操作完成为止。当CPU和内存进行信息交换,即 CPU向主存储器存/取数据时,或者CPU从主存中读出 指令时,都要使用地址寄存器和缓冲寄存器。同样若将 外围设备的设备地址作为像内存的地址单元那样来看待, 则当CPU和外围设备交换信息时可同样使用地址寄存器 和缓冲寄存器。地址寄存器的结构和缓冲寄存器、指令 寄存器一样,通常使用单纯的寄存器结构。信息的存入 一般采用电位—脉冲式,电位输入端对应数据信息位, 脉冲输入端对应控制信号,在控制信号作用下,瞬时地 将信息打入寄存器。
1)程序计数器(PC,Program Counter) 程序计数器(PC)就是能够具体指出下一条指令的地址的部件,又称作 指令计数器。在程序开始执行前,必须将它的起始地址,即程序的第一条 指令所在的内存单元地址(程序入口)送入PC,此时PC的内容即是从内存 提取的第一条指令的地址。当执行指令时,CPU将自动修改PC的内容, 以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按 顺序来执行的,所以修改的过程通常只是简单地对PC加1。但是,当遇到 转移指令时,后继指令的地址(即PC的内容)必须从指令寄存器中的地址字 段取得。在这种情况下,下一条从内存取出的指令将由转移指令来规定。
9
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
4)状态标志寄存器 状态标志寄存器用来保存由算术指令和逻辑指令运行 或测试的结果而建立的各种条件码内容,如运算结果进位 标志(C),运算结果溢出标志(V),运算结果为零标志(Z), 运算结果为负标志(N),等等。这些标志位通常分别由1位 触发器保存。除此之外,状态标志寄存器还用来保存中断 和系统工作状态等信息,以便CPU和系统能及时了解机 器运行状态和程序运行状态。 运算器的主要作用是:
计算机组成与结构第5章_中央处理器

该过程为间址周期;
R2读 数据Cache写
R3读 AR锁存
R2DBUS数据Cache;
2016年11月18日星期五
28
5.2.6 JMP 101指令的指令周期
JMP指令是一条无条件转移指令,用来改变程序的 执行顺序;
JMP指令的执行需要两个CPU周期: ①取指周期(略) ②执行周期
使用JMP指令中的直接地址为PC赋值;
LAD R1 , 6
ADD R1 , R2
取数指令LAD从6号单元中取数100R1
加法指令ADD执行(R1)+(R2)R2,结果为(R2)=120
STO R2 , (R3) 存数指令STO用(R3)间接寻址,(R2)=120写入30号单元 JMP 101 AND R1 , R3
转移指令JMP改变程序执行顺序,转到101号单元 逻辑与指令AND执行(R1) ·(R3) R3
5.2.3 LAD R1 , 6指令的指令周期
LAD指令是RS型指令, 需要访存获取操作数,共 包含三个CPU周期: ①取值周期
②间址周期
从IR的地址码字段获
取操作数地址;(或 者通数送入
通用寄存器R1;
2016年11月18日星期五 20
LAD R1 , 6指令的执行过程演示
2016年11月18日星期五 5
5.1.2 CPU的基本组成
现代的CPU的组成 控制器的主要功能
PC、IR 从内存中取出一条指令,并指出下条指令的存放位置;
操作控制器
冯· 诺依曼机的定义
运算器、控制器 、片内Cache;
对指令进行译码,产生相应的操作控制信号; CU、时序电路、 控制CPU、内存和输入/输出设备之间数据流动;
第5章 中央处理器PPT课件

01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期(掌握) 时序产生器和控制方式(理解) 微程序控制器(掌握) 微程序设计技术(掌握) 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能:
1.执行所有的算术运算。
2.执行所有的逻辑运算,并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令,并形成下条待执行指令 的地址。 3. 自动地连续执行指令,直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存,读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字;反之,当向内存存入一条指令或一个数据 字时,也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
(1)指令控制 :程序是指令的有序集合,保证机器 按规定的顺序执行程序。 (2)操作控制:CPU管理并产生由内存取出的每条指 令的操作信号,并把各种操作信号送往相应的部件, 从而控制这些部件按指令的要求进行动作。
第5章 中央处理器

6.地址总线宽度 地址总线宽度决定了CPU可以访问的最大 的物理地址空间,简单地说就是CPU到底能 够使用多大容量的主存。 7.数据总线宽度 数据总线宽度则决定了CPU与外部Cache 、主存以及输入输出设备之间进行一次数据传 输的信息量。 数据总线和地址总线互相独立,数据总 线宽度指明了芯片的信息传递能力,而地址总 线宽度说明了芯片可以处理多少主存单元。 19
17
4.片内Cache的容量和速率 片内Cache的容量和工作速率对提高计算 机的速度起着关键的作用。过去的CPU一般没有 片 内 Cache, 而 近 年 的 CPU 普 遍 均 设 有 片 内 Cache。片内Cache的运行速度与内频相同或接 近,容量可达几十KB~几百KB。 5.工作电压 工作电压指的是CPU正常工作所需的电压。 早期CPU的工作电压一般为5V,以致于CPU的 发热量太大,使得寿命缩短。随着CPU的制造工 艺与内频的提高,近年来各种CPU的工作电压逐 步下降。 18
第5章 中央处理器
1
第一节中央处理器的功能和组成
CPU对计算机系统的运行是极其 重要的,是整个计算机的核心。它包 括运算器和控制器。
2
一、 CPU的功能
若用计算机来解决某个问题,首先 要为这个问题编制解题程序,而程序又 是指令的有序集合。按“存储程序”的 概念,只要把程序装入主存储器后,即 可由计算机自动地完成取指令和执行指 令的任务。在程序运行过程中,在计算 机的各部件之间流动的指令和数据形成 了指令流和数据流。
3
需要注意的是,这里的指令流和数据流 都是程序运行的动态概念,它不同于程序中 静态的指令序列,也不同于存储器中数据的 静态分配序列。 指令流指的是CPU执行的指令序列,数 据流指的是根据指令操作要求依次存取数据 的序列。从程序运行的角度来看,CPU的基 本功能就是对指令流和数据流在时间与空间 上实施正确的控制。 对于冯· 诺依曼结构的计算机而言,数据 流是根据指令流的操作而形成的,也就是说 数据流是由指令流来驱动的。
计算机组成原理第5章 中央处理器

19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为:1)取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时,计算 机操作由一系列指令周期组成,每个周期执行一条 机器指令,而每个指令周期又由若干个机器周期组 成,一种通常的办法是分解成取指、取操作数、执 行和中断,只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的,每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同,因而每条指令和每个微操作所需的执行时 间也不相同,这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式,就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系,可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令,其功能不同,其指令周 期长短也就可以不同。在系统中,通常不为指令周 期设置时间标志信号,因而也不将其作为时序的一 级。时序信号通常划分为三级,即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号,各部件 按自身固有的速度工作,通过应答方式进行联络, 常见的应答信号有准备好(READY)或等待( WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中,控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此, 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量,经组合逻 辑电路产生微命令序列;或形成相应的微程序地址, 通过执行微指令直接产生微命令序列。按照微命令 的产生方式,可将控制器分为组合逻辑控制器和微
计算机组成原理 第五章中央处理器53PPT课件

❖ 状态寄存器PSW由九个标志位组成,以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器,用来存放主存段地址 (代码段CS,数据段DS,堆栈段SS,附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址,从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的,又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件(复杂的树形网络) ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下:
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器,采用单一的5V电
源。时钟脉冲采用两相(φ1,φ2),主频为1MHz,由 外面加入CPU。 ❖ M6800的CPU主要包括:
(1)定点运算,包括整数计算和有效 地址的计算;
(2)浮点运算; (3)可变长运算,包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
第5章 5.1--5.3中央处理器(白中英)

控制器主要功能有: 控制器主要功能有: 主要功能有 (1)从内存中取出一条指令,并指出下一条指令 从内存中取出一条指令, 从内存中取出一条指令 在内存中的位置; 在内存中的位置; (2)对指令进行译码或测试,并产生相应的操作 对指令进行译码或测试, 对指令进行译码或测试 控制信号,以便启动规定的动作; 控制信号,以便启动规定的动作; (3)指挥并控制 指挥并控制CPU、内存和输入 输出设备之间 指挥并控制 、内存和输入/输出设备之间 数据流动的方向。 数据流动的方向。
第5章 中央处理器 章
内容提要: 内容提要: CPU是计算机硬件 是计算机硬件 组成的核心部分。 组成的核心部分。本章 将详细介绍CPU的功能 将详细介绍 的功能 及基本组成,指令周期, 及基本组成,指令周期, 时序信号发生器, 时序信号发生器,组合 逻辑控制器, 逻辑控制器,微程序控 制器及其设计技术, 制器及其设计技术,并 行处理技术和典型CPU 行处理技术和典型 的结构等。 的结构等。 CPU的基本功能和组成 5.1 CPU的基本功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 传统CPU 传统CPU 5.7 流水CPU 流水
5.1.2 CPU的组成 的组成
CPU的基本部分由运算器、cache和控制器三大部分组成。 的基本部分由运算器、 和控制器三大部分组成 的基本部分由运算器 和控制器三大部分组成。 运算器的组成 由算术逻辑单元(ALU)、累加寄存器、数据缓冲寄存器和状 由算术逻辑单元 、累加寄存器、 态条件寄存器组成,是数据加工处理部件。 态条件寄存器组成,是数据加工处理部件。 相对控制器而言, 相对控制器而言,运算器接受控制器的命令而进行动作 , 即运算器所进行的全部操作都是由控制器发出的控制信号来指 挥的,所以它是执行部件。 挥的,所以它是执行部件。 运算器主要功能: 运算器主要功能: 主要功能 (1)执行所有的算术运算; 执行所有的算术运算; 执行所有的算术运算 (2)执行所有的逻辑运算,并进行逻辑测试,如两个数值比较。 执行所有的逻辑运算,并进行逻辑测试,如两个数值比较。 执行所有的逻辑运算
第5章中央处理器(白中英)

CPU的基本模型
CPU 状态条件寄存器 累加器AC 程序计数器PC c 算术逻辑单元 ALU
取指 控制
执行 控制 时钟
操作控制器 时序产生器 c 指令译码器 c
状态 反馈
c 地址寄存器AR 缓冲寄存器 DR 存储器
指令寄存器IR c
地址总线ABUS
I/O
数据总线DBUS
5.1.3 CPU中的主要寄存器
指令周期 ·CPU周期 ·时钟周期
5条典型指令构成的简单程序
020 02பைடு நூலகம் 022 023 024 CLA ADD 30 STA 40 NOP JMP 21 … 000 006 … 存和数 ;累加器清0 ;(AC)+(30)→AC ;(AC)→(40) ; 空操作 ; 21 → PC
030
040
c
指令译码器
000 021 022
+1 c
20 21 22 23 24 30 31 40 CLA ADD 30 STA 40 NOP JMP 21 000 006
ADD 000 006 ADD
30
c
指令寄存器 IR
000 021 000 030 地址寄存器AR
c
缓冲寄存器DR 数据总线DBUS
地址总线ABUS
指令周期 : CPU从内存取出一条指令并执行完这 条指令的时间总和 取指时间+执行指令时间 CPU周期 : 又称机器周期(总线周期),CPU访问 内存所花的时间较长,因此用CPU从内存读取一条指令 字的所需的最短时间来定义 时钟周期 : 通常称为节拍脉冲或T周期。一个CPU 周期包含若干个时钟周期T 相互关系: 1个指令周期 = 若干个CPU周期 1个CPU周期 = 若干T周期
第五章 中央处理器

单选题1、一般机器周期的时间是根据()来规定的。
∙主存中读取一个指令字的时间∙主存中读取一个数据字的时间∙主存中写入一个数据字的时间∙主存中读取一个数据字的时间正确答案:A2、存放微程序的控制存储器称为:∙高速缓冲存储器∙控制存储器∙虚拟存储器∙主存储器正确答案:B3、计算机操作的最小时间单位是:∙时钟周期∙指令周期∙CPU周期∙微指令周期正确答案:A4、以下叙述中正确描述的句子是:∙同一个CPU周期中,可以并行执行的微操作叫相容性微操作∙同一个CPU周期中,可以并行执行的微操作叫相交性微操作∙同一个CPU周期中,可以并行执行的微操作叫相斥性微操作∙同一个CPU周期中,可以并行执行的微操作叫排他性微操作正确答案:A5、在CPU中跟踪指令后继地址的寄存器是:∙MAR∙PC∙IR∙PSW正确答案:B6、同步控制是:∙只适用于CPU控制的方式∙只适用于外围设备控制的方式∙由统一时序信号控制的方式∙所有指令执行时间都相同的方式正确答案:C7、下列部件中不属于控制器的是:∙IR∙操作控制器∙PC∙PSW正确答案:D判断题8、指令流水线中主要存在三种相关冲突:资源相关、数据相关及控制相关。
∙对∙错正确答案:对9、微程序控制器属于存储逻辑型,以微程序解释执行机器指令,采用存储逻辑技术实现。
∙对∙错正确答案:对10、指令寄存器用于保存当前CPU所要访问的内存单元的地址。
∙对∙错√恭喜!答对啦11、程序计数器用于存放CPU正在执行的指令的地址。
∙对∙错正确答案:错12、地址寄存器用于存放当前执行的指令码,供进行指令译码。
∙对正确答案:错13、时钟周期是CPU处理操作的最大时间单位。
∙对∙错正确答案:错14、并发性指两个或两个以上事件在同一时间间隔内发生。
∙对∙错正确答案:对15、微程序控制器的优点:规整性、灵活性、可维护性强。
∙对∙错正确答案:对16、微操作是执行部件接受微命令后所进行的操作,是计算机硬件结构中最基本的操作。
第5章 中央处理器

硬布线控制器:主状态周期—节拍 电位—节拍脉冲三级体制 微程序控制器:节拍电位—节拍脉冲二级体制
5.3.2、时序信号产生器
33
1.
功能:产生时序信号
各型计算机产生时序电路不相同 大、中型计算机的时序电路复杂,微型计算机的时序 电路简单
2.
构成:
时钟源
环形脉冲发生器 节拍脉冲和读写时序译码逻辑 启停控制逻辑
CAI
23
5.2.5STO指令的指令周期
5.2.6JMP指令的指令周期
24
CAI
25
5.2.6JMP指令的指令周期
5.2.7用方框图语言表示的指令周期
26
引入目的主要是为了教学目的(控制器设计) 方法:
指令系统设计(模型机的五指令系统) 方框——按CPU周期 方框内内容——数据通路操作或控制操作 菱形符号——判别或测试
5.1.2 CPU的基本组成
7
(3)控制器 控制器组成:程序计数器、指令寄存器、数
据缓冲器、地址寄存器、通用寄存器、状态寄 存器、时序发生器、指令译码器、总线(数据 通路)
程序计数器PC(Programming
Counter) 指令寄存器IR(Instruction Register)
5.1.3 CPU中的主要寄存器
CAI
34
CAI
图5.18 节拍电位与 节拍脉冲时序关系
5.3.2 时序信号产生器启停 控制逻辑
35
启停控制逻辑: 启动、停机是随机的,对读/写时 序信号也需要由启停逻辑加以控 制。 当运行触发器为“1”时,打开时 序电路。 当计算机启动时,一定要从第1 个节拍脉冲前沿开始工作。 当运行触发器“0”时,关闭时序 产生器。停机时一定要在第4个 节拍脉冲结束后关闭时序产生器。
计算机组成原理课件—中央处理器

(3)CPU中的寄存器
a)用户可见寄存器 ①通用寄存器:可用来存放地址或数据 ②数据寄存器:用于保存数据,一般为通用寄存器,需在指令中明显地给出。 ③地址寄存器:用于保存地址。可以是通用寄存器,此时,需在指令中明显地给
出。也可以是专用寄存器,不需明显给出编号。如:段指针、变址器、基址 器、堆栈指针等。 ④标志(条件码)寄存器:部分可见。值由CPU硬件根据指令执行的结果设定,只 能以隐含方式读出其中的若干位,而不能被程序员(非管理程序)改变。 b)控制和状态寄存器(用户不可使用) ①程序计数器PC ②指令寄存器IR ③存储器地址寄存器MAR ④存储器缓冲(数据)寄存器MBR/MDR ⑤程序状态字寄存器PSWR ⑥其他寄存器:如,进程控制块指针、系统堆栈指针、页表指针等。
(8)微程序定序器的实现
• 有计数器法和下址字段法两种。
(9)中断源的种类:
A. 内中断:CPU内部在执行某条指令时发生 的异常
– 故障:指令执行时异常 – 陷阱:自愿访问管理程序 – 终止:硬件故障
B. 外中断:外设或它机通过中断请求线申请, 与执行指令无关
– 非屏蔽中断 – 可屏蔽中断
流水CPU
(4)指令执行过程
取指、译码、取数、运算、存结果、查中断
– 指令周期:取出并执行一条指令的时间,由若 干个机器周期组成
– 机器周期:完成一次总线操作访问一次主存或 I/O的时间,一个机器周期由多个时钟组成(现 代计算机大多数已经没有机器周期的概念,每 个指令周期直接由若干个时钟周期组成。)
– 时钟周期:CPU中用于操作控制信号同步的信 号。是CPU中最小的时间单位。
(1)CPU的主要功能
• 指令控制(程序的顺序控制) • 操作控制(一条指令有若干操作信号实现) • 时间控制(指令各个操作实施时间的定时) • 数据加工(算术运算和逻辑运Байду номын сангаас)
第五章 中央处理器(1)精品PPT课件

–访存操作的时间最长。 –CPU周期:通常规定为从主存读取
一个(指令)字的最短时间。
2 指令周期
• 时钟周期(即节拍脉冲或T周期)
三级
–用若干T周期表示一个持续时间较长
时序 信号
的控制信号。
–用一个T周期表示寄存器打入信号的
一段典型指令
地址(8进制) 020 021 022 023 02... 4 030 031 ...
第五章 中央处理器(1)
CPU的功能和组成 指令周期 时序产生器和控制方式 微程序控制器 微程序设计技术 硬布线控制器
5.1 CPU的功能和组成
• CPU(中央处理器)的功能 – 问题 → 程序(指令序列) → 装入内存 – CPU自动取指令、分析指令、执行指令,再取
下一条指令。
– 基本功能 控制器 • 指令控制
节拍脉冲数,
• 所有指令的执行周期,包含等个数的节拍电位。 • 会怎么样?
–简单操作只用了节拍电位中前面几个节
拍脉冲,后面的浪费了。
同步控制的另一种方案
• 大多数操作使用固定的节拍电位(即包含固定个
数的节拍脉冲,如4个) 。
• 如某些操作需要较长的节拍电位,则使节拍电
位包含更多的节拍脉冲,如5个、6个或更多。
WE’ RD’
18-20
产生的节拍电位和节拍脉冲信号
C4 C1 C2 C3
RD
WR T1 T2 T3 T4
怎样设计时序信号?
• 每个指令需要多少个CPU周期(机器周期)?
每个CPU周期需要多少个T周期(时钟周期)?
• 指令周期中的CPU周期个数是否不变? • 每个CPU周期中的T周期个数是否不变? • 是否所有指令的指令周期都包含等个数的
第5章 中央处理器

5.2 指令周期
程序的执行过程:
冯.诺依曼结构的计算机执行程序的顺序:
1. 从程序首地址开始。 2. 分步执行每一条指令,并形成下条待执行指令 的地址。 3. 自动地连续执行指令,直到程序的最后一条指 令。
2012年12月30日3时12分
11
•指令的执行过程
取指令
在第一个CPU周期,即取指令 阶段,CPU完成三件事:(1)从 内存取出指令;(2)对程序计数 器PC加1,以便为取下一条指令做 好准备;(3)对指令操作码进行 译码或测试,以便确定进行什么 操作。 在第二个CPU周期,即执行指 令阶段,将累加器Ac的内容清零。
2012年12月30日3时12分
1.累加寄存器AC
累加寄存器AC通常简称为累加器,它的功能是:当运 算器的算术逻辑单元(ALU)执行全部算术和逻辑运算时, 为ALU提供一个工作区。累加寄存器是暂时存放ALU运算的 结果信息。显然,运算器中至少要有一个累加寄存器。
2.指令寄存器IR
指令寄存器用来保存当前正在执行的一条指令。存放 从内存中取出的指令;其中指令的操作码送到指令译码器, 译码后输出控制信号。
指令译码器
CLA CLA
c
指令寄存器IR
000 020
地址寄存器AR
c
缓冲寄存器DR
地址总线ABUS
数据总线DBUS
17
30 2012年12月30日3时12分 31 40
指令周期
CPU
状态条件寄存器 算术逻辑单元
ALU
c
取指 控制
执行 控制
操作控制器 时序产生器
时钟
状态 反馈
累加器AC
程序计数器PC
第5章中央处理器

R1→X
Y-X→R3
-,G,R3i
三 时序产生器和控制电路
指令的执行过程就是依次产生一个确定的控制 信号序列的过程。
指令的执行是分阶段分步骤进行的。 每一步的操作是由控制器产生一些相应的控制信号实现。 各步骤的操作是有先后秩序的,控制信号的长短必须有 严格的时间控制。
常用控制器时序方式:
地址助记符 20H CLA 21H ADD 30H 22H STA 40H 23H NOP 24H JMP 21 ………… 30H 00 06 31H …… ….. …… 40H 00 06
小结:用方框图语言表示机器指令周期,一个方框代 表一个CPU周期。
例1
(1) ADD R2,R0 (2)SUB R1,R3
解 指令执行流程;(取指部 分忽略) (1)ADD R0,R1 取指 R0→SA R1→SB SA+SB→R1 (2)SUB R2,R3 R3→SA R2→SB SA-SB→R3 (3)MOV R2,R3 R2→SA,0→SB RA0 RA1 WA0 WA1 SA+SB→R3
微地址的形成方法 计数器方式(增量方式):顺序执行时,后继地址在 现行微地址上加上一增量;非顺序执行时,需执行一 条转移微指令。 优点:设计简单,易编程. 缺点:多路转移时,速度较慢. 多路转移方式:将顺序控制字段分成测试字段(P)和 下地址字段二段。未出现多路分支时, 后继由下地址 字段直接给出,出现多路分支时计灵活; 缺点:转移地址硬件设计复杂。
例程序的执行过程 典型指令功能: 指令助记符:CLA 功能:清零 操作:0→AC 指令助记符:ADD D 功能:加法 操作:AC+(D) →AC 指令助记符:STA D 功能:数据传送 操作: AC→ (D) 指令助记符:NOP 功能:空操作 指令助记符:JMP D 功能:无条件转移 操作: D→PC
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
中央处理器的基本结构
MBR
外部数据总线 内部总线
Acc ACT
TMP
IR PC 译码器
ALU Flag
内
内
部 控 制
...
时序 与
控制
...
部 控 制
线
线
外部控制总线
SP GPR … GPR
内部总线
MAR
外部地址总线
一、内部寄存器组
1、寄存器: 是CPU中的重要组成部分,是CPU内部的临时
存储单元。 寄存器增加可以提高CPU运行速度。 2、存放内容: 数据、地址、控制信息、CPU的工作状态信息。 3、分类: 可分为通用寄存器和专用寄存器两大类。
符号说明:
Acc ——Accumulator
ACT ——Accumulator Temporary Register
TMP ——Temporary Register IR ——Instruction Register PC ——Program Counter SP ——Stack Pointer
GPR ——General Purpose Register MAR——Memory Address Register MBR ——Memory Buffer Register
OF:溢出标志位,有符号数算术 运算结果产生溢出OF置“1”, 否则清零。
处理器处于单步工作方式, 每执行完一条指令产生一 个软件中断;TF=0正常
PF:奇偶标志位,逻辑运算中低 8位所含1的个数为偶数则PF置 “1”,否则清零。
工作。
4、存储器的分段结构
8086/8088CPU对可寻址的1MB内存空间划分为 很多个逻辑段,每个逻辑段不大于64KB,段内地 址是连续的。
第五章中央处理器
5.1 CPU的基本结构与功能 5.2 控制器 5.3 运算器 5.4 中央处理器举例 5.5 其他Intel 80X86微处理器
5.1 CPU的基本结构与功能
中央处理器简称CPU,是计算机系统的核心。
主要功能:程序的执行,信息的处理,I/O设 备的控制。
组成:数据处理部件(主要为ALU),控制器, 寄存器,总线及其控制。
由EU控制电路对指令进行译码分析,指出操作 性质及对象; 将操作数送ALU进行指定操作; 运算结果经内部总线传送到指定位置。
2、总线接口单元 (1)组成
4个16位段寄存器CS,DS,SS,ES; 16位指令偏移地址寄存器IP; 6个字节指令队列ISQ; 形成20位物理地址的加法器∑; 与EU通讯的内部寄存器; 总线控制逻辑。
CPU规定4个段寄存器存放当前可寻址的段基址。
CS指示当前的代码段; DS指示当前的数据段; ES指示当前的附加段; SS指示当前的堆栈段。
堆栈是一个特殊存储区域,数据按先进后出(FILO)或后 进先出原则存取,堆栈指针SP指示堆栈段中的栈顶位置, 专门用于数据进栈和出栈的位置指示。数据进栈时SP-2,出 栈时SP+2。堆栈主要用于保护现场,保护断点。
DF:方向标志位,DF=1 串操作指令以递减顺序处 理数据串;DF=0以递增 顺序处理数据串。
IF:中断允许位,若IF=1,
ZF:零标志位,若运算结果为零, CPU允许接受外部可屏
则ZF置“1”,否则清零。
蔽中断请求,即开中断;
SF:符号标志位,若算数运算的 IF=0关中断 结果为负SF置“1”,否则清零。 TF:跟踪标志位,TF=1
指令周Байду номын сангаас:计算机取出并执行一条指令所需要的 时间。
机器周期 :将指令周期划分成几个时间段,每个 阶段称为一个机器周期。
时钟周期≤机器周期≤指令周期
二、指令的执行
过程:取指令、分析指令、执行指令。 1、冯·诺依曼型计算机工作原理
按顺序依序逐条、串行执行指令。 例如:加法指令执行过程:
取指1 译码1 取数1 运算1 存数1取指2 译码2 取数2 运算2 存数 2…....
BH,BL——BX
CH,CL——CX
DH,DL——DX
2、地址指针寄存器
存放操作数的地址,编程通过修改寄存器的内 容达到修改地址的目的。
SP:堆栈指针,指示堆栈段中的栈顶位置, 专门用于数据进栈和出栈的位置指示;
BP:基址指针,指示堆栈段中一个数据区中 的基址位置;
BX,SI,DI也可以用做指示地址。
——机器执行时间
存数2 运算3 取数4 译码5
存数3 运算4 取数5
存数4 运算5
存数5
可见,若将一条指令的执行时间分为五段, 每段所用时 间为T,则一条指令执行时间为5T。系统工作正常后每隔T时 间就得到一条指令的处理结果。平均速度提高了4倍。这种工 作方式称为流水线处理。
优点:流水线把取指与执行分开,使取指与执行同时进
二、 算术逻辑单元(ALU)的基本功能
1、ALU是运算器的主要功能部件,完成二进制 补码的定点算术运算,逻辑运算,移位等操作。 有的具有浮点运算功能。
2、算术逻辑单元和通用寄存器的位数决定了 CPU的字长。
3、ALU内部没有存储功能,需设暂存器。 4、ALU的运算结果影响标志寄存器。
三、控制器的基本功能
石英晶体振荡器产生一定频率的时钟脉 冲信号,作为整个机器的时间基准源。
主频称为主机振荡频率,它的高低取决 于这台计算机的CPU的适应能力。
(2)时序脉冲发生器 可以是一个循环移位寄存器,在主时钟的作用下产
生节拍序列脉冲信号,作为整机工作的时序信号。
时钟周期:CPU执行一个位操作的最小时间单位。 也是主频的倒数,表示相邻脉冲的时间间隔。
存放访问内存单元或外设端口的地址。
5.2 控制器
控制器是指挥与控制整台计算机各功能部件协同工
作、自动执行计算机程序的部件。
标志寄存器
微操作控制信号
Flag CPU外部状态
+1
微操作控制逻辑部件
程序计数器
脉冲源
时序脉冲 发生器
ID指令 译码器
地址形成部件
启停
操作码
控制器的基本结构图
地 址码 指令
一、控制器的基本结构
8086微处理器的内部结构
内部通信寄存器
指令队列
1 2 34 56
8086
外部总线
1、执行部件(EU) (1)组成
16位算术逻辑单元ALU;16位标志寄存器FLAG; 8个16位寄存器(AX,BX,CX,DX,SP,BP,SI, DI);16位数据暂存器;EU控制电路。 (2)功能 从BIU指令队列中读取指令;
ALU
SPR 专用寄存器组
总线旁路器
CPU内部三总线结构
内部总线3
2、CPU与外部总线的接口 CPU的外部总线是系统总线,是CPU与主存储器和
I/O系统间的数据通路。 三总线:数据总线、地址总线和控制总线。 MBR——数据总线的数据缓冲寄存器
存放数据总线与内存或外设交换的数据。 MAR——地址总线的缓冲寄存器
生相应的控制信号,进而与时序脉冲结合产生一系 列顺序微操作命令。
微操作:计算机中,一条指令的功能是通过按一 定次序执行一系列基本操作完成的,这些基本操 作称为微操作。
微操作通常只能直接控制一个数据通路门的开或关信 号,或者对触发器、寄存器进行同步写入、置位或复 位的脉冲信号。
微指令:把同时发出的控制信号所执行的一组微 操作称为微指令。一条指令可分成若干条微指令。
微命令:是组成微指令的微操作,微命令是构成 控制信号序列的最小单位。
微程序:计算机每条指令的功能都是由微指令序 列解释完成的,把这些微指令序列的有机集合称 作微程序。
4、时序部件
由时钟控制电路、时序脉冲发生器及CPU 周期标志器组成。 (1)时钟控制电路由时钟脉冲发生器(石英 晶体振荡器)和启停控制电路组成。为每条 指令按时间顺序执行提供基准信号。
3、标志寄存器(Flag Register) ——用于存放ALU工作时产生的状态信息。
每一位单独使用,称为标志位。
状态标志:反映了ALU当前的工作状态,可 作为条件转移指令的转移条件;
控制标志:用于控制CPU的某种操作。
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
OF DF IF TF SF ZF AF PF CF
控制器是指挥和协调整机工作的核心。
控制过程是:不断地取指令、分析指令和执行 指令。
1、从存储器(主存或高速缓存)取出一条指令, 指出下一条指令在存储器的地址;
2、译码分析,产生相应的控制信号,送往各功 能部件;
3、控制CPU、主存和输入输出部件之间的数据 流向。
四、CPU的内部总线与外部总线
物理地址的形成过程:
对存储器的任一位置的访问都是在该 位置所在的段基址下进行的。
逻辑地址形式:段基址:段内位移
(物理地址)20 =(段基址)*16+(段内偏移)
如逻辑地址C85F:109A对应的实际 地址(物理地址)为: C85F0H+109AH=C968AH
15
0逻
指针寄存器 辑
地
址
总线:计算机各部件之间的公共数据通路。 1、CPU内部总线 (1)单总线结构 CPU内部所有各部件连接在同一总线上,各部件分
时使用总线,并行性差,速度较慢。 (2)双总线结构 两个操作数可以同时加到ALU的输入端,数据传送灵
活、速度加快。 (3)三总线结构
速度最快。
内部总线1 内部总线2
GPR 通用寄存器组
(2)功能:实现CPU与存储器或I/O口之间的数据 传送。
预取指令存放到指令队列中;
由EU从指令队列中取走指令,根据EU请求, BIU将20位地址传送给存储器。
二、寄存器结构及操作
8086/8088CPU内有5种寄存器:数据寄存器、地址指 针寄存器、标志寄存器、指令指针寄存器和段基址寄存 器。