任意分频Verilog实现

1. 偶数倍（2N）分频

使用一模N计数器模块即可实现，即每当模N计数器上升沿从0开始计数至N-1时，输出时钟进行翻转，

同时给计数器一复位信号使之从0开始重新计数，以此循环即可。偶数倍分频原理示意图见图1。

2. 奇数倍（2N+1）分频

（1）占空比为X/(2N+1)或（2N＋1-X）/（2N+1）分频，用模（2N＋1）计数器模块可以实现。取0至2N-1之间一数值X(0，当计数器时钟上升沿从0开始计数到X值时输出时钟翻转一次，在计数器继续计数达到2N 时，输出时钟再次翻转并对计数器置一复位信号，使之从0开始重新计数，即可实现。

（2）占空比为50％的分频，设计思想如下：基于（1）中占空比为非50％的输出时钟在输入时钟的上升沿

触发翻转；若在同一个输入时钟周期内，此计数器的两次输出时钟翻转分别在与（1）中对应的下降沿触发翻转，输出的时钟与（1）中输出的时钟进行逻辑或，即可得到占空比为50％的奇数倍分频时钟。当然其

输出端再与偶数倍分频器串接则可以实现偶数倍分频。奇数倍分频原理示意图见图2。（这也是许多公司常出的面试题，^_^，是不是很简单？）

3. N-0.5倍分频

采用模N计数器可以实现。具体如下：计数器从0开始上升沿计数，计数达到N-1上升沿时，输出时钟需翻转，由于分频值为N-0.5，所以在时钟翻转后经历0.5个周期时，计数器输出时钟必须进行再次翻转，即当

CLK为下降沿时计数器的输入端应为上升沿脉冲，使计数器计数达到N而复位为0重新开始计数同时输出时钟翻转。这个过程所要做的就是对CLK进行适当的变换，使之送给计数器的触发时钟每经历N-0.5个周期就翻转一次。N-0.5倍：取N=3，分频原理示意图见图3。

对于任意的N＋A/B倍分频（N、A、B∈Z，A≦B）

分别设计一个分频值为N和分频值N＋1的整数分频器，采用脉冲计数来控制单位时间内两个分频器出现

的次数，从而获得所需要的小数分频值。可以采取如下方法来计算个子出现的频率：

设N出现的频率为a，则N×a＋（N+1）×（B-a）＝N×B＋A 求解a＝B-A; 所以N＋1出现的频率为 A.例如实现7＋2/5分频，取a为3，即7×3＋8×2就可以实现。但是由于这种小数分频输出的时钟脉冲抖动很大，

现实中很少使用。

通常实现偶数的分频比较容易，以十分频为例:

always @( posedge clk or posedge reset)

if(reset)

begin

k<=0;

clk_10<=0;

end

else

if(k==4)

begin

k<=0;

clk_10<=~clk_10;

end

else

k<=k+1;

二分频最简单了，一句话就可以了：always @ (negedge clk) clk_2<=~clk_2; 若进行奇数分频，则稍微麻烦点，以11分频为例：

always @( posedge clk)

if(!reset)

begin

i<=0;

clk11<=0;

end

else

if(i==5)

begin

clk11<=~clk11;

i<=i+1;

end

else

if(i==10)

begin

i<=0;

clk11<=~clk11;

end

else

i<=i+1;

以上语句虽然可以实现，但是逻辑有点繁，弄不好就出错了，建议使用两个always语句来实现：always @( posedge clk)

if(!reset)

i<=0;

else

begin

if(i==10)

i<=0;

else

i<=i+1;

end

always @( posedge clk)

if(!reset)

clk11<=0;

else

if((i==5)|(i==10))

clk11<=~clk11;

两个always，一个用来计数，一个用来置数。另外，这个样子好像也可以，在时钟的上升沿和下降沿

都计数，但是不被综合器综合，会提示敏感信号太复杂：

always @( posedge clk or negedge clk)

if(reset)

begin

k<=0;

clk_11<=0;

end

else

if(k==10)

begin

k<=0;

clk_11<=~clk_11;

end

else

k<=k+1;

1.2 奇数倍分频

奇数倍分频有两种实现方法，其中之一完全可以通过计数器来实现，如进行三分频，就可通过待分频时钟

上升沿触发计数器来进行模三计数，当计数器计数到邻近值时进行两次翻转。比如可以在计数器计数到1时，输出时钟进行翻转，计数到2时再次进行翻转。这样，就在计数值邻近的1和2进行了两次翻转。如此便实现了三分频，其占空比为1／3或2／3。

占空比1／15的15分频设计的主要代码如下：

如果要实现占空比为50％的三分频时钟，则可通过待分频时钟下降沿触发计数，并以和上升沿同样的方法

计数进行三分频，然后对下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算。即可得到占空比为

50％的三分频时钟这是奇数分频的第三种方法。这种方法可以实现任意的奇数分频。如将其归类为一般的

方法：对于实现占空比为50％的N倍奇数分频，首先要进行上升沿触发以进行模N计数，计数选定到某一个值再进行输出时钟翻转，然后过(N-1)／2再次进行翻转，就可得到一个占空比非50％的奇数n分频时钟。再同时进行下降沿触发的模N计数，当其到达与上升沿触发输出时钟翻转选定值相同时，再进行输出时钟

翻转，同样，经过(N-1)／2时，输出时钟再次翻转以生成占空比非50％的奇数n分频时钟。将这两个占空

比非50％的n分频时钟相或运算，就可以得到占空比为50％的奇数n分频时钟。图2所示是占空比为1：1的3分频电路原理图。图3为其仿真波形。

2 半整数分频器设计

进行n+0.5分频一般需要对输入时钟先进行操作。其基本设计思想是：首先进行模n的计数，在计数到n-1时，将输出时钟赋为1，而当回到计数0时，又赋为0，这样，当计数值为n-1时，输出时钟才为1，因此，只要保持计数值n-1为半个输入时钟周期，即可实现n+0.5分频时钟。因此，保持n-1为半个时钟周期即是该设计的关键。从中可以发现，因为计数器是通过时钟上升沿计数，故可在计数为n-1时对计数触发时钟进行翻转，那么，时钟的下降沿就变成了上升沿。即在计数值为n-1期间的时钟下降沿变成了上升沿，也

就是说，计数值n-1只保持了半个时钟周期。由于时钟翻转下降沿变成上升沿，因此，计数值变为0。所以，每产生一个n+0.5分频时钟的周期，触发时钟都要翻转一次。图4给出了通用的半整数分频器的电路原

理图。

图5所示是一个分频系数为 2.5的分频器电路，该电路是用FPGA来设计半整数分频器的。它由模3计数器、异或门和D触发器组成。图6是其仿真波形图。

3 任意整数带小数分频

任意整数带小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频

器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。若设计一个分频系

数为10.1的分频器，即可以将分频器设计成9次10分频和1次11分频，这样，总的分频值为：

F=(9×10+1×11)／(9+1)=10.1