集成电路版图资料整理

版图设计艺术

目录

版图设计艺术 (1)

《集成电路掩模设计——基础版图设计》 (3)

第8章一般技术 (3)

《集成电路版图基础——实用指南》 (6)

第2章硅加工工艺 (6)

第3章CMOS版图 (12)

电路基础理论 (19)

《模拟CMOS集成电路设计》 (20)

MOS器件物理知识 (20)

为了能理解mos管的版图，我在这里贴出一些mos管版图的结构。

版图(Layout)是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。

设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。包括几何设计规则、电学设计规则、布线规则。设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。

掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。

版图(Layout)是集成电路从设计走向制造的桥梁，它包含了集成电路尺寸、各层拓扑定义等器件相关的物理信息数据。

设计规则是如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。包括几何设计规则、电学设计规则、布线规则。设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。因此不同的工艺，就有不同的设计规则。

掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图形尺寸与芯片上物理层的尺寸直接相关。

布线规则:电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。

禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。

压焊点离芯片内部图形的距离不应少于20µm。

布线层选择，尽可能降低寄生效应

《集成电路掩模设计——基础版图设计》

第8章一般技术

1．挑出五六个非最小尺寸的设计规则

简化规则，不采用最小尺寸，统一标准。

优点：（1）可以由此着手，开始工作；

（2）使工作更快，因为不必记住太多的设计规则；

（3）使芯片的性能比最低性能好；（？）

（4）预藏了空挡。

2．选择寄生参数最小的金属层：高频信号引到寄生参数最小的金属层上。3．要有足够的宽导线和通孔：（因为占用面积，所以先问清哪些导线需要增加额外通孔）

多通孔⇒降低电阻，更可靠。（？）

传递高频信号⇒选择带有许多通孔的宽导线。

4．不要相信你的电路设计者。

5．采用一致的方向：让每种器件选择一个方向。

e.g.让所有电阻总是南北走向放置，还有CMOS晶体管的栅条，双极晶体管的发射极等等。

6．不要过度：先问清标准，不要为低标准的要求浪费太多不必要的精力。7．远离电路块：不要把敏感的或者噪声大的信号线布置在任何东西上。

特别是，不要把信号线布置在电容上。（形成大平板电容）

8．早点当心敏感信号和噪声大的信号：尽快弄清是否有这样的信号，问清希望用什么屏蔽技术。

9．如果看起来很好，它就能工作：简单、对称、流畅、没有交叉。

10．钻研工艺：了解工艺⇒容易适应新工艺⇒提高版图设计能力（问圆片制造部门，试着理解工艺过程的每一个细节）

11．不要让噪声进入衬底

Solutions：（1）在噪声严重的器件周围放上许多衬底接触；

（2）可以屏蔽导线；（？）

（3）可以请电路设计者采用低噪声的晶体管或低噪声库。12．把你的菠菜分散到盘子的各处

把大空挡分散到所有的电路块之间，或者把空挡放在一角。

⇒

中间有个大空挡分散空挡把空挡放在一角

（我觉得一般情况下，“分散空挡”比“把空挡放在一角”好，当然有时也要看情况）

13．改动前先复制并重新命名单元

在版图设计中要是用的大多数工具都是分层次的，分别对应版图设计中的各个工作层次。

养成习惯：在要改动单元之前把它们先复制下来并给复制单元重新命名一个名字，就可以只改变重新命名的单元。

14．记住你在工作的层次

错误：纠正了错误，但没返回到较高的层次，就把数据加到了较低的层次的单元上。

(记住自己是在哪！)

15．使金属层易于修改

在储存的圆片上重新布置上面的金属，但事先要把选择方案放进去。

修改金属线，可采用聚集离子束的方法，但只能改变暴露在外的表面金属，所以要把所要的东西都放在最上面的金属层上，也要为可能要建立的新电路留出方便的连线。

额外准备的两个电阻为修改金属层做准备形成新布线路径

注：运用金属线修补时，一定不要动下面的工艺层，不要移动任何扩散区和多晶。（因为新金属掩模要和原来的扩散掩模对得上）

最后要用异或检查程序来确认没动过下面的工艺层，用原有的版图和修改过的版图作为输入，输出的多边形是改过的部分。

e.g.

经验：异或所有的工艺层。

16．把电源总线画大些

使电源轨线比它们需要的还宽。

经验：以单元高度的10%作为电源总线的最小宽度。

17．把大电路划小

对于大电路块，先集中在很容易做出版图的小区域。

经验：一次完成5到10个部件。

《集成电路版图基础——实用指南》

第2章硅加工工艺

一、集成电路版图：是加工层的二维表示，正是对这些材料层的加工实现了一个集成电路。

二维图形⇒三维产品。

1．基本矩形：

当在画着二维的正方形、矩形等的时候，应想象它们最终的形状、层与层的上下关系、厚度以及连接等。

FET侧视图栅材料的三维结构顶视图

二、硅晶圆制造

1．制作过程

利用硅籽晶。这种晶体生长的方法叫切克劳斯基法。设备：晶体拉制炉（拉晶炉）。

过程：（1）生长；（2）把硅单晶棒切割成薄的圆片（即晶圆），大约250微米厚。

（1）生长