数字逻辑设计及应用本科3 答案82870

合集下载

数字逻辑与数字系统设计习题参考答案

(3)(2018.49)10=(0010000000011000.01001001)8421BCD
(4)(0.785)10=(0.011110000101)8421BCD
1.9
(1)(106)10=(1101010)2原码=反码=补码=01101010
(2)(-98)10=(-1100010)2原码=11100010
不考虑无关项，化简后的表达式：
F=
按考虑无关项化简结果绘制的逻辑电路习题4.10图(a)所示：
习题4.10图(a)
按不考虑无关项化简结果绘制的逻辑电路如习题4.10图(b)所示
习题4.10图(b)
4.11解：这是一个优先编码器的问题，设特快为A，直快为B，慢车为C，没有开车要求，输出为0，若A要求开车则输出,1，B要求开车输出为2，C要求开车输出3，根据A-B-C的优先顺序列功能表如下：
4.6解：根据题意：F= ，所以，可绘制电路如习题4.6图所示
习题4.6图
4.7解：根据题意：F= ，所以，可绘制电路如习题4.7图所示
习题4.7图
4.8解：
习题4.8图
4.9解：根据题意，三个变量有两个为1的卡诺图如习题4.9图(a)所示：
习题4.9图(a)
由此可列出逻辑表达式为：F= ，根据逻辑表达式可绘制逻辑电路习题4.9图(b)所示：
输入
输出
A
B
C
T1
T0
0
0
0
0
0
0
0
1
1
1
0
1
0
1
0
0
1
1
1
0
1
0
0
0
1
1
0

数字逻辑课后习题答案

第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制491100016153110101651271111111177635100111101111737.493111.11117.7479.4310011001.0110111231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010101211110161751011100921340.100110.593750.4610111147570110113153.将下列十进制数转换成8421BCD码1997=000110011001011165.312=01100101.0011000100103.1416=0011.00010100000101100.9475=0.10010100011101014.列出真值表，写出X的真值表达式A B C X00000010010001111000101111011111X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1)(A⊕B)⊕C=A⊕(B⊕C)A B C(A⊕B)⊕C A⊕(B⊕C)0000000111010110110010011101001100011111所以由真值表得证。

（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C00011001000100001111100001011111011111007.证明下列等式（1）A+A B=A+B 证明：左边=A+A B=A(B+B )+A B =AB+A B +A B =AB+A B +AB+A B =A+B =右边(2)ABC+A B C+AB C =AB+AC 证明：左边=ABC+A B C+AB C=ABC+A B C+AB C +ABC =AC(B+B )+AB(C+C )=AB+AC =右边（3）E D C CD A C B A A )(++++=A+CD+E证明：左边=ED C CD A C B A A )(++++=A+CD+A B C +CDE =A+CD+CD E =A+CD+E =右边（4）C B A C B A B A ++=CB C A B A ++证明：左边=CB AC B A B A ++=C B A C AB C B A B A +++)(=C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式(1)F=A+ABC+A C B +CB+C B =A+BC+C B (2)F＝(A+B+C )(A+B+C)=(A+B)+C C =A+B (3)F＝ABC D +ABD+BC D +ABCD+B C =AB+BC+BD (4)F=C AB C B BC A AC +++=BC(5)F=)()()()(B A B A B A B A ++++＝B A 9.将下列函数展开为最小项表达式(1)F(A,B,C)=Σ(1,4,5,6,7)(2)F(A,B,C,D)=Σ(4,5,6,7,9,12,14)10.用卡诺图化简下列各式（1）CAB C B BC A AC F +++=0 ABC00 01 11 1011111化简得F=C(2)CB A D A B A DC AB CD B A F++++=111111AB CD 00 01 11 1000011110化简得F=DA B A +（3）F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111ABCD 00 01 11 1000011110化简得F=DBC D C A BC A C B D C ++++(4)F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=ACAD B A ++11.利用与非门实现下列函数，并画出逻辑图。

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答

电子科技大学2012 -2013学年第二学期期末考试 A 卷课程名称：_数字逻辑设计及应用__ 考试形式：闭卷考试日期：20 13 年07 月05 日考试时长：_120___分钟课程成绩构成：平时30 %，期中30 %，实验0 %，期末40 %本试卷试题由___七__部分构成，共__7___页。

I. Fill out your answers in the blanks (3’ X 10=30’)1. If a 74x138 binary decoder has 110 on its inputs CBA, the active LOW output Y5 should be ( 1 or high ).2. If the next state of the unused states are marked as “don’t-cares” when designing a finite state machine, this approach is called minimal ( cost ) approach.3.The RCO_L of 4-bit counter 74x169 is ( 0 or low ) when counting to 0000 in decreasing order.4. To design a "001010" serial sequence generator by shift registers, the shift register should need ( 4 ) bit at least.5. One state transition equation is Q*=JQ’+K’Q. If we use T flip-flop with enable to complete the equation，the enable input of T flip-flop should have the function EN=( JQ’+KQ ).6. A 4-bit Binary counter can have ( 16 ) normal states at most, 4-bit Johnson counter with no self-correction can have ( 8 ) normal states, 4-bit linear feedback shift-register (LFSR) counter with self-correction can have ( 16 ) normal states.7. If we use a ROM, whose capacity is 16 × 4 bits, to construct a 4-bit binary code to gray code converter, when the address inputs are 1001, ( 1101 ) will be the output.8. When the input is 10000000 of an 8 bit DAC, the corresponding output voltage is 2V. The output voltage is ( 3.98 ) V when the input is 11111111.II. Please select the only one correct answer in the following questions.(2’ X 5=10’)1. If a 74x85 magnitude comparator has ALTBIN=1, AGTBIN=0, AEQBIN=0, A3A2A1A0=1101, B3B2B1B0=0111 on its inputs, the outputs are ( D ).A) ALTBOUT=0, AEQBOUT=0, AGTBOUT=0 B) ALTBOUT=1, AEQBOUT=0, AGTBOUT=0C) ALTBOUT=1, AEQBOUT=0, AGTBOUT=1 D) ALTBOUT=0, AEQBOUT=0, AGTBOUT=12. As shown in Figure 1, what would the outputs of the 4-bit adder 74x283 be ( B ) when A3A2A1A0=0100, B3B2B1B0=1110 and S/A=1.A) C4=1, S3S2S1S0=0010 B) C4=0, S3S2S1S0=0110 C) C4=0, S3S2S1S0=1010D) C4=0, S3S2S1S0=1110Figure 13. Which of the following statements is INCORRECT? ( A )A) A D latch is edge triggered and it will follow the input as long as the control input C isactive low.B) A D flip flop is edge triggered and its output will not change until the edge of thecontrolling CLK signal.C) An S-R latch may go into metastable state if both S and R are changing from 11 to 00simultaneously.D) The pulse applying to any input of an S -R latch must meet the minimum pulse width requirement.4. The capacity of a memory that has 13 bits address bus and can store 8 bits at each address is ( B ).A) 8192 B) 65536 C) 104 D) 2565. Which state in Figure 2 is NOT ambiguous ( C ).A) A B) B C) C and D D) CABCD WX W+Y ZZ ’X ’+YYZ1X ’Z ’Figure 2III. Analyze the sequential-circuit as shown in Figure 3, D Flip-Flop with asynchronouspreset and clear inputs. [15’]1.Write out the excitation equations, transition equations and output equation. [5’]2.Assume the initial state Q 2Q 1=00, complete the timing diagram for Q 2 ,Q 1 and Z. [10’]Figure 3参考答案：激励方程: D 1=Q 2/，D 2= Q 1转移方程：Q 1 *= D 1=Q 2/，Q 2 *=D 2= Q 1 输出方程：Z= (CLK+Q 2)/参考评分标准：1. 5个方程正确得5分；每错一个扣1分，扣完5分为止；2. Q 1、Q 2、Z 的波形边沿判断正确，得3分，错一个，扣1分，扣完3分为止；每个上升沿和下降沿各0.5分，错1处扣0.5分，扣完7分为止。

数字逻辑第3章习题参考解答

3.68
分析图 3-37 所示反相器的下降时间，设 RL=900Ω ，VL=2V。
解：该电路图可以等效为下列带开关的一阶电路图。当输出从高态转为低态时，可以等效为开关 K 从位置 1 转到位置 2。
按照一阶电路三要素法的分析方法，对于电容上的电压分析如下：初态：VH=4.45V 终态：VL=0.2V
VOUT VL VH VL (1 e t / )
由上式可以得出从 1.5V 到 3.5V 的上升时间为：
t ln VH 1.5 19ns VH 3.5
可以驱动。
I=（3.84-2.03）/0.487 = 3.72 < 4mA
可以驱动。
3.40 一个发光二极管导通时的电压降约为 2.0V，正常发光时需要约 5mA 的电流。当发光二极管如图 3－54（a）那样连接时，确定上拉电阻的适当值。解：根据 3.7.5 所给的条件，低态输出电平 VOLmax=0.37V。对应等效电路如下：
13 画出 NOR3 对应的电路图。解：3 输入端或非门结构应为：上部 3 个 P 管串联，下部 3 个 N 管并联，结构如图所示。
3.15 画出 OR2 所对应的电路图。解：在 NOR2 电路的输出端后面级联一个 INV。
3.59 解：
画出图 X3.59 逻辑图所对应的电路图。
3.21 若输出低电平阈值和高电平阈值分别设置为 1.5V 和 3.5V，对图 X3.21 所示的反相器特性，确定高态与低态的 DC 噪声容限。解：由图中可以看到，输出 3.5V 对应的输入为 2.4V,输出 1.5V 对应的输入为 2.5V；所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声容限为：2.4-1.5=0.9 V。

数字电路与逻辑设计习题及参考答案全套

数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。

A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。

A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。

A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。

A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。

A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。

A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。

A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。

DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。

AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。

A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。

A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。

A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。

数字逻辑第3章答案

(4) F A B[(C D)E G]
F， A B[(C D)E G]
5 (1) 如果已知 X + Y 和 X + Z 的逻辑值相同,那么 Y 和 Z 的逻
辑值一定相同。正确吗?为什么? (2) 如果已知 XY 和 XZ 的逻辑值相同,那么那么 Y 和 Z 的逻辑值
一定相同。正确吗?为什么? (3)如果已知 X + Y 和 X + Z 的逻辑值相同,且 XY 和 XZ 的逻辑
(1) F(A, B,C, D) BD AD CD CD ACD ABD
(2) F(A, B,C, D) (AB AB) C (AB AB) C
解答
G(A, B,C, D) AB BC AC (A B C) ABC
(1) 当 b a 时，令 a=1,b=0 能得到最简“与-或”表达式： F BC CD ACD （3 项）
(2) 当 a=1,b=1 时，能得到最简的“与-或”表达式：
F BC CD AC （3 项）
11 用列表法化简逻辑函数
F(A, B,C, D) m(0,2,3,5,7,8,10,11,13,15)
10
0
0
01 0 0 1 1
1
1
10 0 0 1 1
1
1
11 0 1 0 1
0
0
4 求下列函数的反函数和对偶函数： (1) F AB AB
(2) F A B A C C DE E
(3) F (A B)(C DAC)
(4) F A B CD E G
值相同，那么 Y = Z。正确吗?为什么? (4) 如果已知 X+Y 和 X·Y 的逻辑值相同,那么 X 和 Y 的逻辑值

《数字逻辑设计及应用》试题2答案

n 1
2
1
0
0
0
0
0
0
1
0
0
1
0
1
0
Q2Q1Q0
0
1
0
1
0
0
0
1
1
1
1
0
101
011
1
0
0
0
0
0
1
0
1
0
1
0ቤተ መጻሕፍቲ ባይዱ
000
001
010
100
110
1
1
0
1
0
0
1
1
1
1
1
0
111
可见，该电路是一个可自启动的四进制计数器。（2 分）
命题人签名：
年月日
CLK
O
J
t
O
K
t
O
Q
t
O
Q
t
O
t
六、（14 分）解：实现方法一：
实现方法二：
七、（14 分）解：（1）列驱动方程
（4 分）
J 0 Q0Q1Q2 ，K 0 Q0Q1Q2 J1 Q0 ，K1 Q0 J 2 Q1 ，K 2 Q1 （2）求状态方程（3 分）
Q n1 0

电子科技大学中山学院试题标准答案及评分标准
课程名称命题人
基本要求
（2009-2010 学年第一学期）
数字逻辑设计及应用考试班级
石建国
送题时间
试题套数考试形式
A 闭卷
对填空题、选择题、判断题等客观类题目的答案须做到答题标准唯
一，简述题、论述题、分析题等主观类题目的答案，须提供"答题要点

数字逻辑设计基础答案_(第1-13章)

第 3 章逻辑代数基础
[题 3-1] 分别指出变量（A,B,C,D）在何种取值组合时，下列函数的值为 1。（1） Y AB C CD （2） Y ( A B D)( A C D ) 解：（1）要使函数的值为 1，当且仅当 ABC 取 101，D 可取 0 或 1；当且仅当 CD 取 11，AB 可取 00、01、10、11。即 ABCD 对应取值组合有 1010、1011、0011、0111、1111 时，函数的值为 1。（2）对于或与式，可先求函数的值为 0 的组合。当且仅当 ABD 取 100， C 可取 0 或 1；当且仅当 ACD 取 001， B 可取 0 或 1。即 ABCD 对应取值组合有 1000、1010、0001、0101 时，函数的值为 0。则函数的值为 1 的 ABCD 对应取值组合有 0000、0010、0011、0100、 0110、0111、1001、1011、1100、1101、1110、1111。 [题 3-2] 试用真值表验证下列表达式：（1） AB B C A B B C （2） AB A B ( A B)( A B ) （3） ( A B)C AC BC （4） A B A B 1 解：（1）将等式左边和右边对应列出真值表，如表题 3.2（1）所示。则 AB B C A B B C 的恒等关系得以证明。
现代数字系统设计主要依托于计算机辅助的设计设计者先在装有eda软件的计算机上用图形输或文本输入方式把要设计的数字系统的模型搭建好然后利用相关的eda软件将用图形或文本表达的设计思想自动转化为目标芯片pld所能识别的网表文件最终通过相应的下载工具下载到目标芯片里让目标芯片按照即定的逻辑执行相应的功能
《数字逻辑设计基础》习题解答

《数字逻辑-应用与设计》部分习题参考答案

6.4c 激励表达式： T1=F2F1’+F2’x+F1x’ T2=F2+F3’F1x+F3F1’x T3=F2F1’x’+F3x’+F3F1’
6.4d 激励表达式： T1=F1+F3’F2’ T2=F2+F3’F1’x1’+F3’x1x2’x3+F3’F2’F1’x3’ T3=F3F2’+F2F1+F1x1’+F1x3’
十进制 +12 -12 +9.5 -22.5
+19.75 -17.25
以 1 为基的补码 01100 10011 01001.1
1 01001.0 10011.11 101110.10
以 2 为基的补码 01100 10100 01001.1
1 01001.1 10011.11 101110.11
Made by HeYuchu&QinPiqi
5.b 略(见课本附录 B-奇数号习题参考答案)
6.1c 激励表达式：
S3=F2F1’x S2=F3’F1x+F3F1’x S1=F1’x+F2F1’+F3x R3=F3 R2=x’+F3’F1’ R1=F3’F2’F1+F1x’
6.1d 激励表达式：
R1=F1 R2=F2 R3=F1’ S1=F3’F2’F1’ S2=F3’F2’F1’x1’+F3’F2’F1’x3’+F3’F2’x1x2’x3 S3=F2F1+F1x1’+F1x2+F1x3’
or=A’B+A’C=(A+B’)’+(A+C’)’=[(A+B’)(A+C’)]’ f. (A’B’)’(CD’)’=(A’B’+CD’)’=(A+B)’+(C’+D)’ g. W+Q=(W’Q’)’ h. (A+B+C)D=(AD+BD+CD)=(A’+D’)’+(B’+D’)’+(C’+D’)’ i. (AB’+C’D+EF)’=[(A’+B)’+(C+D’)’+(E’+F’)’]’=(A’+B)(C+D’)(E’+F’) j. [(A+B)’+C’]’=(A’B’+C’)’=(A’B’)’C=(A+B)C

数字逻辑课后习题答案

可见，只需 b1=b0=0 即可。
9.写出下列各数的原码、反码和补码。
(1) 0.1011
(2) –10110
解答
(1) 由于 0.1011 为正数，所以有原码 = 补码 = 反码 = 0.1011
（2）由于真值= -10110 为负数，所以有原码 = 1 1 0 1 1 0 （符号位为 1，数值位与真值相同）反码 = 1 0 1 0 0 1 （符号位为 1，数值位为真值的数值位按位变反）补码 = 1 0 1 0 1 0 （符号位为 1，数值位为真值的数值位按位变反，
末位加 1）
10.已知［N］补=1.0110，求［N］原，［N］反和 N。
解答
[N] 反码 = 1.0101
（补码的数值位末位减 1）
[N] 原码 = 1.1010
（反码的数值位按位变反）
N = -0.1010 （原码的符号位 1 用“-”表示）
11.将下列余 3 码转换成十进制数和 2421 码。
5. 把下列不同进制数写成按权展开形式。
(1) (4517.239)10
(3) (325.744)8
(2) (10110.0101)2
(4) (785.4AF)16
解答
（1）(4517.239)10 = 4×103＋5×102＋1×101＋7×100＋2×10-1 ＋3×10-2＋9×10-3
（2）(10110.0101)2 = 1×24＋1×22＋1×21＋1×2-2＋1×2-4 （3）(325.744)8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3
根据数字逻辑电路有无记忆功能可分为组合逻辑电路和时序逻辑电路两电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合而与电路过去的输入值无关

《数字逻辑》总复习测试题参考答案

数字逻辑总复习测试题参考答案
目录
• 测试题答案概述 • 选择题答案解析 • 填空题答案解析 • 简答题答案解析 • 计算题答案解析
01
测试题答案概述
测试题答案的解析
测试题1答案解析
这道题考查了基本逻辑门的功能和特点，通过分析题目中的逻辑表达式，可以确定使用
的逻辑门类型和输入输出关系。
测试题2答案解析
解析：此题考查了触发器的功能，C选项代表了边沿触发器的特性，即在时钟信号的上升沿或下降沿时，触发器会进行状态更新。
03
填空题答案解析填空题一答案及解析来自答案1010解析
根据二进制数的定义，二进制数由0和1组成，逢2进1。因此，将十进制数10转换为二进制数得到1010。
填空题二答案及解析
答案：8
测试题答案的注意事项
注意单位的统一
在解题过程中，需要注意单位的一致性，避免出现单位混淆或单位错误的情况。
考虑边界条件
在分析逻辑电路或可编程逻辑器件的应用时，需要考虑各种边界条件和极端情况，以确保电路的可靠性和稳定性。
重视细节
在解题过程中，需要注意细节问题，如符号的规范使用、电路连接方式的正确性等，这些细节问题可能会影响最终结果的正确性。
05
计算题答案解析
计算题一答案及解析
答案
11010010
解析
根据二进制加法规则，1010+101=1101，然后后缀一个 0，得到11010010。
计算题二答案及解析
答案：3
解析：根据逻辑或运算规则，当两个输入信号中至少有一个为高电平时，输出信号为高电平。因此，A、B、C中至少有一个为高电
02
选择题答案解析
选择题一答案及解析

数字逻辑课后习题答案（科学出版社_第五版）

第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。

（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 07.证明下列等式（1）A+A B=A+B证明：左边= A+A B=A(B+B)+A B=AB+A B+A B=AB+A B+AB+A B=A+B=右边(2)ABC+A B C+AB C=AB+AC证明：左边= ABC+A B C+AB C= ABC+A B C+AB C+ABC=AC(B+B)+AB(C+C)=AB+AC=右边（3）EDCCDACBAA)(++++=A+CD+E证明：左边=EDCCDACBAA)(++++=A+CD+A B C+CD E=A+CD+CD E=A+CD+E=右边（4）C B A C B A B A ++=CB C A B A ++证明：左边=CB AC B A B A ++=CB AC AB C B A B A +++)(=C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式(1) F=A+ABC+A C B +CB+C B = A+BC+C B(2) F ＝(A+B+C )(A+B+C) = (A+B)+C C = A+B(3) F ＝ABC D +ABD+BC D +ABCD+B C = AB+BC+BD(4) F=C AB C B BC A AC +++= BC(5) F=)()()()(B A B A B A B A ++++＝BA 9.将下列函数展开为最小项表达式(1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14)10.用卡诺图化简下列各式（1）CAB C B BC A AC F +++=0ABC00 01 11 1011111化简得F=C(2)CB A D A B A DC AB CD B A F++++=111111ABCD 00 01 11 1000011110化简得F=DA B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111AB CD 00 01 11 1000011110化简得F=DBC D C A BC A C B D C ++++(4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=ACAD B A ++11.利用与非门实现下列函数，并画出逻辑图。

《数字逻辑设计及应用》试题3答案

n 1
2
1
0
0
0
0
0
0
1
0
0
1
0
1
1
Q2Q1Q0
0
1
0
1
0
1
000 101
010
0
1
1
1
1
1
1
0
0
0
0
1
1
0
1
0
1
1
001
011
111
110
100
1
1
0
1
0
0
1

1
1
1
0
可见，该电路是一个可自启动的五进制计数器。（2 分）
命题人签名：
年月日
七、（14 分）解：（1）列驱动方程
（4 分）
D0 Q1 Q2 D1 Q0 D2 Q1
（2）求状态方程
（3 分）
Q n1 0

D0
Q1
Q2
Q n1 1

D1
Q0
Q n1 2

D2
Q1
（3）列状态表
（3 分）
（4）画状态图（2 分）
Q2
Q1
Q0
Q Q Q n1
n 1
Y (S, A, B) m2 +m3 +m5 +m7 =m2 m3 m5 m7
（3）2 选 1 数据选择器实现电路如下：（4 分）
五、（12 分）解：JK 触发器波形图如下：（ Q 及 Q 端波形各 6 分）
CLK
O
J
t
O
K
t

数字逻辑设计及应用本科答案

数字逻辑设计及应用本科答案电子科技大学网络教育考卷（B 卷）(20 年至20 学年度第学期)考试时间年月日(120分钟) 课程数字逻辑设计及实践（本科）教师签名_____大题号一二三四五六七八九十合计得分一、填空题(每空1分，共20分) 1、请完成如下的进制转换：10110.112= 26.6 8= 22.75 10= 16.C 16； 2、28.510= 11100.1 2= 34.4 8= 1C.8 16= 00101000.0101 8421BCD3、某带符号的二进制数的反码是1010101，则该数对应的原码是 1101010 ，补码是 1101011 ；4、A ⊕B= AB /+A /B ；(A ⊕B)/= AB+A /B / ；5、正逻辑和负逻辑之间的关系是对偶；6、请问图1-6的逻辑为：Y= A / ；7、已知某集成门电路输出和输入的高电平的最小值分别为min IH min OH V V 、；输出和输入的低电平最大值分别为：max IL max OL V V 、；请问该门电路高电平的直流噪声容限NH V = min OH min IH V V - ；低电平的直流噪声容限NL V =max IL max OL V V - ；8、某状态机的状态数为129，请问至少需要 8 位编码才能完成；9、如果要从多路输入数据中，选出一路作为输出，应采用数字选择器来实现；10、如果要比较两个二进制数的大小，应采用比较器器来实现；11、如果待实现的时序状态机中存在状态循环圈，应采用计数器器来实现； 12、同时具备置0、置1、保持和反转的触发器是 JK 触发器；二、选择题（每题1分，共10分）1、将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为：①. 00000000 ②. ③.④.2、请问下列逻辑中，与(A ·B)/相同的逻辑是；①. A /+B / ②. A+B ③. A ·B ④. A /·B /3、已知逻辑F(ABC)=Σm (1,3,5,7)，则下面的描述为正确的是：①. F(ABC)=ПM (0,2,4,6) ②. F=C③.F D =Σm (0,2,4,6) ④. F=A+B4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、35、如果实现5-32的译码器电路，需要个74138（3-8译码器）来实现：①. 2 ②. 3 ③. 4 ④. 86、要实现256进制（模为256）的二进制计数器，需要个74163（4位二进制加计数器）来实现①. 2 ②. 3 ③. 8 ④. 167、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：①. 8 ②. 4 ③. 3 ④. 28、如果用触发器和门电路来实现12进制的计数器，则至少需要个触发器：①. 2个②. 3个③. 4个④. 5个9、一个JK 触发器的驱动方程为X K J ==，则其逻辑功能与以下哪种触发器相同：①. JK 触发器②. SR 触发器③. D 触发器④. T 触发器10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是：①. 反馈函数输入输出到移位寄存器的串行输入端②. 反馈函数是现态的函数③. 反馈函数中可以有存储单元④. 反馈函数是个组合逻辑单元三、判断题（每题1分，共10分）1、存储单元是时序状态机不可缺少的组成部分；（√ ）2、7485为4位二进制比较器。

数字逻辑设计和应用-本科3-答案

图1-8 图2-5J=K=1 ；的产生，则该移位寄存器中触发器的个数为：2 / 33、如果逻辑AB+AC=1，则A=1；（ √ ）4、如果逻辑AB+AC=0，则A=0；（Х ）5、若干个逻辑信号进行异或操作，如果这些信号中逻辑“1”的个数为奇数，则输出结果为1；（√） 6、A ⊕1=A /；（ √ ） 7、A+A+A=A ·A ·A ；（ √ ）8、对于CMOS 集成门电路而言，与门的结构比与非门的结构更为简单一些；（Х ） 9、TTL 逻辑比CMOS 逻辑的运行功耗更低，所以更利于集成；（Х ） 10、影响CMOS 集成门电路的运行速度主要是传输延迟和转换时间；（ √ ）四、卡诺图化简（8分）将逻辑F （A,B,C,D ）=∑m(0,1,3,4,6,7,14,15)+d(8,9,10,11,12,13)化成最简或与函数式；F=C /D /+B /D+BC答案不唯一五、组合逻辑分析，要求如下（8分）完成图5所示电路的逻辑分析，并写出： 1、逻辑Y 的函数式 2、写出该逻辑的真值表 1、函数式2、真值表六、时序逻辑分析，要求如下：（14分）请分析图6所示电路的逻辑，并写出： 1、驱动方程和输出方程； 2、状态方程；3、画出状态转换图或者状态转换表；驱动方程：21'⋅=Q X EN ，12Q J =，12=K状态方程：121121111*1Q Q Q X Q Q X Q EN Q EN Q ⋅+⋅'+'⋅'⋅=⋅'+'⋅=122222*2Q Q Q K Q J Q ⋅'=⋅'+'⋅=输出方程：21'⋅+⋅'=Q X Q X Z 状态表：或者状态图：图5图6CB AC B A CB AC B A F //////∙∙+∙∙+∙∙+∙∙=3 / 3七、组合逻辑设计，要求如下：（8分）请利用一块8选1的数据选择器芯片74153来实现如下逻辑：BC AC AB Y ++=；可加一定的门电路来实现。

数字逻辑电路设计附参考答案

六、如何用 ispLSI 器件设计数字系统（简述设计过程）（4 分）
使用班级
数字逻辑电路设计参考答案考试日期
姓名
学号
题号
一二三四五六七总分
签名
得分
阅卷教师
说明：答案直接做在试卷上，考试结束后所有试卷均上交。
一、填空题（1-8 每空 1 分，9-10 每空 2 分，总计 25 分）
1、(43.75)10=(101011.11 )2= ( 53.6 )8
提示：JK 触发器的激励表如右图所示。 JK 触发器的次态方程为 Qn+1= J Q KQ
五、说明下面的程序完成的功能（6 分）（1） LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT IS
IF CLK'EVENT AND CLK='0' THEN IF QI<"1001"THEN QI:=QI+1; ELSE QI:=(OTHERS=>'0'); END IF;
END IF; IF QI="1001" THEN C <='1';
ELSE C<='0'; END IF;
Q<=QI; END PROCESS; END ONE;
F(A，B，C，D)＝∑m(0，1，8，9，11，14，15)+∑d(2，7，10) 三、分析题（20 分） 1．分析下图所示电路图，说明电路逻辑功能。（8 分）
2．下图电路是由两片 4 位同步二进制计数器 74161 组成的计数器。试分析这是多少进制的计数器，两片之间是多少进制的？（6 分）

《数字逻辑》作业参考答案

《数字逻辑》作业参考答案一、单项选择题1．C 2．B 3．D 4．C 5．A 6．D 7．A 8．A二、请根据真值表写出其最小项表达式1．2．三、用与非门实现1．四、用或非门实现1．五、逻辑电路如图所示，请分析出该电路的最简与或表达式，并画出其真值表。

1真值表略 LCABC AB Y ++=2．六、用与非门设计一个举重裁判表决电路。

设举重比赛有3个裁判，一个主裁判和两个副裁判。

杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。

只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。

七、设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。

八、①试分析下图中用何种触发器，并写出该触发器的特性方程。

②分析该时序逻辑电路的功能。

1．有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP 的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。

当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y ＝1。

2．当输入X ＝0时，在时钟脉冲CP 的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X ＝1时，在时钟脉冲CP 的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。

3．在时钟脉冲CP 的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器4．有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→…所以这是一个用格雷码表示的六进制同步加法计数器。

数字逻辑设计及应用 本科3 答案82870

数字逻辑与数字系统设计习题参考答案

数字逻辑课后习题答案

2012-2013-2《数字逻辑设计及应用》期末考试题-A参考解答

数字逻辑第3章习题参考解答

数字电路与逻辑设计习题及参考答案全套

数字逻辑第3章答案

《数字逻辑设计及应用》试题2答案

数字逻辑设计基础答案_(第1-13章)

《数字逻辑-应用与设计》部分习题参考答案

数字逻辑 课后习题答案

《数字逻辑》总复习测试题参考答案

数字逻辑课后习题答案（科学出版社_第五版）

《数字逻辑设计及应用》试题3答案

数字逻辑设计及应用本科答案

数字逻辑设计和应用-本科3-答案

数字逻辑电路设计附参考答案

《数字逻辑》作业参考答案

数字逻辑设计及应用本科3 答案82870

数字逻辑课后习题答案