《集成逻辑门电路》PPT课件
合集下载
28-TTL集成逻辑门ppt课件(全)
2．记录、整理结果，并对结果进行分 析。
Байду номын сангаас 五、思考与拓展
1．TTL集成与非门74LS00如何做反相器 使用？
2．实际使用过程中，如何判断集成逻 辑门电路能够正常工作？
3．TTL集成或非门器件在使用中出现多 余输入端应怎样处理？
二、原理说明
2．TTL集成电路使用规则 1）接插集成块时，要认清定位标记，不得插反。 2）电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用
Vcc＝＋5V。电源极性绝对不允许接错。 3）闲置输入端处理方法 3．与非门的逻辑功能 当输入端中有一个或一个以上是低电平时，输出端为高电平；
只有当输入端全部为高电平时，输出端才是低电平（即有“0”得 “1”，全“1”得“0”）。
三、训练内容
在合适的位置选取一个14P插座，按定位标记插好 74LS20集成块。
1．验证TTL集成与非门74LS20的逻辑功能 按图所示接线，测量数据并填入表。
四、项目报告
1．分别用74LS20中2个四输入与非门完 成训练内容。
单元二十八 TTL集成逻辑门 的逻辑功能测试
一、训练目标
1．掌握TTL集成与非门的逻辑功能 2．掌握TTL器件的使用规则 3．进一步熟悉数字电路实验装置的结
构，基本功能和使用方法
二、原理说明
1．集成芯片的管脚识别 本项目采用四输入双与非门74LS20，即在一块集成块内含有两
个互相独立的与非门，每个与非门有四个输入端。其逻辑符号 及引脚排列如图所示。
Байду номын сангаас 五、思考与拓展
1．TTL集成与非门74LS00如何做反相器 使用？
2．实际使用过程中，如何判断集成逻 辑门电路能够正常工作？
3．TTL集成或非门器件在使用中出现多 余输入端应怎样处理？
二、原理说明
2．TTL集成电路使用规则 1）接插集成块时，要认清定位标记，不得插反。 2）电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用
Vcc＝＋5V。电源极性绝对不允许接错。 3）闲置输入端处理方法 3．与非门的逻辑功能 当输入端中有一个或一个以上是低电平时，输出端为高电平；
只有当输入端全部为高电平时，输出端才是低电平（即有“0”得 “1”，全“1”得“0”）。
三、训练内容
在合适的位置选取一个14P插座，按定位标记插好 74LS20集成块。
1．验证TTL集成与非门74LS20的逻辑功能 按图所示接线，测量数据并填入表。
四、项目报告
1．分别用74LS20中2个四输入与非门完 成训练内容。
单元二十八 TTL集成逻辑门 的逻辑功能测试
一、训练目标
1．掌握TTL集成与非门的逻辑功能 2．掌握TTL器件的使用规则 3．进一步熟悉数字电路实验装置的结
构，基本功能和使用方法
二、原理说明
1．集成芯片的管脚识别 本项目采用四输入双与非门74LS20，即在一块集成块内含有两
个互相独立的与非门，每个与非门有四个输入端。其逻辑符号 及引脚排列如图所示。
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
实验三集成逻辑门电路的功能和参数测试ppt课件
VsL
VOFF VON
VsH
Vi
集成逻辑门电路的功能及参数测试
2020/5/3
13
• 噪音容限是指加到正常输入值上、且不会在电路的输出产 生不可预料变化的最大外部噪音电压。
基本开关电路
2020/5/3
8
• 输出高电平VoH是指当输出端为高电平时的电压，一般大 于2.4V，它可衡量输出端高电平负载特性
• 74LS00的VoH是指在输入端接地或低电平时，输出端为高 电平并输出400μA电流时测量的输出电平
集成逻辑门电路的功能及参数测试
2020/5/3
9
• 输出低电平VoL是指当输出端为低电平时的输出电压，一 般小于0.4V，可衡量输出端低电平负载特性
≥ 3.2 ≤ 0.1 ≥ 2.0V
≥ 2.0 ≤ 0.1 ≥ 1.7
VIL / V
≤ 0.8 ≤ 0.8 ≤ 0.7
说明
输入脚悬 空时默认 为高电平
≤ 1.5
≤ 0.7 输入阻抗
非常之大
≤ 0.7
本R课S2程32使用±的12芯~15片电−3平~ −主15要是3 ~T1T5L和−3C~O−M15S 3 ~ 15 负逻辑
• 74LS00与非门输入电路
R1
• 输入A和B为高电平时， T1 T1截止，驱动电流很小 A
B
• 输入A或B为低电平时， 输入
T1导通，驱动电流较大
R2 与非 T3
与 T2 R4
R3
VCC R5
T4 F 输出
T5
GND
集成逻辑门电路的功能及参数测试
2020/5/3
6
• TTL的扇出驱动只要测量输出端为额定低电平时，输出端能吸
《数字电子技术基础》——集成逻辑门电路
（6）扇入扇出数。
扇入数：
--门电路输入端的个数，用NI表示。 扇出对数于：一个2输入的“或非”门，其扇入数NI＝2。
--门电路在正常工作时，
所能带同类门电路的最大数目， 它表示带负载能力。
&
IOH IIH
拉电流负载：（存在高电平下限值）。
&
N OH
I
（驱动门）
OH
I
（负载门）
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管，称为晶体三极 管-晶体三极管逻辑电路，简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
（1）输入级。
对输入变量实现“与”运算，
输入级相当于一个与门。
A
（2）中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号，分
别驱动T3、T4管。
（3）输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
（1）静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
集成逻辑门电路
中小规模集成电路芯片的型号以54或74开始，后加不同 系列缩写字母及数字表示，如54／74HC00。中间字母 表示不同系列，如HC系列。最后的数字表示不同逻辑功 能芯片的编号。型号开头的“74”或“54”是TI公司产 品的标志。54和74系列的区别是54系列适用的温度范 围更宽，测试和筛选标准更严格。其他方面（逻辑功能、 主要的电气参数、外形封装、引脚排列等）完全相同。
数字电子技术及应用
集成逻辑门电路
逻辑门电路：用来实现逻辑运算的电子电路统 称为逻辑门电路。 基本和常用门电路有与门、或门、非门（反相 器）、与非门、或非门、与或非门和异或门等。
逻辑门是构成所有数字电路的基本单元电路。
1.1 各种集成逻辑门电路系列简介
按照制造门电路所用晶体管（制造工艺）的不同，门 电路主要有MOS型、双极型和混合型三种类型。 MOS型主要有CMOS、NMOS和PMOS三种，双极 型主要有TTL和ECL，混合型主要有BiCMOS。
1.2 常用逻辑门
基本和常用门电路有与门、或门、非门（反相器）、与非门、或非 门、与或非门和异或门等。
图2.2.2 四2输入与非门74LS00
图2.2.1 四2输入与门74LS08
图2.2.3 四2输入或门74LS32
图2.2.4 四2输入或非门74LS02 图2.2.5 六反相器（非门）74LS04
1.3 其它形式的逻辑门 1. 集电极开路门（OC门）/漏极开路门（OD门）
TTL工艺：OC门（Open Collector Gate） CMOS工艺：OD门（Open Drain Gate）
Y A·B
(1) 输出并联使用，实现线与运算 (2) 需要在输出端与电源之间外接上拉电阻RL
Y Y1Y2 AB CD
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
逻辑门电路PPT课件
集成电路
IC（Integrated Circuits）：将元、器件制作在同一硅片上， 以实现电路的某些功能。 SSI（Small-Scale Integration）： 10个门电路。 MSI（Medium-Scale Integration）：10~100个门电路。 LSI（Large-Scale Integration）：1000~10000个门电路。 VLSI（Very Large-Scale Integration）： 10000个门电路。
VT5
集成门电路——TTL与非门电路
可以线与的TTL门电路
TSL门电路除正常输入端A、B，输出端F外，增加了控制端口C，
C=1，电路完成正常与非功能；C=0时，输出端对地呈现高阻状态。
将C称为控制端或使能端。三态门的基本用途是在数字系统中构成
总线(Bus)。
a.单向总线。
b.双向总线。
G1
G1
总线
单极型集成逻辑门电路：集成逻辑门是以单极型晶体管（只有一 种极性的载流子：电子或空穴）为基础的。目前应用得最广泛的 是金属—氧化物—半导体场效应管逻辑电路（Metal Oxide Semiconductor, MOS）。
集成门电路——概 述
衡量门电路的性能指标
1.传输延迟时间（Transmission Delay Time） 2.功耗（Power Dissipation） 3.逻辑电平（Logic Level） 4.阈值电压（Threshold Voltage） 5.噪声容限（Noise Margin） 6.扇入（Fan—In），扇出(Fan—Out) 7.工作温度范围（Operating Temperature Range）
集成门电路——TTL与非门电路
半导体器件开关特性及分立元器件门电路
IC（Integrated Circuits）：将元、器件制作在同一硅片上， 以实现电路的某些功能。 SSI（Small-Scale Integration）： 10个门电路。 MSI（Medium-Scale Integration）：10~100个门电路。 LSI（Large-Scale Integration）：1000~10000个门电路。 VLSI（Very Large-Scale Integration）： 10000个门电路。
VT5
集成门电路——TTL与非门电路
可以线与的TTL门电路
TSL门电路除正常输入端A、B，输出端F外，增加了控制端口C，
C=1，电路完成正常与非功能；C=0时，输出端对地呈现高阻状态。
将C称为控制端或使能端。三态门的基本用途是在数字系统中构成
总线(Bus)。
a.单向总线。
b.双向总线。
G1
G1
总线
单极型集成逻辑门电路：集成逻辑门是以单极型晶体管（只有一 种极性的载流子：电子或空穴）为基础的。目前应用得最广泛的 是金属—氧化物—半导体场效应管逻辑电路（Metal Oxide Semiconductor, MOS）。
集成门电路——概 述
衡量门电路的性能指标
1.传输延迟时间（Transmission Delay Time） 2.功耗（Power Dissipation） 3.逻辑电平（Logic Level） 4.阈值电压（Threshold Voltage） 5.噪声容限（Noise Margin） 6.扇入（Fan—In），扇出(Fan—Out) 7.工作温度范围（Operating Temperature Range）
集成门电路——TTL与非门电路
半导体器件开关特性及分立元器件门电路
基本逻辑运算及集成逻辑门多图PPT课件
0
1
0
1
0
0
1
1
1
与逻辑——只有当决定一件事情的条件全部具备之后， 这件事情才会发生。
2．或运算
A
B
V
L
A
≥1
L=A+B
B
或逻辑表达式：
L＝A+B
A
不闭合 不闭合
闭合 闭合
B
不闭合 闭合 不闭合 闭合
灯L
不亮 亮 亮 亮
或逻辑真值表
输入
输出
A
B
L
0
0
0
0
1
1
1
0
1
1
1
1
或逻辑——当决定一件事情的几个条件中，只要有一 个或一个以上条件具备，这件事情就发生。
+VCC（ +5V） Rc4 130Ω
3
T2 4 截止
D 截止
Vo
3 0.3V
2T 3 饱和
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。
实现了与非门的逻辑
功能的另一方面：
输入有低电平时，
输出为高电平。
Rb1
4kΩ
1
综合上述两种情况 ， 3.6V 1V
由图2 - 12(b)得：Y Y1 ⊙ Y2 ( A ⊙ B) ⊙ (C ⊙ D) A ⊙B ⊙C ⊙ D
将0, 1值代入多变量的异或式中可得出如下结论。 (1) 奇数个“1”相异或结果为1； 偶数个1相异或
结果为0(。2) 偶数个变量的“同或”，等于这偶数个变量
的“异或”之非。如：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
译码器、 数据选择器、 加法器、 计数器、 移位寄存器等组件是 常用的MSI。
c. 大规模集成电路(LSI-Large Scale Integration)， 每 片组件内含1000~100 000个元件(或100~1000个等效门)。
d. 超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以 上等效门)。
(2) 按集成度可分为 a. 小规模集成电路(SSI-Small Scale Integration)， 每片组件内包含10~100个 元件(或10~20个等效门)。
逻辑门和触发器是目前常用的SSI。 b. 中规模集成电路(MSI-Medium Scale Integration)，每片组件内含100~1000个 元件(或20~100个等效门)。
电阻负载反相器电路
a. 当u1<UT，T截止
uO=VDD(为高电平)
+ uI －
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k T+
uo
－
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及
(a) 7404(六反相器) 输入与非门)
(b) 7400(四2
3.2.1 TTL与非门的内部结构及工作原理
1. TTL与非门的内部结 构
A B
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
F
R3 1k
输入级
中间级
输出级
(1) 输入级
输入级由多发 射极晶体管T1和基极电
当uGS大于UT，MOSFET工作在变阻状态，相当于开关接通。
MOSFET的开关模型
截止状态
d
uGS < UT
g
d
s u+_GS
s
g
b
变阻状态
s
uGS > UT
g s
u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，但随着工艺的改进，集成
CMOS电路的速度已和TTL电路不差上下。
2. MOS管开关电路
输入级
中间级
输出级
T2的集电极电位为：
UC2=UCES2+UBE3
≈0.3+0.7 =1V T4和D截止。
输出电压UO为： UO=UOL=UCES5≈0.3V
UO=UOL时，称与非门
处于开门状态。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
常见的LSI、 VLSI有只读存储器、 随机存取存储器、 微处理器、 单片微处理机、 位片式微处理器、 高速乘法累 加器、 通用和专用数字信号处理器等。 此外还有专用集成电 路ASIC， 如可编程逻辑器件PLD。 PLD是近十几年来迅速发展 的新型数字器件， 目前应用十分广泛，
4. 集成逻辑门 集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。
R3 1k
输入级
中间级
输出级
UC25V
该电压使T4和D处于良好 的导通状态。
输出电压
UO= UOH= UC2-UBE4-UD
A
5-0.7-0.B7
=3.6V
等于高电平(3.6 V)
当UO=UOH时，称与非
门处于关闭状态。
输入级
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
三极管这种在外加电压作用下，截止和饱和后的稳态模型，它反映了 三极管的静态开关特性。
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
V1
+
10k uI
1V
－
Rc 1k
+
Vcc
uO
5V
－
b. 三极管开关电路波形图
V2 uI
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
低 低 低 高
(2) 二极管或门
DA uIA
DB uIB
二极管或门电平表
输入
uIA
uIB
uO
低
低
R
低
高
高
低
高
高
输出
uO
低 高 高 高
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当于开关断开。
如果三极管只工作在饱和状态，管子饱和相当于开关接通。
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
非门电平表
反相器电路图
uI BJT工作状态 uO 低 截止 高
高 饱和 低
(A)
RB1
反相器的输出与输入关 + 6.8k
系可表示为
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(2) 与非门 将二极管与门和晶体管非门复合在一起可构成与非门。
主要有: (a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic)
(b) 射极耦合逻辑(ECL-Emitter Coupled Logic) (c) 集成注入逻辑(I2L-Integrated Injection Logic)
b. MOS(Metal Oxide Semiconductor)集成电路 主要有：NMOS、 PMOS和CMOS等几种类型。
与非门逻辑图
A B
&
1
L
A B
L AB
&
+Vcc
uIA
DA
DB uIB
反相器电路图
R
(A)
RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(3) 或非门 同理，可将二极管或门和非门复合在一起可构成或非门。
或非门逻辑图
A B
1 1
L
A B
L AB
1
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET处于截止状态，相当于开关 断开；
输出级
(3) 多发射极三极管的功能
a. 完成与的逻辑功能。 b. 便于制造。
级，由T2、R2和R3组成，
T2的集电极C2和发射极 E2可以分提供两个相位 相反的电压信号，以满 足输出级的需要。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
(3) 输出级
输出级由T3、
T4、D和R4组成，其中其
中D、T4作为由T3组成的 反相器的有源负载。 T3 与T4组成推拉式输出结 构，具有较强的负载能 力。
将三极管和肖特基二极管 制作在一起，构成肖特基晶体 管，可以提高电路的开关速度。
(a) 电路图； (b) 电路符号
2. 晶体管逻辑电路 (1) 反相器(非门)
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A)
RB1
+ 6.8k
集成门电路外形图
常用的集成门电路，大多采用双列直插式封装（Dual-In-line Package ，缩写成DIP）。
槽口
14 13 12 11 10 9 8
管脚编号
1 2 334 67
集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在 实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆 时针方向从小到大顺序排列。
3 集成逻辑门电路
3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题
3.1 二、三极管开关特性
3.1.1 二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导通，反向截止。
二极管相当于一个受电压控制的开关。
O
t1
t
UR
i
IF O IR
0.1I R
t
tS
t
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到几百纳秒。
UR
i
IF O IR
0.1I R
t
tS
t
2. 二极管逻辑电路 (1) 二极管与门
c. 大规模集成电路(LSI-Large Scale Integration)， 每 片组件内含1000~100 000个元件(或100~1000个等效门)。
d. 超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以 上等效门)。
(2) 按集成度可分为 a. 小规模集成电路(SSI-Small Scale Integration)， 每片组件内包含10~100个 元件(或10~20个等效门)。
逻辑门和触发器是目前常用的SSI。 b. 中规模集成电路(MSI-Medium Scale Integration)，每片组件内含100~1000个 元件(或20~100个等效门)。
电阻负载反相器电路
a. 当u1<UT，T截止
uO=VDD(为高电平)
+ uI －
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k T+
uo
－
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及
(a) 7404(六反相器) 输入与非门)
(b) 7400(四2
3.2.1 TTL与非门的内部结构及工作原理
1. TTL与非门的内部结 构
A B
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
F
R3 1k
输入级
中间级
输出级
(1) 输入级
输入级由多发 射极晶体管T1和基极电
当uGS大于UT，MOSFET工作在变阻状态，相当于开关接通。
MOSFET的开关模型
截止状态
d
uGS < UT
g
d
s u+_GS
s
g
b
变阻状态
s
uGS > UT
g s
u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，但随着工艺的改进，集成
CMOS电路的速度已和TTL电路不差上下。
2. MOS管开关电路
输入级
中间级
输出级
T2的集电极电位为：
UC2=UCES2+UBE3
≈0.3+0.7 =1V T4和D截止。
输出电压UO为： UO=UOL=UCES5≈0.3V
UO=UOL时，称与非门
处于开门状态。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
常见的LSI、 VLSI有只读存储器、 随机存取存储器、 微处理器、 单片微处理机、 位片式微处理器、 高速乘法累 加器、 通用和专用数字信号处理器等。 此外还有专用集成电 路ASIC， 如可编程逻辑器件PLD。 PLD是近十几年来迅速发展 的新型数字器件， 目前应用十分广泛，
4. 集成逻辑门 集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。
R3 1k
输入级
中间级
输出级
UC25V
该电压使T4和D处于良好 的导通状态。
输出电压
UO= UOH= UC2-UBE4-UD
A
5-0.7-0.B7
=3.6V
等于高电平(3.6 V)
当UO=UOH时，称与非
门处于关闭状态。
输入级
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
三极管这种在外加电压作用下，截止和饱和后的稳态模型，它反映了 三极管的静态开关特性。
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
V1
+
10k uI
1V
－
Rc 1k
+
Vcc
uO
5V
－
b. 三极管开关电路波形图
V2 uI
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
低 低 低 高
(2) 二极管或门
DA uIA
DB uIB
二极管或门电平表
输入
uIA
uIB
uO
低
低
R
低
高
高
低
高
高
输出
uO
低 高 高 高
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当于开关断开。
如果三极管只工作在饱和状态，管子饱和相当于开关接通。
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
非门电平表
反相器电路图
uI BJT工作状态 uO 低 截止 高
高 饱和 低
(A)
RB1
反相器的输出与输入关 + 6.8k
系可表示为
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(2) 与非门 将二极管与门和晶体管非门复合在一起可构成与非门。
主要有: (a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic)
(b) 射极耦合逻辑(ECL-Emitter Coupled Logic) (c) 集成注入逻辑(I2L-Integrated Injection Logic)
b. MOS(Metal Oxide Semiconductor)集成电路 主要有：NMOS、 PMOS和CMOS等几种类型。
与非门逻辑图
A B
&
1
L
A B
L AB
&
+Vcc
uIA
DA
DB uIB
反相器电路图
R
(A)
RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(3) 或非门 同理，可将二极管或门和非门复合在一起可构成或非门。
或非门逻辑图
A B
1 1
L
A B
L AB
1
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET处于截止状态，相当于开关 断开；
输出级
(3) 多发射极三极管的功能
a. 完成与的逻辑功能。 b. 便于制造。
级，由T2、R2和R3组成，
T2的集电极C2和发射极 E2可以分提供两个相位 相反的电压信号，以满 足输出级的需要。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
(3) 输出级
输出级由T3、
T4、D和R4组成，其中其
中D、T4作为由T3组成的 反相器的有源负载。 T3 与T4组成推拉式输出结 构，具有较强的负载能 力。
将三极管和肖特基二极管 制作在一起，构成肖特基晶体 管，可以提高电路的开关速度。
(a) 电路图； (b) 电路符号
2. 晶体管逻辑电路 (1) 反相器(非门)
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A)
RB1
+ 6.8k
集成门电路外形图
常用的集成门电路，大多采用双列直插式封装（Dual-In-line Package ，缩写成DIP）。
槽口
14 13 12 11 10 9 8
管脚编号
1 2 334 67
集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在 实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆 时针方向从小到大顺序排列。
3 集成逻辑门电路
3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题
3.1 二、三极管开关特性
3.1.1 二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导通，反向截止。
二极管相当于一个受电压控制的开关。
O
t1
t
UR
i
IF O IR
0.1I R
t
tS
t
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到几百纳秒。
UR
i
IF O IR
0.1I R
t
tS
t
2. 二极管逻辑电路 (1) 二极管与门