《集成逻辑门电路》PPT课件

二极管的模型
恒压模型
理想模型
a iD
iD
a
iD
iD
+
+
uD
O
UO uD
uD
O
UO
_
－
k
忽略导通电压
k
理想二极管的开关特性:
开关接通时，电阻为零； 断开时，电阻为无穷大。
理想模型
a
iD
iD
+
uD
O
－
k
iD u
R
ts—存储时间 tt—渡越时间，反向恢复时间。 tre=ts+tt — 反向恢复时间
u UF
(2) 按集成度可分为 a. 小规模集成电路(SSI-Small Scale Integration)， 每片组件内包含10~100个 元件(或10~20个等效门)。
逻辑门和触发器是目前常用的SSI。 b. 中规模集成电路(MSI-Medium Scale Integration)，每片组件内含100~1000个 元件(或20~100个等效门)。
延迟时间td ——从uI上跳开始
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
V2 uI
o
V1 ICS iC
0.9ICS
0.1ICS
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
V2 uI
与非门逻辑图
A B
&
1
L
A B
L AB
&
+Vcc
uIA
DA
DB uIB
反相器电路图
R
(A)
RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(3) 或非门 同理，可将二极管或门和非门复合在一起可构成或非门。
或非门逻辑图
A B
1 1
L
A B
L AB
1
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET处于截止状态，相当于开关 断开；
3 集成逻辑门电路
3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题
3.1 二、三极管开关特性
3.1.1 二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导通，反向截止。
二极管相当于一个受电压控制的开关。
开关时间越短，开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺，外加输入电压的极性及大小 。 c) 提高开关速度的途径
制造开关时间较小的管子；设计合理的外电路。
通常toff > ton、ts > tf。因此控制三极管的饱和深度， 减小ts是缩短开关时间、提高开关速度的一个主要途径。
给三极管的集电结并 联一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
电阻负载反相器电路
a. 当u1<UT，T截止
uO=VDD(为高电平)
+ uI －
b. 当u1为高电平时，T导通。
输出为低电平
+VCC (+5V) RD 3.3k T+
uo
－
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit，简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及
主要有: (a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic)
(b) 射极耦合逻辑(ECL-Emitter Coupled Logic) (c) 集成注入逻辑(I2L-Integrated Injection Logic)
b. MOS(Metal Oxide Semiconductor)集成电路 主要有：NMOS、 PMOS和CMOS等几种类型。
译码器、 数据选择器、 加法器、 计数器、 移位寄存器等组件是 常用的MSI。
c. 大规模集成电路(LSI-Large Scale Integration)， 每 片组件内含1000~100 000个元件(或100~1000个等效门)。
d. 超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以 上等效门)。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
2. TTL与非门的功能分析
(1) 输入端至少有一
个为低电平(UIL=0.3V)
接低电平的发 射结正向导通。
则T1的基极电位:
UB1=UBE1+UIL
=0.7+0.3 =1V
+VCC (+5V)
O
t1
t
UR
i
IF O IR
0.1I R
t
tS
t
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到几百纳秒。
UR
i
IF O IR
0.1I R
t
tS
t
2. 二极管逻辑电路 (1) 二极管与门
二极管与门电平表
+Vcc
输入
uIA
DA
DB uIB
R
uIA
uIB
低
低
低
高
高
低
高
高
uO
输出
uO
导线制作在一块半导体基片(芯片)上，并封装在一个壳体 内所构成的完整电路。
数字集成电路就是用来处理数字信号的集成电路。
2. 集成电路的特点
与分立元件电路相比，集成电路具有重量轻、体积小、 功耗低、成本低、可靠性高和工作速度高等优点。
3. 数字集成电路的分类： (1) 按电路内部有源器件的不同可分为 a. 双极型晶体管集成电路:
输入级
中间级
输出级
T2的集电极电位为：
UC2=UCES2+UBE3
≈0.3+0.7 =1V T4和D截止。
输出电压UO为： UO=UOL=UCES5≈0.3V
UO=UOL时，称与非门
处于开门状态。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
组R1组成，它实现了输 入变量A、B的与运算。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输Biblioteka Baidu级
中间级
输出级
多射极晶体管的等效电路
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
(2) 中间级
中间级是放大
三极管这种在外加电压作用下，截止和饱和后的稳态模型，它反映了 三极管的静态开关特性。
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
V1
+
10k uI
1V
－
Rc 1k
+
Vcc
uO
5V
－
b. 三极管开关电路波形图
V2 uI
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
输出级
(3) 多发射极三极管的功能
a. 完成与的逻辑功能。 b. 便于制造。
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到 0.9ICS的时间。
0.1ICS
o VCC uo
下降时间tf——iC从0.9ICS下降
到0.1ICS的时间。
o
关断时间toff ——ts与tf之和。
ton
t
t
toff
t
开关时间——三极管的接通时间ton、关断时间toff，统称为开关时间。
集成门电路外形图
常用的集成门电路，大多采用双列直插式封装（Dual-In-line Package ，缩写成DIP）。
槽口
14 13 12 11 10 9 8
管脚编号
1 2 334 67
集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在 实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆 时针方向从小到大顺序排列。
F
R3 1k
中间级
输出级
(2) 输入端全部接高
电平(UIH=3.6V)
T1的集电结及T2和T3 的发射结会同时导通
UB1=UBC1+UBE2+UBE3
=2.1V 因此
T1的所有发射结均截止
T2和T3 处于饱和状态
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
低 低 低 高
(2) 二极管或门
DA uIA
DB uIB
二极管或门电平表
输入
uIA
uIB
uO
低
低
R
低
高
高
低
高
高
输出
uO
低 高 高 高
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当于开关断开。
如果三极管只工作在饱和状态，管子饱和相当于开关接通。
当uGS大于UT，MOSFET工作在变阻状态，相当于开关接通。
MOSFET的开关模型
截止状态
d
uGS < UT
g
d
s u+_GS
s
g
b
变阻状态
s
uGS > UT
g s
u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，但随着工艺的改进，集成
CMOS电路的速度已和TTL电路不差上下。
2. MOS管开关电路
将三极管和肖特基二极管 制作在一起，构成肖特基晶体 管，可以提高电路的开关速度。
(a) 电路图； (b) 电路符号
2. 晶体管逻辑电路 (1) 反相器(非门)
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A)
RB1
+ 6.8k
(a) 7404(六反相器) 输入与非门)
(b) 7400(四2
3.2.1 TTL与非门的内部结构及工作原理
1. TTL与非门的内部结 构
A B
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
F
R3 1k
输入级
中间级
输出级
(1) 输入级
输入级由多发 射极晶体管T1和基极电
一般引脚数为：14、16、20等。
槽口
14 13 12 11 10 9 8
管脚编号
1 2 334 67
绝大多数情况下，电源从芯片左上角的引脚接入，地接右下引脚。
一块芯片中可集成若干个（1、2、4、6等）同样功能但又各自独立的 门电路，每个门电路则具有若干个（1、2、3等）输入端。
输入端数有时称为扇入（Fan-in）数。
常见的LSI、 VLSI有只读存储器、 随机存取存储器、 微处理器、 单片微处理机、 位片式微处理器、 高速乘法累 加器、 通用和专用数字信号处理器等。 此外还有专用集成电 路ASIC， 如可编程逻辑器件PLD。 PLD是近十几年来迅速发展 的新型数字器件， 目前应用十分广泛，
4. 集成逻辑门 集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。
TTL和CMOS集成电路的特点： (a) TTL集成电路工作速度高、 驱动能力强，但功耗大、集成度低；
(b) MOS集成电路集成度高、功耗低，但工作速度略低，超大规模集成电路基本 上都是MOS集成电路。
目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成， 能够充分发挥两种电路的优势， 缺点是制造工艺复杂。
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
为使T1的集电结及T2和 T3的发射结同时导通，
UB1至少应当等于
UB1=UBC1+UBE2+UBE3
=2.1V
T2和T3必然截止。
因此有
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
非门电平表
反相器电路图
uI BJT工作状态 uO 低 截止 高
高 饱和 低
(A)
RB1
反相器的输出与输入关 + 6.8k
系可表示为
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
(2) 与非门 将二极管与门和晶体管非门复合在一起可构成与非门。
综上所述: 当输入端至少有
一端接低电平(0.3V)时， 输出为高电平(3.6V)；
当输入端全部 接高电平(3.6V)时， 输出为低电平(0.3 V)。
由此可见，该电路的输 出和输入之间满足“与 非”
A B
输入级
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
F
R3 1k
中间级
R3 1k
输入级
中间级
输出级
UC25V
该电压使T4和D处于良好 的导通状态。
输出电压
UO= UOH= UC2-UBE4-UD
A
5-0.7-0.B7
=3.6V
等于高电平(3.6 V)
当UO=UOH时，称与非
门处于关闭状态。
输入级
R1 4k T1
+VCC (+5V)
R2 1k
R4 100
T4
T2
D
T3
级，由T2、R2和R3组成，
T2的集电极C2和发射极 E2可以分提供两个相位 相反的电压信号，以满 足输出级的需要。
+VCC (+5V)
R1 4k
R2 1k
R4 100
T4
A
T1
T2
D
B
T3
F
R3 1k
输入级
中间级
输出级
(3) 输出级
输出级由T3、
T4、D和R4组成，其中其
中D、T4作为由T3组成的 反相器的有源负载。 T3 与T4组成推拉式输出结 构，具有较强的负载能 力。