2018~2019数字逻辑设计期末考题

《数字电路与数字逻辑》期末考试及答案

《数字电路与数字逻辑》期末考试试卷考生注意：1．本试卷共有五道大题，满分100分。

2．考试时间90分钟。

3．卷面整洁，字迹工整。

1．将下列二进制数转为十进制数（1010001）B = （）D （11．101）B = （）D 2．将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+254.25）=（）真值 = （）原码=（）反码 = （）补码3．把下列4个不同数制的数(76.125)D 、(27A)H 、(10110)B 、(67)O 按从大到小的次序排列（）>（）>( )>( ) 。

4．对于D 触发器，欲使Q n+1=Q n，输入D=（），对于T 触发器，欲使Q n+1=Q n，输入T=（）5．一个512*8位的ROM 芯片，地址线为（）条，数据线为（）条。

6．对32个地址进行译码，需要（）片74138译码器。

7．存储器起始地址为全0，256K*32的存储系统的最高地址为（）。

8．将下列各式变换成最简与或式的形式=+B A （）=+B A A （）=++C B C A AB （））进制。

二、组合电路设计题（每空10分，共20分）1．用八选一数据选择器74LS151实现逻辑函数AC BC AB C B A L ++=),,( （10分） 2、用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）（10分）三、组合电路分析题（共10分）已知逻辑电路如下图所示，分析该电路的功能。

四、分析题（共24分） 1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。

（14分）2、电路如图所示，要求写出它们的输出函数表达式，化简，并说出它们的逻辑功能。

（10分）五、设计题（共26分）1．用JK 触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。

《数字逻辑》期末考试A卷参考答案

《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。

(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。

—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的状态为QiQ 严0 0。

数字逻辑期末考试题及答案

数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。

答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。

答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。

答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。

答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。

答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。

(完整word版)数字逻辑和设计基础-期末复习题

1.采用3-8线译码器74LS138和门电路构成的逻辑电路如图所示, 请对该电路进行分析, 写出输出方程, 并化解为最简与-或式。

（10分）1.解: 分析此图, 可知: F1= ,F2=4567m m m m +++ 化简过程: 由卡诺图及公式化简均可, 此处略化简得: （2分）2F A =2.已知逻辑函数: , 试用一片4选1数据选择器和门电路实现该逻辑函数, 要求采用代数法, 写出设计全过程, 并画出电路图。

（10分）A 1ST YD 0D 1D 2D 3A 0① 写出逻辑函数F 的表达式（2分）==F A B C AB C ABC A BC ABCA B C AB C C A BC ABCA B C AB A BC ABC=+++++++++++（）② 写出4选1数据选择器输出端逻辑函数Y 的表达式（2分）100101102103Y A A D A A D A A D A A D =+++③令 , 比较和两式可得: （2分）01231D C D D D C ====④ 根据上式画出的逻辑图。

（4分）五、画出下列各触发器Q 端的波形: （设Q = 0）(10 分, 每小题5 分) 1、已知JK 触发器输入信号J 和K 、时钟脉冲CP 、异步置位端和的波形如下图所示, 试画出触发器输出端Q 的波形, 设初始状态为0。

（5分）QCPJS S DR DK J2.下图由边沿D 触发器构成的触发器电路, 设其初始状态为0。

输入信号如右图所示, 试画出Q 端的输出波形。

（5分）CP QD R D R六、小规模时序逻辑电路设计（15分）1.分析下图所示电路。

（15分）要求: 1）、写出驱动方程、状态方程、输出方程；2）、列出状态转换真值表, 画出状态转换图； 3）、说明电路的逻辑功能及启动特性。

Y解: 1.写方程式10202110102012121 Y=n n n n n n n nn n n D Q Q Q D Q Q Q Q Q D Q Q Q +++⎧⎧==⎪⎪⎪⎪==⎨⎨⎪⎪==⎪⎪⎩⎩驱动方程状态方程输出方程2.列状态转换真值表CP 脉冲序列2nQ 1nQ 0nQ +10n Q +11n Q +12n Q 000000112345001011011111111110110100100000001101111Y00010001无效状态3.画状态转换图电路为同步模6计数器, 不能自启动74LS161采用置数法实现十进制计数器的逻辑图。

《数字逻辑》——期末复习题及答案

《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。

A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。

A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。

数字逻辑期末考试卷以及答案

2.分析下面的时序电路，请写出控制函数和输出函数的表达式，列出状态表和状态图，描述起功能。（10 分）
班级:
学号：
第二页
.
…………………密……………封……………线……………密……………封……………
学号：
姓名
六、设计题（25 分） 1. 试设计一个检测电路，功能：检测四位二进制码中 1 的个数是否为奇数，若为偶数个 1，则输出为 1，否则输出为 0。（10 分） 2. 用 D 触发器设计一个六进制的计数器（10 分） 3. 用 74LS90 芯片实现上题的计数器。（5 分）。.
C.状态转换图
姓名
四、判断题（每题 1 分，共 10 分。对的打“√” ，错的打“×” ）（T ）1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。（ T）2. ROM 的每个与项（地址译码器的输出）都一定是最小项。（ F ）3. D 触发器的特性方程为 Q n + 1 = D ，与 Q n 无关，所以它没有记忆功能。（ F ） 4 . 计数器的模是指对输入的计数脉冲的个数。（ F ）5. 因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。（ F ）6. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ T ）7. 异或函数与同或函数在逻辑上互为反函数，所以 A B C ABC 。 ( F )8.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ T ）9. 一个二进制数的低 2 位为 0 ，则该数可被 4 整除。（ T ）10.同步时序电路中触发器的时钟是统一的。五、分析题(25 分) 1.下图所示组合电路，写出函数表达式，列出真值表，描述功能，并用三-八译码器 74138 芯片和适当的门电路实现。（15 分）

数字逻辑设计复习题

数字逻辑设计复习题一，逻辑函数1. 化简下列逻辑函数(3)(4)（5）2. 试求F A B C AB BC AC ABC =+++++()之最小项表达式。

二，试列出下图所示电路的逻辑真值表，并写出F=f (A,B,C,D)的逻辑表达式。

三，试设计一个三输入量的组合电路，要求它的输出F 与ABC 间的关系符合图示波形的对应关系，并用与非门实现之。

C AB C B BC A AC F +++=）（1(2) F(A,B,C,D) = Σm (0,1,2,5,6,7,8,9,13,14)åå+=)15,14,13,12,11,10()8,7,6,5,4,2,0(),,,(d m D C B A FD A D C C B B A F +++=C A C B A BC A C AB F +++=A四，设计一个逻辑电路，当三个输入A,B,C中至少有两个为低时，该电路则输出为高。

要求：(1)建立真值表；(2)从真值表写出布尔表达式；(3)画出最简逻辑电路图。

五，有A、B、C、D四位委员表决提案，提案需四分之三多数赞成才能通过，其中A具有一票否决权。

试用8选1数据选择器设计该表决器。

六，如图所示逻辑电路，试根据输入波形画出其输出波形。

七，画出图示触发器在所示输入波形作用下的输出Q 及Q 波形。

D CP tCP D QS D R DR DS DQ八，图所示为由D触发器构成的同步计数器电路，试作出状态转移图、各触发器的驱动方程和状态方程，并说明其逻辑功能且能否自启动？九，分析下图所示同步计数电路，作出状态转移表和状态图，并画出在时钟作用下各触发器输出的波形。

十，图是一种序列信号发生器，它由一个计数器和一个四选一数据选择器构成。

分析计数的工作原理，确定电路的模和状态转换关系，确定在计数器输出控制十一，分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明这个电路能对何种序列进行检测？十二，已知状态图如下，求电路的状态方程，并说明是何种类型的时序电路。

《数字逻辑设计及应用》期末考试卷

《数字逻辑设计及应用》期末考试卷一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要( )二进制数。

A．6B．7C．8D．92．余3码10001000对应的2421码为( )。

A．01010101B.10000101C.10111011D.111010113．补码1．1000的真值是( )。

A． +1.0111B. -1.0111C. -0.1001D. -0. 10004．标准或-与式是由( )构成的逻辑表达式。

A．与项相或B. 最小项相或C. 最大项相与D.或项相与5.根据反演规则，的反函数为( )。

A.B.C.D.6．下列四种类型的逻辑门中，可以用( )实现三种基本运算。

A. 与门B. 或门C. 非门D. 与非门7．将D触发器改造成T触发器，图1所示电路中的虚线框内应是( )。

A.或非门B. B. 与非门C.C. 异或门D.D. 同或门8．实现两个四位二进制数相乘的组合电路，应有( )个输出函数。

A． 8B. 9C. 10D. 119．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为( )。

A．JK=00B. JK=01C. JK=10D. JK=1110．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要( )个异或门。

A．2B.3C. C. 4D. D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。

每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。

对错2．逻辑函数则。

对错3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。

对错4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。

对错5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。

对错三．多项选择题(从各题的四个备选答案中选出两个或两个以上，并将其代号填写在题后的括号内，每题2分，共10分)1．小数“0”的反码形式有( )。

2018~2019数字逻辑设计期末考题

2018~2019 数字逻辑设计期末考题
回忆 by liuxilai && 18~19年选课同学
一、简答题（6×5=30分）
1、非确定组合逻辑优化中的蕴含项、质蕴含项和实质蕴含项
2、简述SR、D、JK、D触发器的功能
3、建立时间（setup time）和保持时间的概念，并说明如何确保同步时序逻辑电路正常的工作
4、请简述摩尔机、米利机和同步米利机的概念，并说明如何将前两者转换为后者
5、状态等价的两个含义
6、状态分配的五个原则
二、组合逻辑（2×10=20分）
1、用卡诺图化简以下函数，画卡诺图，并写出蕴含项与实质蕴含项（SOP）
F(A,B,C,D)=m(0,2,8,9,10,14)+d(3,4,5)
2、用QM算法化简以下函数
F(A,B,C,D)=m(0,1,2,5,6,7,8,9,10,14)+d(12)
三、时序逻辑（15×2=20）
1、用163计数器设计从1~24计数的计数器，输入为时钟信号CLK，，使能信号En,输出为进位ECO与h[4:0]。

2、使用蕴含表法化简以下状态表
四、状态机设计（30分）
1（10分）、用verilog语言，设计识别串行同步输入序列为1的同步米利机，初始状态复位时输出为0，当1的个数被3整除时输出为1.
2、（20分）米利机，当输入序列中出现011或101时，输出z0有效，序列可重叠。

1（10分）、给出以下状态图，补充完整（图中状态内的编码与输入序列无关）。

2）使用D触发器与最少的NAND与非门，根据上面的状态分配设计电路
（2分）画出二进制状态表
（8分）触发器激励输入与电路输出的卡诺图化简，并写出化简后的函数。

数字逻辑期末复习题

---------------------------------------------------------------最新资料推荐------------------------------------------------------数字逻辑期末复习题一、选择题（每小题 2 分，共 20 分） 1．八进制（273） 8中，它的第三位数 2 的位权为___B___。

A．(128) 10 B．(64) 10 C．(256) 10 D．(8) 10 2.已知逻辑表达式C B C A AB F + + =，与它功能相等的函数表达式_____B____。

A．AB F = B． C AB F + = C．C A AB F + = D． CB AB F + = 3. 数字系统中，采用____C____可以将减法运算转化为加法运算。

A．原码 B．ASCII 码 C．补码 D． BCD 码 4．对于如图所示波形,其反映的逻辑关系是___B_____。

A．与关系 B．异或关系 C．同或关系 D．无法判断 5．连续异或 1985 个 1 的结果是____B_____。

A．0 B．1 C．不确定 D．逻辑概念错误 6. 与逻辑函数D C B A F + + + = 功能相等的表达式为___C_____。

A． D C B A F + + + = B． D C B A F + + + = C． D CB A F = D． DC B A F + + = 7．下列所给三态门中，能实现 C=0 时，F= AB ；C=1 时，F 为高阻态的逻辑功能的是____A______。

C B A F amp; amp; EN A BF C B A amp; amp; EN8. 如图所示电路，若输入 CP 脉冲的频率为 100KHZ，则输出 Q 的1 / 3频率为_____D_____。

A． 500KHz B．200KHz C． 100KHz D．50KHz 9．下列器件中，属于时序部件的是_____A_____。

数字逻辑期末考试试卷含答案

数字逻辑期末考试试卷含答案一、选择题（共10题，每题2分，共20分）在下列选项中选择正确答案，并在答题卡上填写对应答案的字母。

1. 逻辑门是数字电路中最基本的组成单元，它由多个电子器件组合而成，能够实现逻辑运算。

下列不属于逻辑门的是：A. 与门B. 或门C. 非门D. 电容门2. 在数字电路中，最简单的存储单元是：A. 寄存器B. 计数器C. 缓存器D. 锁存器3. 二进制数是由二个字符0和1组成的数，它在计算机中占有重要地位。

下面哪个是5的十进制表示？A. 101B. 0101C. 110D. 00001014. 半加器是指具有两个输入端和两个输出端的二进制加法器。

下列选项中，不属于半加器的是：A. 异或门B. 与门C. 或门D. 非门5. 在数字电路中，集成电路是指将多个电子器件集成到一个芯片上，以实现特定功能。

下列选项中不属于集成电路的是：A. 与门B. 或门C. 霍尔开关D. 计数器6. 在计算机中，ALU指的是运算器，负责进行各种算术和逻辑运算。

下面哪个选项不属于ALU的功能？A. 加法运算B. 乘法运算C. 与门逻辑运算D. 异或门逻辑运算7. 时钟信号是数字电路中常见的同步信号，用于控制电路的工作时间。

下列选项中，不属于时钟信号的是：A. 脉冲信号B. 方波信号C. 高电平信号D. 低电平信号8. 译码器是指将输入的数字代码转换为特定信号输出，用于对输入数字进行解码。

下面哪个选项不属于译码器？A. 74LS138B. 74LS74C. 74LS47D. 74LS869. 在数字电路中，多路选择器是一种常用的逻辑电路，具有多个输入和一个输出。

下列选项中不属于多路选择器的是：A. 2:1选择器B. 4:1选择器C. 8:1选择器D. 16:1选择器10. D触发器是一种常用的时序元件，能够存储一个比特的数据。

下列选项中，不属于D触发器的是：A. RS触发器B. JK触发器C. T触发器D. D触发器与门二、填空题（共5题，每题4分，共20分）根据题目所给条件，在答题卡上填写正确的答案。

数字逻辑2018期末复习5.20

数字逻辑 2018期末复习（一）2018.5.20一、单项选择题1、n 个变量可构成（ 3 ）个最小项。

（1）、2n （2）2n-1 （3）n2 （4）12-n2、集电极开路（OC ）门电路如下所示，该电路实现的逻辑功能是（ 1 ）。

（1）DE ABC ⋅ （2）ABCDE （3）DE ABC +（4）DE ABC ⋅3、若两个逻辑函数表达式的对偶式F`和G`相等，则逻辑函数F 和G （ 1 ）。

（1）相等（2）不相等（3）可能等也可能不等（4）互补4、为了实现将D 触发器转换为JK 触发器，D 应等于（ 1 ）。

（1）Q K Q J + （2）Q K JQ + （3）Q K Q J + （4）Q K JQ + 5、构成一个6进制加法计数器，至少需要（ 2 ）个触发器。

（1）2个（2）3个（3）4个（4）5个6、对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式( 2 )。

(1) 互为反函数 (2) 互为对偶式 (3)相等 (4) 答案都不对7、F （A,B,C,D)=AB+CD,它包含的最小项个数是( 3 ) (1) 2个 (2) 4个 (3) 7个 (4) 8个8、下列编码是有效余三码的是( 3 )。

(1) 1111 (2) 0000 (3) 1010 (4) 00109、F(A,B,C,D)=AB+CD ，变量A,B,C 哪个取值组合能使F=1。

( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 101010、八进制数（175.236）8的十六制数是( 1 )。

(1)16(7.4)D F (2)16(7.4)D E (3)16(7.4)C F (4)16(7.3)D F11、下列逻辑函数中，与（A+B ）(A+C)等价的是( 3 )。

(1) F=AB (2)F=A+B (3) A+BC (4) F= B+C 12、函数F 的卡诺图如图1-1，其最简与或表达式是( 4 )。

数字逻辑期末考试试题题库及参考答案数电试数字逻辑期末考试试题题库及参考答案 (2)

××××学院试卷纸
200×～200×学年考试试题
题号一二三四五六得分
一、填空题（每空 1 分，共 20 分）
1、数字电路中并驾齐驱的两大分支是组合逻辑电路和时序逻辑电路。
2、主从型 JK 触发器的特征方程 Qn+1= JQn+KQn ; 主从型 JK 触发器的功能
有置 0 、置 1 、保持和翻转四种。
CD AB 00 01 11 10
00 1 01 1 1 11 1 1 10 1 1 1 1
2、用与非门实现 F AB ABC AC 的逻辑电路。（7分）
解： F AB ABC AC AB AC AC AB C AB C
A
&
B
C
&
& F
6
3
××××学院试卷纸逻辑电路的基本单元是触发器，具有记忆性。五、分析题（共 27 分）
1、图示为 JK 触发器构成的时序逻辑电路，请按下列要求分析电路。（15 分）
①说出此电路的类型
②写出电路的驱动方程和次态方程
③列出电路的功能转换真值表
④画出状态转换图
⑤检查自启动能力并指出电路功能。
解：①此电路中 2 位触发器由同一时钟脉冲控制，电路中除了时钟脉冲并无
二、判断下列说法的正确与错误（每小题 1 分，共 8 分）
1、数字电路最大的特点就是具有记忆性。
（错）
2、竞争冒险中凡电压毛刺为高电平时，均称为 1 冒险。（对）
1
××××学院试卷纸
3、数值译码器的输入量是十进制，输出量是二进制。（错）
4、仅具有翻转功能的触发器是 T 触发器。
（错）
5、74LS90 和 74LS163 都是具有自启动能力的集成计数器。（对）

数字逻辑试卷及答案

计算机学院第二学期《数字逻辑》期未考试试卷 A 卷学号班级姓名成绩一、填空（每空1分，共14分）1、（21.5）10=（）2=（）8=（）162、若0.1101x =-，则[]x 补=（）3、十进制数809对应的8421BCD 码是（）4、若采用奇校验，当信息位为10011时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数()()F A B C D =+⋅+的反函数是（）8、与非门扇出系数N O 的含义是（）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。

数字逻辑期末考试A卷参考答案

数字逻辑期末考试A卷参考答案Company number【1089WT-1898YT-1W8CB-9UUT-92108】《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√ ]2、BCD码能表示0至15之间的任意整数 [× ]3、余3码是有权码 [× ]4、2421码是无权码[× ]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[× ]6、计算机主机与鼠标是并行通信[× ]7、计算机主机与键盘是串行通信[√ ]8、占空比等于脉冲宽度除于周期[√ ]9、上升时间和下降时间越长，器件速度越慢[√ ]10、卡诺图可用来化简任意个变量的逻辑表达式 [× ]二、写出图中电路的逻辑函数表达式。

（每小题5分，共10分）1、F=A⊕B2、F=CDAB+三、选择题：（多选题，多选或少选不得分，每小题2分，共20分）四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。

2、欲表示十进制的十个数码，需要__4__个触发器。

3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。

4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。

5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。

6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。

7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。

8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。

数字逻辑期末测验考试题

数字逻辑期末测验考试题一、选择题（每小题1分，共30分）1. 在二进制加法中，下列哪个标志位表示进位？A. 符号位B. 零标志位C. 进位标志位D. 溢出标志位2. 下列哪个逻辑门可以用作记忆单元元件的输入？A. 与门B. 或门C. 非门D. 异或门3. 对于一个4位的全加器电路，需要使用多少个半加器和多少个全加器？A. 4个半加器，4个全加器B. 3个半加器，3个全加器C. 1个半加器，3个全加器D. 2个半加器，2个全加器4. 下列哪个逻辑门输出与输入相反的逻辑电平？A. 与门B. 或门C. 异或门D. 非门5. 在二进制计数系统中，下列哪个表示最大的数？A. 0B. 1C. 10D. 11二、填空题（每小题2分，共20分）1. 地址线的数量决定了一个内存芯片能够访问的最大地址数量，如果有n条地址线，则能够访问的最大地址数量是_________。

2. 下列哪个元件常用于将模拟信号转换为数字信号？。

3. 在二进制加法中，对于两个加数的每一位而言，全加器的输入端包括两个____________和一个__________。

4. 一个带有n个输入的数据选择器，需要使用_____________个2^n:1的数据选择器来实现。

5. 在数字电路中，__________是一个同步触发器，具有两个稳定状态。

三、简答题（每小题5分，共30分）1. 简述同步触发器和异步触发器的区别及各自的应用场景。

2. 画出4位全加器电路的逻辑方程并简述其工作原理。

3. 解释决定数字系统存储容量的两个参数：字长和字数。

4. 简述半加器和全加器之间的区别，并画出它们的逻辑电路图。

5. 介绍常见的数字逻辑门及其逻辑功能。

四、计算题（每小题10分，共20分）1. 使用带有两组4位选择输入A和B的数据选择器，选择输入为“11”的情况下，输出选择IN0.如果输入选择为“11”时所有输入为高电平，则输出IN0为高电平；否则为低电平。

请画出相应的真值表和逻辑电路图。

数字逻辑期末考试题

数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分） 1. （1011.11）B =（） D =（）H 2. （16）D =（）8421BCD 码。

3. 三态门的输出有、、三种状态。

6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。

7. 由n 位寄存器组成的扭环型移位寄存器可以构成进制计数器。

10. 四位环型计数器初始状态是1000，经过5个时钟后状态为。

11. 在RS 、JK 、T 和D 触发器中，触发器的逻辑功能最多。

12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是。

13. 在卡诺图化简逻辑函数时，圈1求得的最简与或式，圈0求得的最简与或式。

二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（）。

A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅= 3. 十进制数25用8421BCD 码表示为（）。

A. 10101 B. 0010 0101 C. 100101 D. 101014. 若用1表示高电平，0表示低电平，则是（）。

A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑 5. 下逻辑图的逻辑表达式为（）。

A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y = 6. 三态门的逻辑值正确是指它有（）。

A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（）。

A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（）。

数字逻辑期末复习题

数字逻辑期末复习题# 数字逻辑期末复习题## 第一部分：基本概念1. 定义解释：- 什么是数字逻辑？- 解释“逻辑门”和“布尔代数”的概念。

2. 逻辑门类型：- 列举常见的逻辑门类型，并简述其功能。

3. 布尔代数基本规则：- 列出布尔代数的基本运算规则。

## 第二部分：逻辑电路设计1. 电路设计原则：- 描述设计逻辑电路时应遵循的基本原则。

2. 组合逻辑电路：- 简述组合逻辑电路的特点和设计方法。

3. 时序逻辑电路：- 解释时序逻辑电路与组合逻辑电路的区别。

## 第三部分：逻辑函数简化1. 卡诺图：- 描述卡诺图的用途和基本使用方法。

2. 代数简化：- 简述如何使用代数方法简化逻辑表达式。

3. 应用实例：- 给出一个逻辑函数简化的例子，并展示简化过程。

## 第四部分：数字系统设计1. 系统设计流程：- 描述从需求分析到系统实现的整个设计流程。

2. 硬件描述语言：- 简述硬件描述语言（HDL）的作用和重要性。

3. 设计验证：- 讨论设计验证的重要性和常见的验证方法。

## 第五部分：数字逻辑在现代应用1. 计算机组成：- 描述数字逻辑在计算机组成中的应用。

2. 通信系统：- 简述数字逻辑在通信系统中的应用。

3. 自动化控制：- 讨论数字逻辑在自动化控制系统中的作用。

## 第六部分：复习题1. 选择题：- 给出几个关于逻辑门功能的选择题。

2. 简答题：- 提出几个关于逻辑电路设计的问题。

3. 计算题：- 给出需要使用卡诺图或代数方法简化的逻辑函数。

4. 应用题：- 设计一个简单的数字系统，如一个简单的加法器或计数器。

## 第七部分：案例分析1. 经典案例：- 分析一个经典的数字逻辑设计案例。

2. 问题诊断：- 描述如何诊断数字逻辑电路中的问题。

3. 改进建议：- 提供对现有数字逻辑设计的改进建议。

以上是数字逻辑期末复习题的大纲，涵盖了从基本概念到实际应用的各个方面，旨在帮助学生全面复习和准备考试。