EEPROM冗余纠错设计技术_张国贤

电子与第10卷第2期

收稿日期：2009-12-30EEPROM冗余纠错设计技术

张国贤，王晓玲，周昕杰

（中国电子科技集团公司第五十八研究所，江苏无锡 214035）

摘　要：随着CMOS工艺不断发展，芯片的集成度越来越高。存储器也向大容量、小体积发展。由于存储器容量的不断增加，存储器阵列在生产过程中出现缺陷的可能性将大大增加。为了提高产品的可靠性及经济利益，文章提出了利用硬件和软件冗余技术，将有误的数据及时发现并纠正。接下来分别介绍了硬件冗余和软件冗余的工作原理以及电路的实现方法，并验证了电路的正确性。此次工作，为目前的工作提供了技术基础，并为以后的EEPROM设计工作提供了良好的技术借鉴。

关键词：EEPROM；硬件冗余；软件冗余

中图分类号：TN402 文献标识码：A 文章编号：1681-1070（2010）02-0016-04

The Design Technology of EEPROM’s Redundant

ZHANG Guo-xian, W ANG Xiao-ling, ZHOU Xin-jie

（China Electronics Technology Group Corporation No.58 Research Institute, Wuxi 214035, China）

Abstract: With developing of CMOS technology, the density of chips is high. The memory also is developing to big capacity and small bulk. The possibilities of flaws in arrays of memory are increased in the production process. To improve the reliability, we used the technology of hardware redundant and software redundant to correct the errors. We introduced the mechanism and implement circuits of two designs. Then, the circuits correctness has been validated though the emulator. The designs not only satisfied the needs of present work, but supply a worthful reference for EEPROM design in future.

Key words: EEPROM; hardware redundant; software redundant

1 引言

自摩尔定律提出以来，集成电路持续地按此定律增长，这是基于栅长不断缩小的结果，器件栅长的缩小基本上依照等比例缩小的原则，促进其他工艺参数的提高。目前集成电路CMOS基本单元已经进入纳米时代。和CMOS发展趋势一样，存储器具有更大容量、更小体积和更低功耗的发展前景。对于EEPROM来说，从问世至今几十年的时间里，发展速度惊人，目前容量已经发展到几十兆。EEPROM的发展是以EEPROM的单元结构的变革为基础的。良好的EEPROM单元结构具有以下特点[1]：

（1）简化的工艺。如何采用简化的工艺做出EEPROM是进行EEPROM单元结构变革的首要考虑因素；

（2）减少单元面积。在保证性能的前提下，面积必须做得尽可能小，以提高集成度；

（3）提高可靠性。耐久度和保持特性是EEPROM 的两个重要的可靠性参数。单元的设计优化是保证EEPROM具有良好耐久性的基础。

第10卷，第2期V ol．　10，No．2

电子与封装

ELECTRONICS & P ACKAGING

总第82期

2010年2月

电 路 设 计

-　16 -

第10卷第2期

2 EEPROM冗余纠错技术介绍

由于存储器容量不断地增大，存储器阵列在生产过程中出现缺陷的可能性将大大增加。为了提高产品的可靠性及经济效益，冗余设计技术被提出来。利用冗余设计技术，将有误的数据发现并纠正。冗余纠错技术包括：硬件冗余纠错和软件冗余纠错。硬件冗余纠错指用冗余的单元替代正常阵列中有缺陷的单元。软件冗余纠错是指用编码技术，插入纠错码，将错误的存储信息纠正。

2.1 硬件冗余纠错技术

硬件冗余纠错技术主要有以下几类：列冗余、行冗余、行列冗余。

列冗余是指对位线，即Y方向上的冗余。如果正常存储阵列中在位线（BL）即Y方向单元存在缺陷，以位线为单位，使用冗余的位线（BR）替代有缺陷的位线（BL）。图1所示为列冗余示意图。

图1 列冗余示意图

行冗余是指对字线，即X方向上的冗余，如果正常存储阵列中在字线（WL）即X方向单元存在缺陷，以字线为单位，使用冗余的字线（WR）替代有缺陷的字线（WL）。图2为行冗余示意图。

图2 行冗余示意图

行列冗余是指对字线和位线，即X、Y方向均添加冗余，如果正常存储阵列中在字线（WL）即X方向，位线（BL）即Y方向单元均存在缺陷，以字线或者位线为单位，使用行列冗余线（WR、BR）替代有缺陷的字线（WL）和位线（BL）。图3为行列冗余示意图。

图3 行列冗余示意图

上述的三种冗余纠错技术，采用哪种技术，要根据芯片缺陷地址的分布来决定。如果存储阵列中的缺陷单元主要集中在位线上，则使用列冗余；如果存储阵列中的缺陷单元主要集中在字线上，则使用行冗余；如果存储阵列中的缺陷单元在字线和位线上都存在，则使用行列冗余。

硬件冗余纠错操作电路包括地址接收电路、地址译码电路。地址译码电路接收地址输入信号后，可以在存储阵列中找到唯一对应的存储单元，然后完成各种读写操作。

若所选中的操作存储单元存在缺陷，那将不能完成正常的存储功能（包括编程、擦除、读），则希望能够使用正常的冗余存储单元来替代这些缺陷单元，为此必须增加CAM（Content Addressable Memory）单元和地址比较电路。CAM单元的作用是存储缺陷地址，地址比较电路的作用是在地址译码前将输入地址与缺陷地址进行比较，并将比较结果送到行或列译码器，根据比较的结果以决定是否需要进行冗余替换。

当正常的存储阵列中存在缺陷单元时，首先要将缺陷单元地址写入CAM单元，每次译码电路启动前，都需要将存储阵列单元地址和CAM单元进行比较，如果比较结果显示为缺陷地址，标志为1，启动冗余译码电路，同时屏蔽正常的译码电路，有缺陷

张国贤，王晓玲，周昕杰：E E P R O M 冗余纠错设计技术

-　17 -