管脚分配表
常用电子器件管脚排列图
常用电子器件管脚排列图附录1 逻辑符号对照示例附录表1.1 逻辑非、逻辑极性符号对照示例（以反相器为例）附录表1.2 几种常用逻辑门的逻辑符号比较示例附录表1.3 逻辑符号、框图、管脚排列比较示列（以74HC390为例）附录2 集成电路1. 集成电路命名方法集成电路命名方法见附录表2.1附录表2.1 国产半导体集成电路型号命名法（GB3430-82）2．集成电路介绍集成电路IC 是封在单个封装件中的一组互连电路。
装在陶瓷衬底上的分立元件或电路有时还和单个集成电路连在一起，称为混合集成电路。
把全部元件和电路成型在单片晶体硅材料上称单片集成电路。
单片集成电路现在已成为最普及的集成电路形式，它可以封装成各种类型的固态器件，也可以封装成特殊的集成电路。
通用集成电路分为模拟(线性)和数字两大类。
模拟电路根据输入的各种电平，在输出端产生各种相应的电平；而数字电路是开关器件，以规定的电平响应导通和截止。
有时候集成电路标有LM (线性类型) 或DM(数字类型)符号。
集成电路都有二或三个电源接线端：用CC V 、DD V 、SS V 、V +、V -或GND 来表示。
这是一般应用所需要的。
双列直插式是集成电路最通用的封装形式。
其引脚标记有半圆形豁口、标志线、标志圆点 等，一般由半圆形豁口就可以确定各引脚的位置。
双列直插式的引脚排列图如附录图2.1所示。
3．使用TFL 集成电路与CMOS 集成电路的注意事项(1) 使用TYL 集成电路注意事项① TYL 集成电路的电源电压不能高于V 5.5+。
使用时，不能将电源与地颠倒错接，否则将会因为过大电流而造成器件损坏。
附录图 2.1双列直插式集成电路的引脚排列②电路的各输入端不能直接与高于V 5.5+和低于V 5.0-的低内阻电源连接，因为低内阻电源能提供较大的电流，导致器件过热而烧坏。
③除三态和集电极开路的电路外，输出端不允许并联使用。
如果将集电极开路的门电路输出端并联使用而使电路具有线与功能时，应在其输出端加一个预先计算好的上拉负载电阻到CC V 端。
管脚分配
SCLK
H17
CS#
K17
DOUT
J18
EDA/SOPC开发平台
串行DAC模块（ADC7513）
SCLK
F20
CS#
F21
DIN
E20
EDA/SOPC开发平台
可调数字时钟模块CLK
CLK
N2
24MHz～1Hz，共10个时钟可选
模拟信号源
接AD的内部输入端口
EDA/SOPC开发平台
Y1
CAS#
W3
CKE
Y3
WE#
V4
CLK
AA7
BA0
Y5
CS#
Y4
BA1
AA3
信号名称
EP2C35IO接脚
信号名称
EP2C35IO接脚
核心板模块
SDRAM（HY57V561620）
D0
P3
A0
AB3
D1
P4
A1
AB4
D2
R3
A2
AC3
D3
R4
A3
AD3
D4
T3
A4
AE2
D5
T4
A5
AD2
D6
U3
A6
-----------
核心板模块
SRAM（IDT74V416）
A0
AE25
A7
Y26
A1
AD24
A8
U24
A2
AD25
A9
W25
A3
AC25
A10
W26
A4
AC26
A11
V25
A5
AB25
A12
常用电子器件管脚排列图
常用电子器件管脚排列图附录1 逻辑符号对照示例附录表1.1 逻辑非、逻辑极性符号对照示例（以反相器为例）附录表1.2 几种常用逻辑门的逻辑符号比较示例附录表1.3 逻辑符号、框图、管脚排列比较示列（以74HC390为例）附录2 集成电路1. 集成电路命名方法集成电路命名方法见附录表2.1附录表2.1 国产半导体集成电路型号命名法（GB3430-82）2．集成电路介绍集成电路IC 是封在单个封装件中的一组互连电路。
装在陶瓷衬底上的分立元件或电路有时还和单个集成电路连在一起，称为混合集成电路。
把全部元件和电路成型在单片晶体硅材料上称单片集成电路。
单片集成电路现在已成为最普及的集成电路形式，它可以封装成各种类型的固态器件，也可以封装成特殊的集成电路。
通用集成电路分为模拟(线性)和数字两大类。
模拟电路根据输入的各种电平，在输出端产生各种相应的电平；而数字电路是开关器件，以规定的电平响应导通和截止。
有时候集成电路标有LM (线性类型) 或DM(数字类型)符号。
集成电路都有二或三个电源接线端：用CC V 、DD V 、SS V 、V +、V -或GND 来表示。
这是一般应用所需要的。
双列直插式是集成电路最通用的封装形式。
其引脚标记有半圆形豁口、标志线、标志圆点 等，一般由半圆形豁口就可以确定各引脚的位置。
双列直插式的引脚排列图如附录图2.1所示。
3．使用TFL 集成电路与CMOS 集成电路的注意事项(1) 使用TYL 集成电路注意事项① TYL 集成电路的电源电压不能高于V 5.5+。
使用时，不能将电源与地颠倒错接，否则将会因为过大电流而造成器件损坏。
附录图 2.1双列直插式集成电路的引脚排列②电路的各输入端不能直接与高于V 5.5+和低于V 5.0-的低内阻电源连接，因为低内阻电源能提供较大的电流，导致器件过热而烧坏。
③除三态和集电极开路的电路外，输出端不允许并联使用。
如果将集电极开路的门电路输出端并联使用而使电路具有线与功能时，应在其输出端加一个预先计算好的上拉负载电阻到CC V 端。
管脚对应表
点阵的第14行输入端口
R14
M6
点阵的第15行输入端口
R15
M5
点阵的第16行输入端口
CLK
L1
系统时钟输入端口
C9
U9
点阵的第10列输入端口
C10
U8
点阵的第11列输入端口
C11
R16
点阵的第12列输入端口
C12
R15
点阵的第13列输入端口
C13
R14
点阵的第14列输入端口
C14
J6
点阵的第15列输入端口
C15
R4
点阵的第16列输入端口
R0
L8
点阵的第1行输入端口
R1
J4
点阵的第2行输入端口
R2
H6
点阵的第3行输入端口
管脚对应表
信号名称
对应FPGA管脚名
说明
C0
P19
点阵的第1列输入端口
C1
P4
点阵的第2列输入端口
C2
R6
点阵的第3列输入端口
C3
R7
点阵的第4列输入端口
C4
R8
点阵的第5列输入端口
C5
J3
点阵的第6列输入端口
C6
W18
点阵的第7列输入端口
C7
R11
点阵的第8列输入端口
C8
U10
点阵的第9列输入端口
R3
H5
点阵的第4行输入端口
R4
H4
点阵的第5行输入端口
R5
H3
点阵的第6行输入端口
R6
G7
点阵的第7行输入端口
R7
G6
点阵的第8行输入端口
R8P6点阵Fra bibliotek第9行输入端口
74LS138管脚功能.
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
串口管脚分布
6
DSR
数据准备好（Data Set Ready）
6
DSR
数据准备好（Data Set Ready）
7
RTS
请求发送（Request To Send）
4
RTS
请求发送（Request To Send）
8
CTS
清除发送（Clear To Send）
5
CTS
清除发送（Clear To Send）
RS232引脚定义及串口通信中与USB等转接
2009-06-08 13:25
9针串口引脚定义25针串口引脚定义
9针RS-232串口（DB9）
.
25针RS-232串口（DB25）
引脚
简写
功能说明
引脚
简写
功能说明
1
CD
载波侦测（Carrier Detect）
8
CD
载波侦测（Carrier Detect）
2
RXD
接收数据（Receive）
3
RXD
接收数据（Receive）
3
TXD
发送数据（Transmit）
2
TXD
发送数据（Transmit）
4
DTR
数据终端准备（Data Terminal Ready）
20
DTR
数据终端准备（Data Terminal Ready）
5
GND
地线（Ground）
7Hale Waihona Puke GND9RI
振铃指示（Ring Indicator）
22
RI
振铃指示（Ring Indicator）
公头Male：
FPGA管脚分配图
169
FLAS H_ CS
156
音频 CODEC 模块（大板）
信号名称
对应 FPGA 引脚
SDIN
27
SCLK
33
CS
28
音频 CODEC 模块（小板）
信号名称
对应 FPGA 引脚
SDIN
93
SCLK
94
CS
88
音源模块
RESET
86
DATA
84
BUS Y
153
时钟源模块
信号名称 CLOCK（大板） CLOCK（小板）
216 VGA 接口（大板）
对应 FPGA 引脚
R
58
G
59
B
60
HS
61
VS 信号名称
62 VGA 接口（小板）
对应 FPGA 引脚
R
239
G
238
B
237
HS
235
VS 信号名称
236 PS/2 接口（大板上）
对应 FPGA 引脚
CLOCK
49
DATA 信号名称
82 PS/2 接口（大板下）
对应 FPGA 引脚
98
DB2
95
DB3
143
DB4
141
DB5
140
DB6
139
DB7
138
DB8
136
DB9
135
DB10
134
DB11
133
DB12
132
DB13
131
DB14
128
DB15
127
DB16
116
DB17
T2C5_T2C8_V5管脚分配表
管脚标号FPGA 管脚IO 方向功能SYS_CLK123I 时钟输入1SYS_CLK2132I 时钟输入2SYS_nRST 56IFPGA 复位LED06O LED15O LED23O LED34O SD_DATA031 I/O SD_DATA130 I/O SD_DATA233 I/O SD_DATA335 I/O SD_DATA434 I/O SD_DATA537 I/O SD_DATA639 I/O SD_DATA741 I/O SD_DATA877 I/O SD_DATA960 I/O SD_DATA1059 I/O SD_DATA1158 I/O SD_DATA1257 I/O SD_DATA1345 I/O SD_DATA1448 I/O SD_DATA1547 I/O SD_ADDR082O SD_ADDR186O SD_ADDR288O SD_ADDR387O SD_ADDR470O SD_ADDR569O SD_ADDR668O SD_ADDR767O SD_ADDR872O SD_ADDR975O SD_ADDR1084O SD_ADDR1174O SD_BA081O SD_BA180O SD_DQML 40O SD_DQMH61OEP2C5_EP2C8_V5核心板管脚分配表4个独立LED 灯SDRAM 数据总线SDRAM 地址总线SDRAM 的BANK 地址数据掩码SD_CS 76O 片选SD_RAS 46O 行地址选通SD_CAS 43O 列地址选通SD_WE 44O 写允许SD_CKE 63O 时钟使能SD_CLK 64O 时钟输入FLASH_DQ0180I/O FLASH_DQ1179I/O FLASH_DQ2176I/O FLASH_DQ3175I/O FLASH_DQ4173I/O FLASH_DQ5171I/O FLASH_DQ6170I/O FLASH_DQ7169I/O FLASH_ADDR0181O FLASH_ADDR1193O FLASH_ADDR2192O FLASH_ADDR3191O FLASH_ADDR4189O FLASH_ADDR5188O FLASH_ADDR6187O FLASH_ADDR7185O FLASH_ADDR8197O FLASH_ADDR9195O FLASH_ADDR10199O FLASH_ADDR11198O FLASH_ADDR12200O FLASH_ADDR13205O FLASH_ADDR14203O FLASH_ADDR15207O FLASH_ADDR16206O FLASH_ADDR17208O FLASH_ADDR1814O FLASH_ADDR1913O FLASH_ADDR2012O FLASH_ADDR2111O FLASH_ADDR2210O FLASH_CE 201O 片选FLASH_WE 165O 写信号(与网络芯片共用)FLASH_OE168O读信号(与网络芯片共用)FLASH 地址总线(与实验板V5的网络接口芯片共用地址总线)FLASH 数据总线（与实验板V5的网络接口芯片、LCD12864、LCD1602共用数据总线）管脚标号FPGA 管脚IO 方向功能KEY097I KEY199IKEY295I KEY396I 78LED_COM0137O 78LED_COM1135O 78LED_COM2139O 78LED_COM3138O 78LED_COM4142O 78LED_COM5141O 78LED_COM6144O 78LED_COM7143O 78LED_DATA0133I/O 78LED_Da 78LED_DATA1127I/O 78LED_Db 78LED_DATA2116I/O 78LED_Dc 78LED_DATA3117I/O 78LED_Dd 78LED_DATA4128I/O 78LED_De 78LED_DATA5134I/O 78LED_Df 78LED_DATA6115I/O 78LED_Dg 78LED_DATA7118I/O 78LED_Dh KB_DATA 94I PS2数据线KB_CLK 92I PS2时钟线I2C_SCL 147O I2C 时钟线I2C_SDA 149I/O I2C 数据线LCD12864_CS1160O LCD12864_CS2161O LCD12864_E 162O LCD12864使能LCD1602_E 163O LCD1602使能RTL8019_CS 150O 网络芯片片选信号RTL8019_INT 151I 网络芯片中断信号RTL8019_RST 164O 网络芯片复位信号RXD_UART 145I TXD_UART146O实验板_V5各功能管脚分配FOR EP2C5_EP2C8LCD12864左右屏片选信号RS232串口4个按键7位8段数码管公共端口RXD_USB106I TXD_USB107OVGA_HS108O VGA_VS110O VGA_R112O VGA_G113O VGA_B114OAD_CLK89OAD_CS105O AD_DATA90I TLC5620_CLK104O TLC5620_DATA103O TLC5620_LDAC101O TLC5620_LOAD102O AD转换器TLC549接口DA转换器TLC5620接口USB_UART口VGA接口。
常用电子器件管脚排列图
常用电子器件管脚排列图附录1 逻辑符号对照示例附录表1.1 逻辑非、逻辑极性符号对照示例（以反相器为例）附录表1.2 几种常用逻辑门的逻辑符号比较示例附录表1.3 逻辑符号、框图、管脚排列比较示列（以74HC 390为例）附录2 集成电路1. 集成电路命名方法 集成电路命名方法见附录表2.1附录表2.1 国产半导体集成电路型号命名法（GB3430-82）2．集成电路介绍 集成电路I C 是封在单个封装件中的一组互连电路。
装在陶瓷衬底上的分立元件或电路有时还和单个集成电路连在一起，称为混合集成电路。
把全部元件和电路成型在单片晶体硅材料上称单片集成电路。
单片集成电路现在已成为最普及的集成电路形式，它可以封装成各种类型的固态器件，也可以封装成特殊的集成电路。
通用集成电路分为模拟(线性)和数字两大类。
模拟电路根据输入的各种电平，在输出端产生各种相应的电平；而数字电路是开关器件，以规定的电平响应导通和截止。
有时候集成电路标有L M (线性类型) 或DM(数字类型)符号。
集成电路都有二或三个电源接线端：用CC V 、DD V 、SS V 、V +、V -或GND 来表示。
这是一般应用所需要的。
双列直插式是集成电路最通用的封装形式。
其引脚标记有半圆形豁口、标志线、标志圆点 等，一般由半圆形豁口就可以确定各引脚的位置。
双列直插式的引脚排列图如附录图2.1所示。
3．使用TFL 集成电路与C M OS 集成电路的注意事项 (1) 使用TYL 集成电路注意事项① TYL 集成电路的电源电压不能高于V 5.5+。
附录图 2.1双列直插式集成电路的引脚排使用时，不能将电源与地颠倒错接，否则将会因为过大电流而造成器件损坏。
②电路的各输入端不能直接与高于和V 5.5+低于的低内V 5.0-阻电源连接，因为低内阻电源能提供较大的电流，导致器件过热而烧坏。
芯片管脚排列图整理
附录7 常用集成电路引脚排列一、 集成运算放大器二、集成比较器 三、集成功率放大器五、74附录图7.1 LM741 附录图7.2 LM324附录图7.3 LM358 附录图7.4 0P07附录图7.5 LM339 附录图7.6 LM311附录图7.7 LM386 附录图7.8 LM380附录图7.9 556双时基电路 附录图7.10 555 时基电路附录图7.11 74LS00 四2输入 附录图7.12 74L S02四2 正与非门 输入正或非门 附录图7.13 74LS04 六反相器 附录图7.14 74L S08 四2 输入正与门附录图15 74LS10 三3输入 附录图16 74LS13双4输入正 正与非门 与非门（有施密特触发器） 附录图17 74LS14 六反 附录图18 74LS27 三输入 相器施密特触发器 正或非门附录图19 74LS32 四2输入 附录图20 74LS86四异或门正或门附录图7.21 74LS42、74145 附录图7.22 74LS 46、47、48、4线 – 10线 译码器 247、248249 BCD 七段译码器/ 驱动器附录图23 74LS73 双下降 附录图24 74LS74双上升沿D沿JK 触发器 触发器附录图25 74H78双主从JK 触发器 附录图26 74L S90十进制 异步计数器 （公共时钟、公共清除）附录图27 74LS138 3线– 8线 附录图.28 74LS139 双2 译码器 线–4线译码器 附录图29 74LS160 十进制 附录图30 74L S190十进制 同步计数器 同步加 / 减计数器 附录图31 74LS192 十进制同步 附录图32 74LS194 4位双向 加 / 减计数器（双时钟） 移位寄存器（并行存取）74LS193 4位二进制同步加 / 减计数器（双时钟）附录图7.33 4001四2输 附录图7.34 4002 双4入正或非门 输入正或非门六、 CMOS 集成电路附录图7.35 4011四2输入 附录图7.36 4012 双4输 正与非门 入正与非门附录图.37 4013双主从 附录图38 4017 十进制计数/ 型D 触发器 脉冲分配器 附录图7.39 4022 八进制计 附录图7.40 4023 三3输数/脉冲分配器 入正与非门附录图7.41 4071 四 附录图7.42 4070 四异 输入正或门 或门 附录图7.43 4066 四双向 附录图7.44 4069 六模拟开关 反相器 附录图7.45 40106 六施 附录图7.46 4082 双4输入密特触发器 正与门 附录图7.47 40110 计数 / 附录图7.48 40160 锁存 /七段译码 / 驱动器 十进制同步计数器 附录图7.49 40192 十进制同步加 附录图7.50 40194双向移位 / 减计数器 （双时钟） 寄存器 （并行存取） 40193 四位二进制加 / 减计数器 （双时钟）CD4060引脚排列 CD40110引脚排列 其它信息：高性能的静态C MOS 技术；150MHz(6.57ns 周期时间)；低功耗(1.8V 核，135MHz ；1.9V 核，150MH z ；3.3V I /O )设计；3.3V Flas h 编程电压；片上存储；达到128K×16闪存(8×4K 和6×16K 扇区)；2K×16 OTP ROM ；L0和L1：2个4K×16单存取RAM 块；H0：1个8K×16单存取RA M 块；M0和M1：2个1K×16单存取RAM 块；引导ROM (4K×16)， 软件引导模块；标准匹配图标；时钟和系统控制；提供动态P LL 系数改变；片上振荡器；看门狗计时器模块；3个外部中断；提供45个外围设各中断；128位安全性开关/上锁；保护Flas h/OTP 和L0/L1单存取RAM ；主要控制外围设各；2个事件管理器(EVA ，EVB)；与240×A 驱动器兼容；3个32位CPU 计时器；外围设各串行端口；串行外围设备中断；2个串行通信中断，标准UA RT ；加强控制器区域网络；具有SPI 模式的多通道缓冲串口(M cBSP )；12位模数转换器，16通道；2×8通道输入多工器；2个采样保持；单个转换时间：200ns ；管道转换时间：60ns ；多达56个单独可编程，多路通用输入/输出(GPIO )引脚；先进的仿真功能；分析与断点功能；开发工具包括：AN SI C /C ＋＋编译器/汇编器/连接器；DSP /BIOSTM ；JTAG 扫描控制器；评估模块；支持广泛的第三方合作数字电机控制；低功率模式，并节省电源；支持空闲，待机，停止模式；禁用个别外围设备时钟；封装选项：具有外部存储接口的176引脚的低轮廓四方扁平封装；温度选项：A ：－40～85℃ (GHH ，ZHH ，PGF ，PBK)；S/Q ：－40～125℃ (GHH ，ZHH ，PGF ，P BK)附录图51 4511二进制七段 附录图52 45128选1数据选择器 译码器 附录图53 4027 双JK 触发器 附录图7.54 4025 三3输入正或非门。
器件管脚图及功能表
1附录6 器件管脚图及功能表74LS74双D 正沿触发器 74LS273八D 触发器 74LS377八D 触发器74LS374八D 触发器（三态输出） 74LS175双输出四D 触发器74LS24574LS161四位二进制同步计数器 74LS139双2：4译码器274LS151 八选一选择器74LS157 四个二选一选择器74LS257 四个二选一选择器（非反相三态输出）注：i 等于d 2d 1d 0对应的十进制数6116 2K*8 RAM 2716 2K*8 ROM 2732 4K*8 ROM74LS138 3：8译码器 74LS148 8：3八进制优先编码器74LS85 四位幅度比较器附录9微指令寄存器的各字段微操作信号输出去向及功能指令字段IR7~03附录10 联机通讯指南一、准备1、准备一台PC机。
2、把TEC-2机在实验台上放好打开，将TEC-2的随机电源放在TEC-2的左侧，并确认电源开关处在关断的位置。
二、连接电源线1、将TEC-2机电源的直流输出插头P8插在TEC-2机垂直板左侧的插座P8上；将TEC-2机电源的直流输出插头P9插在TEC-2水平板左侧的插座P9上。
特别提醒注意：不要接反P8和P9，否则会烧机器或电源。
2、将TEC-2电源的电源线一端接电源的交流输入插孔，另一端接220V交流电源接线盒。
注意：TEC-2电源的交流电源线必须和计算机的电源线接在同一个有地线的电源接线盒上，以保证两设备共地，否则可能烧毁电源或机器。
三、连接TEC-2和PC1、准备好随机提供的TEC-2和PC的串口通讯电缆。
该电缆一端是9孔的插头，另一端是25孔的插头。
注意：TEC-2随机提供多条通讯电缆，请务必正确选用，以免错误连接造成联机失败。
2、把串口通讯电缆的9孔插头接在TEC-2机的上板左下角V70插座上，25孔插头插在计算机的串口上（COM1或COM2）。
如果PC上没有25针的串口或者25针的串口已被其它设备占用，TEC-2 随机提供一个9转25的转换器可以把25孔的插头转换成9孔的插头，接在9针的串口上。
FPGA管脚分配图
48
AEN
50
INT
236
RESET
47
以太网接口模块（小板）
信号名称
对应FPGA引脚
DB0
99
DB1
98
DB2
95
DB3
143
DB4
141
DB5
140
DB6
139
DB7
138
DB8
136
DB9
135
DB10
134
DB11
133
DB12
132
DB13
131
DB14
128
DB15
127
A0
160
A1
233
D2_5
206
D2_6
234
D2_7
201
D2_8
203
LED显示模块(小板)
LED0
82
LED1
83
LED2
84
LED3
85
拨挡开关模块（大板）
信号名称
对应FPGA引脚
K1
74
K2
73
K3
38
K4
39
K5
44
K6
45
K7
46
K8
83
拨挡开关模块（小板）
信号名称
对应FPGA引脚
SW1
29
SW2
161
A2
162
A3
163
A4
164
INT
195
RD
194
WR
193
AEN
197
RST
196
LED显示模块（大板）
74系列管脚排列
反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门LS02 LS32 LS51 LS64 LS65异或门比较器LS86译码器LS138 LS139寄存器LS74 LS175 LS373反相器:Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05_ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06Y = A ）││ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1Y 2A 2Y 3A 3Y GND驱动器:Vcc 6A 6Y 5A 5Y 4A 4Y┌┴—┴—┴—┴—┴—┴—┴┐│14 13 12 11 10 9 8│Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1Y 2A 2Y 3A 3Y GNDVcc -4C 4A 4Y -3C 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐_ │14 13 12 11 10 9 8│Y =A+C ）│四总线三态门74LS125│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘-1C 1A 1Y -2C 2A 2Y GNDVcc -G B1 B2 B3 B4 B8 B6 B7 B8┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器74LS245│20 19 18 17 16 15 14 13 12 11│）│ DIR=1 A=>B│ 1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A└┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘DIR A1 A2 A3 A4 A5 A6 A7 A8 GND页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器正逻辑与门,与非门:Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐│14 13 12 11 10 9 8│Y = AB ）│ 2输入四正与门74LS08│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GNDVcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐__ │14 13 12 11 10 9 8│Y = AB ）│ 2输入四正与非门74LS00│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GNDVcc 1C 1Y 3C 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐___ │14 13 12 11 10 9 8│Y = ABC ）│ 3输入三正与非门74LS10│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 2A 2B 2C 2Y GNDVcc H G Y┌┴—┴—┴—┴—┴—┴—┴┐│14 13 12 11 10 9 8│）│ 8输入与非门74LS30│ 1 2 3 4 5 6 7│ ________└┬—┬—┬—┬—┬—┬—┬┘ Y = ABCDEFGHA B C D E F GND页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器正逻辑或门,或非门:Vcc 4B 4A 4Y 3B 3A 3Y┌┴—┴—┴—┴—┴—┴—┴┐ 2输入四或门74LS32│14 13 12 11 10 9 8│）│ Y = A+B│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2A 2B 2Y GNDVcc 4Y 4B 4A 3Y 3B 3A┌┴—┴—┴—┴—┴—┴—┴┐ 2输入四或非门74LS02│14 13 12 11 10 9 8│___）│Y = A+B│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1Y 1A 1B 2Y 2A 2B GNDVcc 2Y 2B 2A 2D 2E 1F┌┴—┴—┴—┴—┴—┴—┴┐双与或非门74S51│14 13 12 11 10 9 8│_____）│ 2Y = AB+DE│ 1 2 3 4 5 6 7│_______└┬—┬—┬—┬—┬—┬—┬┘ 1Y = ABC+DEF1Y 1A 1B 1C 1D 1E GNDVcc D C B K J Y┌┴—┴—┴—┴—┴—┴—┴┐ 4-2-3-2与或非门74S64 74S65(OC门) │14 13 12 11 10 9 8│ ______________）│ Y = ABCD+EF+GHI+JK│ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘A E F G H I GND页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器2输入四异或门74LS86Vcc 4B 4A 4Y 3Y 3B 3A┌┴—┴—┴—┴—┴—┴—┴┐│14 13 12 11 10 9 8│）│ _ _│ 1 2 3 4 5 6 7│ Y=AB+AB└┬—┬—┬—┬—┬—┬—┬┘1A 1B 1Y 2Y 2A 2B GND8*2输入比较器74LS688_Vcc Y B8 A8 B7 A7 B6 A6 B5 A5┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8*2输入比较器74LS688│20 19 18 17 16 15 14 13 12 11│）││ 1 2 3 4 5 6 7 8 9 10│└┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘CE A1 B1 A2 B2 A3 B3 A4 B4 GND_Y=A1⊙B1+A2⊙B2+A3⊙B3+A4⊙B4+A5⊙B5+A6⊙B6+A7⊙B7+A8⊙B8页首非门,驱动器与门,与非门或门,或非门异或门,比较器译码器寄存器3-8译码器74LS138Vcc -Y0 -Y1 -Y2 -Y3 -Y4 -Y5 -Y6 __ _ _ _ __ _ _ __ _ _ __ _┌┴—┴—┴—┴—┴—┴—┴—┴┐ Y0=A B C Y1=A B B Y2=A B C Y3=A B C │16 15 14 13 12 11 10 9 │）│ __ _ _ __ _ __ _ __│ 1 2 3 4 5 6 7 8│ Y4=A B C Y5=A B C Y6=A B C Y7=A B C └┬—┬—┬—┬—┬—┬—┬—┬┘A B C -CS0 -CS1 CS2 -Y7 GND双2-4译码器74LS139Vcc -2G 2A 2B -Y0 -Y1 -Y2 -Y3 __ __ __ __ __ __ __ __┌┴—┴—┴—┴—┴—┴—┴—┴┐ Y0=2A 2B Y1=2A 2B Y2=2A 2B Y3=2A 2B │16 15 14 13 12 11 10 9 │）│ __ __ __ __ __ __ __ __│ 1 2 3 4 5 6 7 8│ Y0=1A 1B Y1=1A 1B Y2=1A 1B Y3=1A 1B└┬—┬—┬—┬—┬—┬—┬—┬┘-1G 1A 1B -Y0 -Y1 -Y2 -Y3 GND8*2输入比较器74LS688_Vcc Y B8 A8 B7 A7 B6 A6 B5 A5┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8*2输入比较器74LS688│20 19 18 17 16 15 14 13 12 11│）││ 1 2 3 4 5 6 7 8 9 10│└┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘CE A1 B1 A2 B2 A3 B3 A4 B4 GND_Y=A1⊙B1+A2⊙B2+A3⊙B3+A4⊙B4+A5⊙B5+A6⊙B6+A7⊙B7+A8⊙B8寄存器:Vcc 2CR 2D 2Ck 2St 2Q -2Q┌┴—┴—┴—┴—┴—┴—┴┐双D触发器74LS74│14 13 12 11 10 9 8 │）││ 1 2 3 4 5 6 7│└┬—┬—┬—┬—┬—┬—┬┘1Cr 1D 1Ck 1St 1Q -1Q GNDVcc 8Q 8D 7D 7Q 6Q 6D 5D 5Q ALE┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位锁存器74LS373│20 19 18 17 16 15 14 13 12 11│）││ 1 2 3 4 5 6 7 8 9 10│└┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘-OE 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND等.下面介绍一下常用的74芯片，以便大家在电路中遇到了查询----------------------------------------------------型号内容----------------------------------------------------74ls00 2输入四与非门74ls01 2输入四与非门(oc)74ls02 2输入四或非门74ls03 2输入四与非门(oc)74ls04 六倒相器74ls05 六倒相器(oc)74ls06 六高压输出反相缓冲器/驱动器(oc,30v) 74ls07 六高压输出缓冲器/驱动器(oc,30v)74ls08 2输入四与门74ls09 2输入四与门(oc)74ls10 3输入三与非门74ls11 3输入三与门74ls12 3输入三与非门(oc)74ls13 4输入双与非门(斯密特触发)74ls14 六倒相器(斯密特触发)74ls15 3输入三与门(oc)74ls16 六高压输出反相缓冲器/驱动器(oc,15v) 74ls17 六高压输出缓冲器/驱动器(oc,15v)74ls18 4输入双与非门(斯密特触发)74ls19 六倒相器(斯密特触发)74ls20 4输入双与非门74ls21 4输入双与门74ls22 4输入双与非门(oc)74ls23 双可扩展的输入或非门74ls24 2输入四与非门(斯密特触发)74ls25 4输入双或非门(有选通)74ls26 2输入四高电平接口与非缓冲器(oc,15v) 74ls27 3输入三或非门74ls28 2输入四或非缓冲器74ls30 8输入与非门74ls31 延迟电路74ls32 2输入四或门74ls33 2输入四或非缓冲器(集电极开路输出) 74ls34 六缓冲器74ls35 六缓冲器(oc)74ls36 2输入四或非门(有选通)74ls37 2输入四与非缓冲器74ls38 2输入四或非缓冲器(集电极开路输出) 74ls39 2输入四或非缓冲器(集电极开路输出) 74ls40 4输入双与非缓冲器74ls41 bcd-十进制计数器74ls42 4线-10线译码器(bcd输入)74ls43 4线-10线译码器(余3码输入)74ls44 4线-10线译码器(余3葛莱码输入)74ls45 bcd-十进制译码器/驱动器74ls46 bcd-七段译码器/驱动器74ls47 bcd-七段译码器/驱动器74ls48 bcd-七段译码器/驱动器74ls49 bcd-七段译码器/驱动器(oc)74ls50 双二路2-2输入与或非门(一门可扩展) 74ls51 双二路2-2输入与或非门74ls51 二路3-3输入,二路2-2输入与或非门74ls52 四路2-3-2-2输入与或门(可扩展)74ls53 四路2-2-2-2输入与或非门(可扩展) 74ls53 四路2-2-3-2输入与或非门(可扩展) 74ls54 四路2-2-2-2输入与或非门74ls54 四路2-3-3-2输入与或非门74ls54 四路2-2-3-2输入与或非门74ls55 二路4-4输入与或非门(可扩展)74ls60 双四输入与扩展74ls61 三3输入与扩展74ls62 四路2-3-3-2输入与或扩展器74ls63 六电流读出接口门74ls64 四路4-2-3-2输入与或非门74ls65 四路4-2-3-2输入与或非门(oc)74ls70 与门输入上升沿jk触发器74ls71 与输入r-s主从触发器74ls72 与门输入主从jk触发器74ls73 双j-k触发器(带清除端)74ls74 正沿触发双d型触发器(带预置端和清除端)74ls75 4位双稳锁存器74ls76 双j-k触发器(带预置端和清除端)74ls77 4位双稳态锁存器74ls78 双j-k触发器(带预置端,公共清除端和公共时钟端) 74ls80 门控全加器74ls81 16位随机存取存储器74ls82 2位二进制全加器(快速进位)74ls83 4位二进制全加器(快速进位)74ls84 16位随机存取存储器74ls85 4位数字比较器74ls86 2输入四异或门74ls87 四位二进制原码/反码/oi单元74ls89 64位读/写存储器74ls90 十进制计数器74ls91 八位移位寄存器74ls92 12分频计数器(2分频和6分频)74ls93 4位二进制计数器74ls94 4位移位寄存器(异步)74ls95 4位移位寄存器(并行io)74ls96 5位移位寄存器74ls97 六位同步二进制比率乘法器74ls100 八位双稳锁存器74ls103 负沿触发双j-k主从触发器(带清除端)74ls106 负沿触发双j-k主从触发器(带预置,清除,时钟) 74ls107 双j-k主从触发器(带清除端)74ls108 双j-k主从触发器(带预置,清除,时钟)74ls109 双j-k触发器(带置位,清除,正触发)74ls110 与门输入j-k主从触发器(带锁定)74ls111 双j-k主从触发器(带数据锁定)74ls112 负沿触发双j-k触发器(带预置端和清除端)74ls113 负沿触发双j-k触发器(带预置端)74ls114 双j-k触发器(带预置端,共清除端和时钟端) 74ls116 双四位锁存器74ls120 双脉冲同步器/驱动器74ls121 单稳态触发器(施密特触发)74ls122 可再触发单稳态多谐振荡器(带清除端)74ls123 可再触发双单稳多谐振荡器74ls125 四总线缓冲门(三态输出)74ls126 四总线缓冲门(三态输出)74ls128 2输入四或非线驱动器74ls131 3-8译码器74ls132 2输入四与非门(斯密特触发)74ls133 13输入端与非门74ls134 12输入端与门(三态输出)74ls135 四异或/异或非门74ls136 2输入四异或门(oc)74ls137 八选1锁存译码器/多路转换器74ls138 3-8线译码器/多路转换器74ls139 双2-4线译码器/多路转换器74ls140 双4输入与非线驱动器74ls141 bcd-十进制译码器/驱动器74ls142 计数器/锁存器/译码器/驱动器74ls145 4-10译码器/驱动器74ls147 10线-4线优先编码器74ls148 8线-3线八进制优先编码器74ls150 16选1数据选择器(反补输出)74ls151 8选1数据选择器(互补输出)74ls152 8选1数据选择器多路开关74ls153 双4选1数据选择器/多路选择器74ls154 4线-16线译码器74ls155 双2-4译码器/分配器(图腾柱输出)74ls156 双2-4译码器/分配器(集电极开路输出) 74ls157 四2选1数据选择器/多路选择器74ls158 四2选1数据选择器(反相输出)74ls160 可预置bcd计数器(异步清除)74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除)74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器74ls165 并行输入8位移位寄存器(补码输出)74ls166 8位移位寄存器74ls167 同步十进制比率乘法器74ls168 4位加/减同步计数器(十进制)74ls169 同步二进制可逆计数器74ls170 4*4寄存器堆74ls171 四d触发器(带清除端)74ls172 16位寄存器堆74ls173 4位d型寄存器(带清除端)74ls174 六d触发器74ls175 四d触发器74ls176 十进制可预置计数器74ls177 2-8-16进制可预置计数器74ls178 四位通用移位寄存器74ls179 四位通用移位寄存器74ls180 九位奇偶产生/校验器74ls181 算术逻辑单元/功能发生器74ls182 先行进位发生器74ls183 双保留进位全加器74ls184 bcd-二进制转换器74ls185 二进制-bcd转换器74ls190 同步可逆计数器(bcd,二进制)74ls191 同步可逆计数器(bcd,二进制)74ls192 同步可逆计数器(bcd,二进制)74ls193 同步可逆计数器(bcd,二进制)74ls194 四位双向通用移位寄存器74ls195 四位通用移位寄存器74ls196 可预置计数器/锁存器74ls197 可预置计数器/锁存器(二进制)74ls198 八位双向移位寄存器74ls199 八位移位寄存器74ls210 2-5-10进制计数器74ls213 2-n-10可变进制计数器74ls221 双单稳触发器74ls230 八3态总线驱动器74ls231 八3态总线反向驱动器74ls240 八缓冲器/线驱动器/线接收器(反码三态输出) 74ls241 八缓冲器/线驱动器/线接收器(原码三态输出) 74ls242 八缓冲器/线驱动器/线接收器74ls243 4同相三态总线收发器74ls244 八缓冲器/线驱动器/线接收器74ls245 八双向总线收发器74ls246 4线-七段译码/驱动器(30v)74ls247 4线-七段译码/驱动器(15v)74ls248 4线-七段译码/驱动器74ls249 4线-七段译码/驱动器74ls251 8选1数据选择器(三态输出)74ls253 双四选1数据选择器(三态输出)74ls256 双四位可寻址锁存器74ls257 四2选1数据选择器(三态输出)74ls258 四2选1数据选择器(反码三态输出) 74ls259 8为可寻址锁存器74ls260 双5输入或非门74ls261 4*2并行二进制乘法器74ls265 四互补输出元件74ls266 2输入四异或非门(oc)74ls270 2048位rom (512位四字节,oc)74ls271 2048位rom (256位八字节,oc)74ls273 八d触发器74ls274 4*4并行二进制乘法器74ls275 七位片式华莱士树乘法器74ls276 四jk触发器74ls278 四位可级联优先寄存器74ls279 四s-r锁存器74ls280 9位奇数/偶数奇偶发生器/较验器74ls28174ls283 4位二进制全加器74ls290 十进制计数器74ls291 32位可编程模74ls293 4位二进制计数器74ls294 16位可编程模74ls295 四位双向通用移位寄存器74ls298 四-2输入多路转换器(带选通)74ls299 八位通用移位寄存器(三态输出)74ls348 8-3线优先编码器(三态输出)74ls352 双四选1数据选择器/多路转换器74ls353 双4-1线数据选择器(三态输出)74ls354 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls355 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls356 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls357 8输入端多路转换器/数据选择器/寄存器,三态补码输出74ls365 6总线驱动器74ls366 六反向三态缓冲器/线驱动器74ls367 六同向三态缓冲器/线驱动器74ls368 六反向三态缓冲器/线驱动器74ls373 八d锁存器74ls374 八d触发器(三态同相)74ls375 4位双稳态锁存器74ls377 带使能的八d触发器74ls378 六d触发器74ls379 四d触发器74ls381 算术逻辑单元/函数发生器74ls382 算术逻辑单元/函数发生器74ls384 8位*1位补码乘法器74ls385 四串行加法器/乘法器74ls386 2输入四异或门74ls390 双十进制计数器74ls391 双四位二进制计数器74ls395 4位通用移位寄存器74ls396 八位存储寄存器74ls398 四2输入端多路开关(双路输出)74ls399 四-2输入多路转换器(带选通)74ls422 单稳态触发器74ls423 双单稳态触发器74ls440 四3方向总线收发器,集电极开路74ls441 四3方向总线收发器,集电极开路74ls442 四3方向总线收发器,三态输出74ls443 四3方向总线收发器,三态输出74ls444 四3方向总线收发器,三态输出74ls445 bcd-十进制译码器/驱动器,三态输出74ls446 有方向控制的双总线收发器74ls448 四3方向总线收发器,三态输出74ls449 有方向控制的双总线收发器74ls465 八三态线缓冲器74ls466 八三态线反向缓冲器74ls467 八三态线缓冲器74ls468 八三态线反向缓冲器74ls490 双十进制计数器74ls540 八位三态总线缓冲器(反向)74ls541 八位三态总线缓冲器74ls589 有输入锁存的并入串出移位寄存器74ls590 带输出寄存器的8位二进制计数器74ls591 带输出寄存器的8位二进制计数器74ls592 带输出寄存器的8位二进制计数器74ls593 带输出寄存器的8位二进制计数器74ls594 带输出锁存的8位串入并出移位寄存器74ls595 8位输出锁存移位寄存器74ls596 带输出锁存的8位串入并出移位寄存器74ls597 8位输出锁存移位寄存器74ls599 带输出锁存的8位串入并出移位寄存器74ls604 双8位锁存器74ls605 双8位锁存器74ls606 双8位锁存器74ls607 双8位锁存器74ls620 8位三态总线发送接收器(反相)74ls621 8位总线收发器74ls622 8位总线收发器74ls623 8位总线收发器74ls640 反相总线收发器(三态输出)74ls641 同相8总线收发器,集电极开路74ls642 同相8总线收发器,集电极开路74ls643 8位三态总线发送接收器74ls644 真值反相8总线收发器,集电极开路74ls645 三态同相8总线收发器74ls646 八位总线收发器,寄存器74ls647 八位总线收发器,寄存器74ls648 八位总线收发器,寄存器74ls649 八位总线收发器,寄存器74ls651 三态反相8总线收发器74ls652 三态反相8总线收发器74ls653 反相8总线收发器,集电极开路74ls654 同相8总线收发器,集电极开路74ls668 4位同步加/减十进制计数器74ls669 带先行进位的4位同步二进制可逆计数器74ls670 4*4寄存器堆(三态)74ls671 带输出寄存的四位并入并出移位寄存器74ls672 带输出寄存的四位并入并出移位寄存器74ls673 16位并行输出存储器,16位串入串出移位寄存器74ls681 4位并行二进制累加器74ls682 8位数值比较器(图腾柱输出)74ls683 8位数值比较器(集电极开路)74ls684 8位数值比较器(图腾柱输出)74ls685 8位数值比较器(集电极开路)74ls686 8位数值比较器(图腾柱输出)74ls687 8位数值比较器(集电极开路)74ls688 8位数字比较器(oc输出)74ls689 8位数字比较器74ls690 同步十进制计数器/寄存器(带数选,三态输出,直接清除)74ls691 计数器/寄存器(带多转换,三态输出)74ls692 同步十进制计数器(带预置输入,同步清除)74ls693 计数器/寄存器(带多转换,三态输出)74ls696 同步加/减十进制计数器/寄存器(带数选,三态输出,直接清除) 74ls697 计数器/寄存器(带多转换,三态输出)74ls698 计数器/寄存器(带多转换,三态输出)74ls699 计数器/寄存器(带多转换,三态输出)74ls716 可编程模n十进制计数器74ls718 可编程模n十进制计数器。