第06章时序逻辑电路习题解讲课讲稿
合集下载
时序逻辑电路教师讲义
0000 0001 0010 0011 0100 0101 0110
1111
0111
1110
1101
1100
1011
1010
1001
1000
图6.3.25
Q 3Q 2 Q 1Q 0
6.3.2 计数器
CLK 1 2 3 4 5 6 7 8 9
10 11 12
0 Q0 0 Q1 0 Q2 0 Q3 0
图6.3.38
6.3.2 计数器
设初态为1000，则其状态转换图为左图
6.3.2 计数器
图6.3.39为能自启动的环形计数器的电路，与图6.3.38所 示电路相比，加了一个反馈逻辑电路。
反馈逻辑电路
其状态方程为：
* Q0 * Q1 * Q2 Q * 3
D0 Q0 Q1 Q2 ' D1 Q0 D2 Q1 D3 Q2
图6.3.29
6.3.2 计数器
b. 并行进位方式 以低位片的进位输出信号作为高位片的工作状态控制 信号，两片的计数脉冲接在同一计数输入脉冲信号上。 例如，采用并行进位方式，利用74LS160实现100进制 计数器，其电路如图6.3.30所示。
图6.3.30
6.3.2 计数器
根据计数值M的特点，区分两种情形： ①若M＝N1×N2 则 接成N1进制计数器和N2进制计数器，即使得N1、N2均 小于N进制计数器； 再采用串行进位或并行进位方式将两个计数器连接， 构成M进制计数器。
6.3.2 计数器
三、任意进制计数器的构成方法
若已有N进制计数器，现在要实现M进制计数器
N进制
N M N M
M进制
6.3.2 计数器
1111
0111
1110
1101
1100
1011
1010
1001
1000
图6.3.25
Q 3Q 2 Q 1Q 0
6.3.2 计数器
CLK 1 2 3 4 5 6 7 8 9
10 11 12
0 Q0 0 Q1 0 Q2 0 Q3 0
图6.3.38
6.3.2 计数器
设初态为1000，则其状态转换图为左图
6.3.2 计数器
图6.3.39为能自启动的环形计数器的电路，与图6.3.38所 示电路相比，加了一个反馈逻辑电路。
反馈逻辑电路
其状态方程为：
* Q0 * Q1 * Q2 Q * 3
D0 Q0 Q1 Q2 ' D1 Q0 D2 Q1 D3 Q2
图6.3.29
6.3.2 计数器
b. 并行进位方式 以低位片的进位输出信号作为高位片的工作状态控制 信号，两片的计数脉冲接在同一计数输入脉冲信号上。 例如，采用并行进位方式，利用74LS160实现100进制 计数器，其电路如图6.3.30所示。
图6.3.30
6.3.2 计数器
根据计数值M的特点，区分两种情形： ①若M＝N1×N2 则 接成N1进制计数器和N2进制计数器，即使得N1、N2均 小于N进制计数器； 再采用串行进位或并行进位方式将两个计数器连接， 构成M进制计数器。
6.3.2 计数器
三、任意进制计数器的构成方法
若已有N进制计数器，现在要实现M进制计数器
N进制
N M N M
M进制
6.3.2 计数器
第06章时序逻辑电路习题解
[题6.20]分析图P 6.20给出的电路，说明这是多少进制的计数器，两片之间是多少进制。 74LSl61的功能表见表6.3.4。
解：这是采用整体置数法接成的计数器。 在出现LD'=0信号以前，两片74LSl61均按十六进制计数。即第(1)片到第(2) 片为十六进制。当第(1)片计为2，第(2)片计为5时产生LD'=0信号，待下一个 CLK信号到达后两片74LSl61同时被置零，总的进制为 5 X 16+2+1=83 故为八十三进制计数器。
图A 6.12
[题6.13]试分析图P 6.13的计数器在M=1和M=0时各为几进制。
解：图P6.13电路是采用同步置数法用74160接成的可变进制计数器。在M=1的 状态下，当电路进入Q3Q2Q1Q0=1001(九)以后，LD'=0。下一个CLK到达时将 D3D2D1D0=0100(四)置入电路中，使Q3Q2Q1Q0=0100，再从0100继续作加 法计数。因此，电路在0100到1001这六个状态间循环，构成六进制计数器。同 理，在M=0的情况下，电路计到1001后置入0010(二)，故形成八进制计数器。
[题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说 明电路实现的功能。A为输入变量。
解：由电路图写出驱动方程为 J1=K1=1 J2=K2=A Q1 将上述驱动方程代入JK触发器的特性方程，得到状态方程 Q1*=Q1' Q2*=A Q1 Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如图A 6.6所示。因为不存在无效 状态，所以电路不存在自启动与否的问题。 当A=0时电路对CLK脉冲作二进制加法计数，A=1时作二进制减法计数。
精选时序逻辑电路讲解讲义
Q1•
Q2
Q1
•
Q3
•
Q2
Q3n1 Q1• Q2 • Q3 Q2 • Q3 Y Q2• Q3
算出
Q Q Q n1 n1 n1 3 21
001、Y
0
算出
Q Q Q n1 n1 n1 3 21
010、Y
0
注意：异步时序电路中所有的触发器并非共用同一时钟，因此每次电路状 态发生转换时，首先要分析各触发器是否有时钟信号。有时钟作 用的触发器按状态方程计算次态，而无时钟作用的触发器则保 持原状态不变。
Q
C
SD J
K RD
Q
Q
RD D C SD
下降沿触发
上升沿触发
D触发器
2、动作特点：
触发器的次态仅仅取决于CP上升沿或下降沿到达时输入端 的逻辑状态，而和这之前或之后输入信号的状态无关。这 个特点使触发器抗干扰能力提高。
第10页，共61页。
3、工作过程（以JK触发器为例）：
（1）SD–直接置位端，RD–直接清零端，通常用来设置触
C
JQ
DQ
K CQ
CQ
Q
+5V SB
500
Q
周期性按动按钮 SB 相当于在两触发器的钟控端C 输入 脉冲列。对 JK 触发器，J=Qn、K=Qn，则：
Qn1 JQn KQn QnQn QnQn Qn
对D触发器，D=Qn，则Qn+1= D=Qn。两者均为来一个脉 冲，翻转一次，具有计数功能。但两者的翻转时刻不同。 JK触发器是在下降沿翻转，而D触发器是在上升沿翻转。
CP
Q
Q
SD J C K RD
J
K
J K Qn1 说明
数电课件时序电路
故障检测
通过测试和验证手段，发现时序电路中存在的故障和问题。
故障定位
确定故障发生的位置和原因，以便进行针对性的修复。
故障排除
根据故障定位结果，采取适当的措施排除故障，恢复时序电路的正常工作。
预防性维护
通过定期检查和维护，预防时序电路出现故障，提高系统的可靠性和稳定性。
THANKS
感谢观看
06
时序电路的测试与验证
测试方法
静态测试
通过输入一组已知的测试向量，观察输出结果是否符合预期，以检测 时序电路的功能性。
动态测试
模拟实际工作时序电路的行为，通过输入激励信号，观察输出响应是 否符合预期。
边界测试
针对电路的输入和输出边界进行测试，以确保电路在极限条件下的正 常工作。
仿真测试
利用仿真软件对时序电路进行模拟测试，以验证电路的功能和性能。
使用HDL对时序电路进行详细设计描述， 包括逻辑功能、输入输出接口和时序约
束等。
逻辑综合与优化
将HDL代码转换为具体的门级电路， 并进行优化，以满足性能、面积和功
耗等要求。
逻辑仿真与验证
利用HDL仿真工具对时序电路进行仿 真测试，验证设计的正确性和可靠性。
可编程逻辑器件开发
使用HDL在可编程逻辑器件（如 FPGA）上进行时序电路的开发和实 现。
详细描述
状态图是一种图形化表示时序电路状态转换的工具，通过状态图可以清晰地看出时序电 路的状态转换过程和状态转换条件。在状态图中，每个节点表示一个状态，箭头表示状 态转换的方向和条件。通过分析状态图，可以得出时序电路的次态方程和输出方程，进
而理解时序电路的工作原理。
状态转换表分析法
总结词
通过状态转换表可以系统地列出时序电路的所有可能的状态转换情况，是分析时序电路的另一种重要方法。
通过测试和验证手段，发现时序电路中存在的故障和问题。
故障定位
确定故障发生的位置和原因，以便进行针对性的修复。
故障排除
根据故障定位结果，采取适当的措施排除故障，恢复时序电路的正常工作。
预防性维护
通过定期检查和维护，预防时序电路出现故障，提高系统的可靠性和稳定性。
THANKS
感谢观看
06
时序电路的测试与验证
测试方法
静态测试
通过输入一组已知的测试向量，观察输出结果是否符合预期，以检测 时序电路的功能性。
动态测试
模拟实际工作时序电路的行为，通过输入激励信号，观察输出响应是 否符合预期。
边界测试
针对电路的输入和输出边界进行测试，以确保电路在极限条件下的正 常工作。
仿真测试
利用仿真软件对时序电路进行模拟测试，以验证电路的功能和性能。
使用HDL对时序电路进行详细设计描述， 包括逻辑功能、输入输出接口和时序约
束等。
逻辑综合与优化
将HDL代码转换为具体的门级电路， 并进行优化，以满足性能、面积和功
耗等要求。
逻辑仿真与验证
利用HDL仿真工具对时序电路进行仿 真测试，验证设计的正确性和可靠性。
可编程逻辑器件开发
使用HDL在可编程逻辑器件（如 FPGA）上进行时序电路的开发和实 现。
详细描述
状态图是一种图形化表示时序电路状态转换的工具，通过状态图可以清晰地看出时序电 路的状态转换过程和状态转换条件。在状态图中，每个节点表示一个状态，箭头表示状 态转换的方向和条件。通过分析状态图，可以得出时序电路的次态方程和输出方程，进
而理解时序电路的工作原理。
状态转换表分析法
总结词
通过状态转换表可以系统地列出时序电路的所有可能的状态转换情况，是分析时序电路的另一种重要方法。
时序逻辑电路基础知识讲解
同步时序电路的时钟 方程可省去不写。
写
输出方程： Y Q1nQ2n
输出仅与电路现态有关，为 穆尔型时序电路。
方 程 式
驱动方程：
J
2
J1
Q1n Q0n
K2 Q1n K1 Q0n
J
0
Q2n
K0 Q2n
2 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状 态按递减规律循环变化，即：
000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。
6.3 计数器
计数器——用以统计输入脉冲CP个数的电路。
计数器的分类： （1）按计数进制可分为二进制计数器和非二进 制计数器。 非二进制计数器中最典型的是十进制计数器。
FF0
例 CP 1D C1
2
FF1
FF2
Q0 1D
Q1 1D
Q2
C1
C1
Q0
Q1
Q2
异步时序电路，时钟方程： 1
写
CP2 Q1，CP1 Q0，CP0 CP
方 电路没有单独的输出，为穆尔型时序电路。
程 驱动方程：
式
D2 Q2n，D1 Q1n，D0 Q0n
2 求状态方程
D触发器的特性方程：
000 001
010
QQ1212nnnn1111
1001不,不不变变10变,,QQ11 1010不不变变10,,QQ00
0 1
1 0
1 0
Q00nn11 10 10,,CCPP
数字电子技术时序逻辑电路习题PPT学习教案
1
0
111
1
1
(4)电路逻辑功能：一位二进制全加器，本位和 由Z端子输出，进位由JKFF的Q端输出。
标题区
节目录
第12页/共55页
6.2 试作出101序列检测器的状态图。该同步电 路有一根输入线X，一根输出线Z，对应于输入 序列101的最后一个“1”，输出Z=1，其余情况 下输出为“0”。
(1) 101序列可以重叠，例如： X：010101101 Z：
第22页/共55页
可逆二进制计数器，A＝0时做 加计数，A＝1时做减计数
第23页/共55页
[题6.32] JK触发器和门电路，4位循环码计数器
第24页/共55页
第25页/共55页
第26页/共55页
第27页/共55页
第28页/共55页
第29页/共55页
第30页/共55页
[题6.33] 用D触发器和门电路设计一个十一进制计数器
第47页/共55页
4、画出全状态图
00 0/0 1/0 01
0/0 1/1
0/1
0/0 1/0
11
10
1/0
电路是一个自启动电路，完成设计要求
第48页/共55页
例：设计一个咖啡产品包装线上用的检测逻辑电路。正 常工作状态下，传送带顺序送出成品，每三瓶一组，装 入一个纸箱中，如图示。每组含两瓶咖啡和一瓶咖啡伴 侣，咖啡的顶盖为棕色，咖啡伴侣顶盖为白色。要求在 传送带上的产品排列次序出现错误时逻辑电路能发出故 障信号，同时自动返回初始状态。
(2) 100010序10列10不01可以重叠，例如： X：0101011010 Z： 0001000010
标题区
节目录
第13页/共55页
时序逻辑电路讲义
（2） 状态方程 D触发器的特性方程为Q *＝D，得 * D1 Q1 Q 1 D1 Q1 * D A Q Q 1 2 2 Q2 D2 A Q1 Q2 （3) 输出方程 Q2 )] A Q1Q2 AQ1 Q2 Y [( A Q1Q2 ) ( AQ1
（5)状态转换图
图6.2.5 故此电路为有输入控制的逻辑电路，为可控计数器。 A＝0为加法计数器，A＝1为减法计数器。
6.2 时序逻辑电路的分析方法
（6)时序图
CLK 0 A
t
0 Q1
0 Q2 0 Y 0 t t
t
t
图 例6.2.2电路的时序图
6.2 时序逻辑电路的分析方法
四、状态机流程图（SM图） 三种图形符号
图6.2.4
6.2 时序逻辑电路的分析方法
(4）状态转换表 * Q 1 D1 Q1 * Q2 D2 A Q1 Q2 Q2 )] A Q1Q2 AQ1 Q2 Y [( A Q1Q2 ) ( AQ1 A＝0时为4进制加法计数器 A＝1时 为4进制减法计数器 * * * * Q Q Q Q Q2 Q1 Y Q Q Y 2 1 2 1 2 1
6.2 时序逻辑电路的分析方法
例6.2.1 试分析图6.2.1所示的时序逻辑电路的逻辑功能， 写出它的驱动方程、状态方程和输出方程，写出电路 的状态转换表，画出状态转换图和时序图。
图6.2.1 解：(1) 驱动方程： J 1 (Q2Q3 ), K 1 1
J 2 Q1 , J Q Q , 1 2 3 Q3 ) K 2 (Q1 K 3 Q2
二、状态转换图 将状态转换表以图形的方式直观 表示出来，即为状态转换图。
（5)状态转换图
图6.2.5 故此电路为有输入控制的逻辑电路，为可控计数器。 A＝0为加法计数器，A＝1为减法计数器。
6.2 时序逻辑电路的分析方法
（6)时序图
CLK 0 A
t
0 Q1
0 Q2 0 Y 0 t t
t
t
图 例6.2.2电路的时序图
6.2 时序逻辑电路的分析方法
四、状态机流程图（SM图） 三种图形符号
图6.2.4
6.2 时序逻辑电路的分析方法
(4）状态转换表 * Q 1 D1 Q1 * Q2 D2 A Q1 Q2 Q2 )] A Q1Q2 AQ1 Q2 Y [( A Q1Q2 ) ( AQ1 A＝0时为4进制加法计数器 A＝1时 为4进制减法计数器 * * * * Q Q Q Q Q2 Q1 Y Q Q Y 2 1 2 1 2 1
6.2 时序逻辑电路的分析方法
例6.2.1 试分析图6.2.1所示的时序逻辑电路的逻辑功能， 写出它的驱动方程、状态方程和输出方程，写出电路 的状态转换表，画出状态转换图和时序图。
图6.2.1 解：(1) 驱动方程： J 1 (Q2Q3 ), K 1 1
J 2 Q1 , J Q Q , 1 2 3 Q3 ) K 2 (Q1 K 3 Q2
二、状态转换图 将状态转换表以图形的方式直观 表示出来，即为状态转换图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
解：经过4个时钟信号作用以后，两个寄存器里的数据分别为A3A2A1A0=1100， B3B2B1B0=0000。这是一个4位串行加法器电路。
[题6.11]分析图P 6.11的计数器电路，说明这是多少进制的计数器。十进制计数器74160的 功能表与表6.3.4相同。
解：图P 6.11是采用同步置数法接成的七进制计数器。当计数器计成1001(9) 状态时，LD'变成低电位。待下一个CLK脉冲到来时，将电路置成 Q3Q2Q1Q0=0011(3)，然后再从3开始作加法计数。在CLK连续作用下，电路将 在0011—1001这七个状态间循环，故电路为七进制计数器。
图A 6.7
[题6.8]分析图P 6.8电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态 转换图。图中的X、Y分别表示输入逻辑变量和输出逻辑变量。
解：首先从给定电路图写出它的驱动方程 J0=(XEQ1)'; K0=(XQ1)' J1=XEQ0; K1=(X'Q0)' 将上面的驱动方程代入JK触发器的特性方程，得到电路的状态方程 Q0*=(XOQ1)'Q0'+(XQ1)Q0=X'Q1'Q0'+XQ1 Q1*=(XEQ0)Q1'+(X'Q0)Q1=XQ1'Q0'+X'Q0 输出方程为 Y=XQ1+X'Q0 根据状态方程和输出方程画出的状态转换图如图A 6.8所示。
图A 6.8
[题6.9]试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见 表6.3.2。
解：见图A 6.9。
图A 6.9
[题6.10]在图P6.10电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1001， B3B2B1B0=0011，CI的初始值为0，试问经过4个CLK信号作用以后两个寄存器中的数据 如何?这个电路完成什么功能?
图A 6.4
[题6.5]试分析图P 6.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图。A为输入逻辑变量。
解：首先从电路图写出它的驱动方程 D1=AQ2' D2=A(Q1'Q2')'=A(Q1+Q2) 将上式代入D触发器的特性方程后得到电路的状态方程 Q1*=AQ2' Q2*=A(Q1+Q2) 电路的输出方程为 Y=AQ1'Q2 根据状态方程和输出方程画出的状态转换图如图A 6.5所示。
[题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说 明电路实现的功能。A为输入变量。
解：由电路图写出驱动方程为 J1=K1=1 J2=K2=A Q1 将上述驱动方程代入JK触发器的特性方程，得到状态方程 Q1*=Q1' Q2*=A Q1 Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如图A 6.6所示。因为不存在无效 状态，所以电路不存在自启动与否的问题。 当A=0时电路对CLK脉冲作二进制加法计数，A=1时作二进制减法计数。
第06章时序逻辑电路习题解
[题6.2]分析图P6.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图，并说明该电路能否自启动。
解：由给定的电路图写出驱动方程为 D1=Q3' D2=Q1 D3=Q1Q2 将驱动方程代入D触发器的特性方程Q*=D，得到电路的状态方程 Q1*=Q3' Q2*=Q1 Q3*=Q1Q2 电路的输出方程为 Y=(Q1'Q3)'=Q1+Q3' 电路的状态转换图如图A 6.2所示，电路能够自启动。
图A6.3
[题6.4]试分析图P 6.4所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出 方程，画出电路的状态转换图，检查电路能否自启动。
解：从电路图写出驱动方程为 D0=(Q0+Q1)'(Q1 Q2)=Q0'Q2'+Q0Q1'Q2+Q1Q2' D1=Q0 D2=Q1 将上述驱动方程代入D触发器的特性方程，得到状态方程 Q0*=Q0'Q2'+Q0Q1'Q2+Q1Q2' Q1*=Q0 Q2*=Q1 输出方程为 Y=Q0Q1'Q2' 根据得到的状态方程和输出方程，即可画出电路的状态转换图，如图A 6.4所 示。当电路进入无效状态(Q0Q1Q2=111)后，在时钟信号作用下能自行进入有 效循环，所以电路能自启动。
图A 6.6
[题6.7]分析图P 6.7的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图，说明电路能否自启动。
解：由电路图写出驱动方程为 J0=K0=1 J1=Q0'(Q2'Q3')'; K1=Q0' J2=Q0'Q3; K2=Q0'Q1' J3=Q0'Q1'Q2'; K3=Q0' 将上述驱动方程代入JK触发器的特性方程，得到状态方程为 Q0*=Q0' Q1*=Q0'Q1'(Q2+Q3)+Q0Q1 Q2*=Q0'Q2'Q3+(Q0+Q1)Q2 Q3*=Q0'Q1'Q2'Q3'+Q0Q3 输出方程为 Y=Q0'Q1'Q2'Q3' 根据状态方程和输出方程画出的状态转换图如图A 6.7所示。电路能自启动。
[题6.12]分析图P 6.12的计数器电路，画出电路的状态转换图，说明这是多少进制的计数 器。十六进制计数器74LS161的功能表如表6.3.4所示。
解：图P6.12电路是采用异步置零法用74LS161接成的十进制计数器。当计数 器进入Q3Q2Q1Q0=1010状态后，与非门输出低电平置零信号，立刻将计数器置 成Q3Q2Q1Q0=0000状态。由于Q3Q2Q1Q0=1010是一个过渡状态，不存在于稳 定状态的循环中，所以电路按0000-1001这十个状态ቤተ መጻሕፍቲ ባይዱ序循环，是十进制计数 器。电路的状态转换图如图A 6.12所示。
图A 6.2
[题6.3]分析图P 6.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图，说明电路能否自启动。
解：从给定的电路图写出驱动方程为 J1=K1=Q3' J2=K2=Q1 J3=Q1Q2; K3=Q3 将上面的驱动方程代入JK天触发器的特性方程后得到状态方程为 Q1*=Q3'Q1'+Q3Q1=Q3Q1 Q2*=Q1Q2'+Q1'Q2=Q2Q1 Q3*=Q1Q2Q3' 由电路图上可知，输出方程为 Y=Q3 根据状态方程和输出方程画出的状态转换图如图A 6.3所示。电路能够自启动。
[题6.11]分析图P 6.11的计数器电路，说明这是多少进制的计数器。十进制计数器74160的 功能表与表6.3.4相同。
解：图P 6.11是采用同步置数法接成的七进制计数器。当计数器计成1001(9) 状态时，LD'变成低电位。待下一个CLK脉冲到来时，将电路置成 Q3Q2Q1Q0=0011(3)，然后再从3开始作加法计数。在CLK连续作用下，电路将 在0011—1001这七个状态间循环，故电路为七进制计数器。
图A 6.7
[题6.8]分析图P 6.8电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态 转换图。图中的X、Y分别表示输入逻辑变量和输出逻辑变量。
解：首先从给定电路图写出它的驱动方程 J0=(XEQ1)'; K0=(XQ1)' J1=XEQ0; K1=(X'Q0)' 将上面的驱动方程代入JK触发器的特性方程，得到电路的状态方程 Q0*=(XOQ1)'Q0'+(XQ1)Q0=X'Q1'Q0'+XQ1 Q1*=(XEQ0)Q1'+(X'Q0)Q1=XQ1'Q0'+X'Q0 输出方程为 Y=XQ1+X'Q0 根据状态方程和输出方程画出的状态转换图如图A 6.8所示。
图A 6.8
[题6.9]试画出用4片74LS194A组成16位双向移位寄存器的逻辑图。74LS194A的功能表见 表6.3.2。
解：见图A 6.9。
图A 6.9
[题6.10]在图P6.10电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1001， B3B2B1B0=0011，CI的初始值为0，试问经过4个CLK信号作用以后两个寄存器中的数据 如何?这个电路完成什么功能?
图A 6.4
[题6.5]试分析图P 6.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图。A为输入逻辑变量。
解：首先从电路图写出它的驱动方程 D1=AQ2' D2=A(Q1'Q2')'=A(Q1+Q2) 将上式代入D触发器的特性方程后得到电路的状态方程 Q1*=AQ2' Q2*=A(Q1+Q2) 电路的输出方程为 Y=AQ1'Q2 根据状态方程和输出方程画出的状态转换图如图A 6.5所示。
[题6.6]分析图P 6.6给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说 明电路实现的功能。A为输入变量。
解：由电路图写出驱动方程为 J1=K1=1 J2=K2=A Q1 将上述驱动方程代入JK触发器的特性方程，得到状态方程 Q1*=Q1' Q2*=A Q1 Q2 输出方程为 Y=AQ1Q2+A'Q1'Q2' 根据状态方程和输出方程画出的状态转换图如图A 6.6所示。因为不存在无效 状态，所以电路不存在自启动与否的问题。 当A=0时电路对CLK脉冲作二进制加法计数，A=1时作二进制减法计数。
第06章时序逻辑电路习题解
[题6.2]分析图P6.2时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图，并说明该电路能否自启动。
解：由给定的电路图写出驱动方程为 D1=Q3' D2=Q1 D3=Q1Q2 将驱动方程代入D触发器的特性方程Q*=D，得到电路的状态方程 Q1*=Q3' Q2*=Q1 Q3*=Q1Q2 电路的输出方程为 Y=(Q1'Q3)'=Q1+Q3' 电路的状态转换图如图A 6.2所示，电路能够自启动。
图A6.3
[题6.4]试分析图P 6.4所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出 方程，画出电路的状态转换图，检查电路能否自启动。
解：从电路图写出驱动方程为 D0=(Q0+Q1)'(Q1 Q2)=Q0'Q2'+Q0Q1'Q2+Q1Q2' D1=Q0 D2=Q1 将上述驱动方程代入D触发器的特性方程，得到状态方程 Q0*=Q0'Q2'+Q0Q1'Q2+Q1Q2' Q1*=Q0 Q2*=Q1 输出方程为 Y=Q0Q1'Q2' 根据得到的状态方程和输出方程，即可画出电路的状态转换图，如图A 6.4所 示。当电路进入无效状态(Q0Q1Q2=111)后，在时钟信号作用下能自行进入有 效循环，所以电路能自启动。
图A 6.6
[题6.7]分析图P 6.7的时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图，说明电路能否自启动。
解：由电路图写出驱动方程为 J0=K0=1 J1=Q0'(Q2'Q3')'; K1=Q0' J2=Q0'Q3; K2=Q0'Q1' J3=Q0'Q1'Q2'; K3=Q0' 将上述驱动方程代入JK触发器的特性方程，得到状态方程为 Q0*=Q0' Q1*=Q0'Q1'(Q2+Q3)+Q0Q1 Q2*=Q0'Q2'Q3+(Q0+Q1)Q2 Q3*=Q0'Q1'Q2'Q3'+Q0Q3 输出方程为 Y=Q0'Q1'Q2'Q3' 根据状态方程和输出方程画出的状态转换图如图A 6.7所示。电路能自启动。
[题6.12]分析图P 6.12的计数器电路，画出电路的状态转换图，说明这是多少进制的计数 器。十六进制计数器74LS161的功能表如表6.3.4所示。
解：图P6.12电路是采用异步置零法用74LS161接成的十进制计数器。当计数 器进入Q3Q2Q1Q0=1010状态后，与非门输出低电平置零信号，立刻将计数器置 成Q3Q2Q1Q0=0000状态。由于Q3Q2Q1Q0=1010是一个过渡状态，不存在于稳 定状态的循环中，所以电路按0000-1001这十个状态ቤተ መጻሕፍቲ ባይዱ序循环，是十进制计数 器。电路的状态转换图如图A 6.12所示。
图A 6.2
[题6.3]分析图P 6.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程， 画出电路的状态转换图，说明电路能否自启动。
解：从给定的电路图写出驱动方程为 J1=K1=Q3' J2=K2=Q1 J3=Q1Q2; K3=Q3 将上面的驱动方程代入JK天触发器的特性方程后得到状态方程为 Q1*=Q3'Q1'+Q3Q1=Q3Q1 Q2*=Q1Q2'+Q1'Q2=Q2Q1 Q3*=Q1Q2Q3' 由电路图上可知，输出方程为 Y=Q3 根据状态方程和输出方程画出的状态转换图如图A 6.3所示。电路能够自启动。