数字电子技术时序逻辑电路(PPT 57)
合集下载
数字电子技术之时序逻辑电路介绍课件
存储逻辑电路：具有记忆功能，输 出取决于当前输入和历史状态
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
数字电子技术基础全套ppt课件
输出方程
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
Y ( A Q ( 1 Q 2 ) ( A Q 1 Q 2 ) ) A Q 1 Q 2 A Q 1 Q 2
③计算、 列状态转
换表
Y 输A 入Q 1 Q 2 现A Q 态1 Q 2
A Q2 Q1
次
Q2*
态
Q1*
00 0
01
00 1
10
01 0
11
QQ102*1*AQ01 1 Q1
双向移位寄存器
2片74LS194A接成8位双向移位寄存器
用双向移位寄存器74LS194组成节日彩灯控制电路
1k
LED 发光 二极管
Q=0时 LED亮
+5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
74LS194
S0
D1 D2 D3 DIL CLK +5V
RD Q0 DIR D0
Q1
Q2
Q3 S1
二.一般掌握的内容：
（1）同步、异步的概念，电路现态、次态、有效 状态、无效状态、有效循环、无效循环、自启动的 概念，寄存的概念；
（2）同步时序逻辑电路设计方法。
6.1 概述
一、组合电路与时序电路的区别
1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。
2. 时序电路：
电路在某一给定时刻的输出
1 0 Q2
0 1
0 1
10 1
00
11 0
01
11 1
10
输出
Y
0 0 0 1 1 0 0 0
Q Q2*1*D D21A Q1 Q1 Q2
YA Q 1 Q 2A Q 1 Q 2
转换条件
数字电子技术基础第5章 时序逻辑电路
（5）根据状态转换表可以绘出状态转换图或时序图。 （6）据上述分析步骤，用文字描述时序电路的逻辑功能。
5.2 基于触发器的时序电路分析
5.2.2 同步时序电路的分析举例
1.摩尔型同步时序电路的分析
例5.2.1试分析图5.2.1所示时序电路的逻辑功能，并说明 电路性质（同步或异步、摩尔或米莱、能否自启动）。
5.3 基于触发器的时序电路设计
2.米莱型同步时序电路的设计
例5.3.5请按图5.3.9提供的原始状态转换图设计一个具有自启动 功能的米莱型同步时序电路。
解：（1）分析题目要求。图5.3.9例5.3.5原始状态转换图当输入 信号X=0 时，触发器状态从00、01到10，再返回00状态，此时F0=1输出 为高电平，被认为是进位输出。当输入信号X=1 时，触发器状态从00、 01、10到11，再返回00状态，此时F1=1输出为高电平，被认为是另一进 位输出。
第5章 时序逻辑电路
5.1 时序电路的基本概念 5.2 基于触发器的时序电路分析 5.3 基于触发器的时序电路设计 5.4 集成寄存器和移位寄存器 5.5 集成计数器
5.6基于MSI时序电路的分析和设计
5.1 时序电路的基本概念
5.1.1 时序电路的结构及逻辑方程
图5.1.1所示框图是时序电 路的基本结构，由组合电路和 存储电路两部分组成。图5.1.1 时序逻辑电路结构从图的整体 上看，组合电路部分的功能是 进行逻辑运算和算术运算，存 储电路部分是由触发器或锁存 器“组”构成，起到记忆运算 功能。
（4）观察图5.2.7，当X=1时,触发器输出状态按 照00 →01 →10 →10变化,每经过3个或3个以上时 钟脉冲的上升沿，电路就停在10状态，同时在输出F 产生1个高电平。当X=0时,不论电路处于什么状态， 时钟脉冲边沿作用后，返回到00状态，输出F=0。
5.2 基于触发器的时序电路分析
5.2.2 同步时序电路的分析举例
1.摩尔型同步时序电路的分析
例5.2.1试分析图5.2.1所示时序电路的逻辑功能，并说明 电路性质（同步或异步、摩尔或米莱、能否自启动）。
5.3 基于触发器的时序电路设计
2.米莱型同步时序电路的设计
例5.3.5请按图5.3.9提供的原始状态转换图设计一个具有自启动 功能的米莱型同步时序电路。
解：（1）分析题目要求。图5.3.9例5.3.5原始状态转换图当输入 信号X=0 时，触发器状态从00、01到10，再返回00状态，此时F0=1输出 为高电平，被认为是进位输出。当输入信号X=1 时，触发器状态从00、 01、10到11，再返回00状态，此时F1=1输出为高电平，被认为是另一进 位输出。
第5章 时序逻辑电路
5.1 时序电路的基本概念 5.2 基于触发器的时序电路分析 5.3 基于触发器的时序电路设计 5.4 集成寄存器和移位寄存器 5.5 集成计数器
5.6基于MSI时序电路的分析和设计
5.1 时序电路的基本概念
5.1.1 时序电路的结构及逻辑方程
图5.1.1所示框图是时序电 路的基本结构，由组合电路和 存储电路两部分组成。图5.1.1 时序逻辑电路结构从图的整体 上看，组合电路部分的功能是 进行逻辑运算和算术运算，存 储电路部分是由触发器或锁存 器“组”构成，起到记忆运算 功能。
（4）观察图5.2.7，当X=1时,触发器输出状态按 照00 →01 →10 →10变化,每经过3个或3个以上时 钟脉冲的上升沿，电路就停在10状态，同时在输出F 产生1个高电平。当X=0时,不论电路处于什么状态， 时钟脉冲边沿作用后，返回到00状态，输出F=0。
数字电子技术基础第五章时序逻辑电路PPT课件
减小功耗
优化电路结构，降低电路的 功耗，减少能源浪费。
提高可靠性
通过优化设计，提高电路的 可靠性和稳定性，降低故障 发生的概率。
提高性能
优化电路结构，提高电路的 响应速度和性能，满足设计 要求。
05 时序逻辑电路的实现技术
基于中小规模集成电路的时序逻辑电路实现技术
概述
中小规模集成电路是将多个晶体管集成在一块芯片上，实现时序逻辑功能。
冒险现象
由于竞争现象的存在，时序逻辑电路 的输出可能会产生短暂的不确定状态， 这种现象称为冒险现象。
04 时序逻辑电路的设计方法
同步时序逻辑电路的设计方法
建立原始状态图
根据设计要求，确定系统的输入和输出变量，并使用状 态图表示系统的状态转换关系。
逻辑方程组
根据状态图和状态编码，列出逻辑方程组，包括状态转 移方程、输出方程和时钟方程。
分类
根据触发器的不同，时序逻辑电 路可分为同步时序电路和异步时 序电路；根据电路结构，可分为 摩尔型和米立型。
时序逻辑电路的功能与特点
功能
实现数据的存储、记忆、计数、分频 等功能。
特点
具有记忆功能、输出状态不仅与当前 输入有关还与之前状态有关、具有时 钟信号控制等。
时序逻辑电路的应用场景
01
02
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
03
数字钟
利用时序逻辑电路实现时 间的计数和显示。
时序逻辑电路ppt课件PPT学习教案
2021/8/13
24
（2）顺序负脉冲
第24页/共114页
2021/8/13
25
5.2 二进制计数器
5.2.1 异步二进制计数器 5.2.2 同步二进制计数器
第25页/共114页
2021/8/13
26
5.2 二进制计数器
计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
出 Q1 Q2
Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
0010
7
0
0001
8
0
0000
第13页/共114页
2021/8/13
14
④ 时序图
2021/8/13
并行图5输-5出 4位右移位寄存器时序图
第14页/共114页
串行输出
15
（2）左移位寄存器
串行 输入
2021/8/13
图5-4 4位右移位寄存器
第12页/共114页
同步时序 逻辑电路
13
② 工作过程
指③逐位状将依态数次表码输11入01）右。移串行输入给寄存器（串行输入是
在接收数表码5-前2 ，4从位右输移入位端寄输存入器状一态个表负脉冲把各触
发器置为0状态（称为清零）。
数字电子技术课件 第六章 时序逻辑电路
第六章 时序逻辑电路
第一节 寄存器 第二节 计数器 第三节 一般时序电路
本章学习要求
数字逻辑电路 组合逻辑电路 —— 组合电路 时序逻辑电路 —— 时序电路
时序电路特点
功能上：任何时刻的稳定输出，不仅与该时刻输入 有关，还与电路原状态有关，即与以前的 输入有关。
结构上：由组合电路和存贮电路组成。
时序电路分类
×× ×× 1× 0× ×1 ×0 ××
××××
D0 D1 D2 D3
×××× ×××× ×××× ×××× ××××
Q00 Q10 Q20 保 持
Q30
并行置数
D0 D1 D2 串入左移
D3
串入左移
Q1n Q2n Q3n 1 串入右移
Q1n Q2n Q3n 0 串入右移
1 Q0n Q1n
保持
Q2n
触发器改变状态，因此译码时不会产生竞争冒险。 ②缺点:状态利用率低。24=16个状态中只用了8个状态
(2n－2n个没用)。
6、序列信号发生器
序列信号：一组特定的串行数字信号称为序列信 号，如00110111。
序列信号发生器：产生序列信号的电路称为序列 信号发生器。
作用：序列信号可以用来作为数字系统的同步信 号，也可以作为地址码等，在通信、遥控、遥测 等领域有非常广泛的应用。
Q2
Q3
1000 0100 0010 0001
特点: ①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3； ②优点:电路结构简单;有效状态只含一个1（或0）,不需
要另加译码电路。 ③缺点:状态利用率低。24=16个状态中只用了4个状态
(2n－n个没用)。
（3）扭环形计数器
D0
Q0
第一节 寄存器 第二节 计数器 第三节 一般时序电路
本章学习要求
数字逻辑电路 组合逻辑电路 —— 组合电路 时序逻辑电路 —— 时序电路
时序电路特点
功能上：任何时刻的稳定输出，不仅与该时刻输入 有关，还与电路原状态有关，即与以前的 输入有关。
结构上：由组合电路和存贮电路组成。
时序电路分类
×× ×× 1× 0× ×1 ×0 ××
××××
D0 D1 D2 D3
×××× ×××× ×××× ×××× ××××
Q00 Q10 Q20 保 持
Q30
并行置数
D0 D1 D2 串入左移
D3
串入左移
Q1n Q2n Q3n 1 串入右移
Q1n Q2n Q3n 0 串入右移
1 Q0n Q1n
保持
Q2n
触发器改变状态，因此译码时不会产生竞争冒险。 ②缺点:状态利用率低。24=16个状态中只用了8个状态
(2n－2n个没用)。
6、序列信号发生器
序列信号：一组特定的串行数字信号称为序列信 号，如00110111。
序列信号发生器：产生序列信号的电路称为序列 信号发生器。
作用：序列信号可以用来作为数字系统的同步信 号，也可以作为地址码等，在通信、遥控、遥测 等领域有非常广泛的应用。
Q2
Q3
1000 0100 0010 0001
特点: ①4个D触发器构成的右移移位寄存器,首尾相接即D0=Q3； ②优点:电路结构简单;有效状态只含一个1（或0）,不需
要另加译码电路。 ③缺点:状态利用率低。24=16个状态中只用了4个状态
(2n－n个没用)。
（3）扭环形计数器
D0
Q0
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
（5）状态转换图
《数字电子技术》多媒体课件
山东轻工业学院
小结
1、时序逻辑电路的特点、组成、分类及描述方法； 2、同步时序逻辑电路的分析方法； 课堂讨论： 6.1，6.4
《数字电子技术》多媒体课件
山东轻工业学院
6.3 若干常用的时序逻辑电路
寄存器和移位寄存器 时序 逻辑电路 计数器 顺序脉冲发生器 序列信号发生器
移位寄存器不仅具有存储功能，且还有移位功能。 可实现串、并行数据转换，数值运算以及数据处理。 所谓“移位”，就是将寄存器所存各位数据，在每个移 位脉冲的作用下，向左或向右移动一位。
2、类型： 根据移位方向，分成三种：
左移 寄存器 (a) 右移 寄存器 (b) 双向 移位 寄存器 (c)
《数字电子技术》多媒体课件
学习要求 ：
* *
自学掌握
1. 掌握寄存器和移位寄存器的概念并会使用； 2. 掌握计数器概念，熟练掌握中规模集成计数器74161 和74160的功能，熟练掌握用160及161设计任意进制计 数器的方法。
《数字电子技术》多媒体课件
山东轻工业学院
6.3.1寄存器和移位寄存器
一、寄存器
寄存器是计算机的主要部件之一， 它用来暂时存放数据或指令。
数字电子技术第五章 时序逻辑电路ppt课件
2. 集成同步二进制计数器
常用的集成同步二进制加计数器有74LS161、 74LS163等。74LS161的实物图、引脚排列和逻辑 符号如图5.4所示。
ቤተ መጻሕፍቲ ባይዱ
（a） 实物图
（b） 引脚排列
（c） 逻辑符号
图5.4 集成同步二进制计数器74LS161
74、L1S01脚61C的T1T6是个计引数脚器中的：工1脚作状为态异控步制清端C R零；端，9脚 是置数控制端，L D7脚CTP
（a） 实物图
（b〕引脚排列
（c） 逻辑符号
图5.7 集成同步十进制可逆计数器74LS192
74LS192的功能表如表5.7所示。
表5.7
74LS192的功能表
输入
输出
CR L D
C PU C PD D 3 D 2
D1 D 0
Q3
Q2
Q1
Q0
1 ××××××× 0 0 0 0
0
0
××
d3
d2
d1
d0
1
出
说明
清零 置9 二进制计数
五进制计数
8421码十进制 计数
5421码十进制 计数
由表5.6可知，74LS90具有如下功能。
① 2脚R0A、3脚R0B接高电平“1〞时，计数器被清零，高电 平电压最小值为2V。正常使用时，两个引脚中至少有1个 应接低电平“0”，低电平电压最大值为0.8V。
② 6脚S9A、7脚S9B接高电平“1〞时，计数器置数为9。正常 计数时，两个引脚中至少有1个应接低电平“0”。
d3
d2
d1
d0
0 1 1 1 ××××
保持
0 1 ↑ 1 ××××
加计数
数字电子技术时序逻辑电路
PPT文档演模板
数字电子技术时序逻辑电路
PPT文档演模板
图5-3 4位寄存器74LS175的逻辑图
数字电子技术时序逻辑电路
2. 移位寄存器 移位寄存器不仅具有存储的功能，而且还有移位功能，可以 用于实现串、并行数据转换。如图5-4所示为4位移位寄存器 的逻辑图。
PPT文档演模板
数字电子技术时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
PPT文档演模板
数字电子技术时序逻辑电路
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
PPT文档演模板
数字电子技术时序逻辑电路
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
数字电子技术时序逻辑电路
PPT文档演模板
图5-5 同步二进制加法计数器的数时字电序子图技术时序逻辑电路
PPT文档演模板
图5-8 同步4位二进制加法计数器74LS16数1字的电逻子技辑术图时序逻辑电路
表5-1 同步4位二进制加法计数器74LS161的功能表
PPT文档演模板
数字电子技术时序逻辑电路
写驱动方程：
写状态方程：
PPT文档演模板
数字电子技术时序逻辑电路
列状态转换表：
PPT文档演模板
数字电子技术时序逻辑电路
画状态转换图：
PPT文档演模板
数字电子技术时序逻辑电路
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
PPT文档演模板
图5-2 双2位寄存器74LS75的逻辑图
数字电子技术 时序逻辑电路的分析与设计 国家精品课程课件
《数字电子技术》精品课程——第6章
FF0
FF1
1J
Q0 1J
Q1
时序逻辑电路的分析与设计
&Z
FF2
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
➢驱动方程：
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
② 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
简化状态图（表）中各个状态。 （4）选择触发器的类型。
（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计 电路的输出方程和驱动方程。
（6）根据输出方程和驱动方程画出逻辑图。
返回 （7）检查电路能否自启动。
《数字电子技术》精品课程——第6章 时序逻辑电路的分析与设计
2．同步计数器的设计举例
驱动方程： T1 = X T2 = XQ1n
输出方程: Z= XQ2nQ1n
（米利型）
2.写状态方程
T触发器的特性 方程为：
Qn1 TQn TQn
Q 1nQ1QX21nn TX1QQ1n1nXTQX11nQ1n X Q1n
Q1n
Qn1 2
T2 Q2n
T2Qn2
T Q n 将T1、 T2代入则得X到Q两1n Q2n XQ1nQn2
0T1 = X0 0 0 0 0 0
0
求T1、T2、Z
0T2
0
=ZX=01QX1nQ10 2nQ010n
0 0
0 1
1 0
0 0
由状态方程
求Q2n+1 、 Q1n+1
数字电路技术电子教案第5章时序逻辑电路PPT课件
54
18
55
56
57
例2
58
59
60
异步时序电路分析
61
62
63
64
65
常用时序逻辑电路
66
74LS175并行输入并行输出寄存 器
67
68
CC4076三态输出寄存器
69
19
70
移位寄存器
71
串行输入并行输出
72
73
74
双向移位寄存器
75
76
77
78
计数器
144
谢谢您的观看与聆听
Thank you for watching and listening
145
22
23
24
钟控JK触发器
25
26
27
28
时钟T触发器
29
30
31
17
32
集成触发器
33
34
35
36
37
Q1
38
Q2
39
40
41
触发器相互转换
42
43
时序电路分析
44
分析步骤
45例146748时序电路分析
49
分析步骤
50
例1
51
52
53
第五章 时序逻辑电路
1
整体 概述
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
2
3
4
基本RS触发器
5
6
16
7
8
9
真值表
10
状态方程
第六章清华_时序逻辑电路《数字电子技术基本教程》教学精品PPT课件
同步置0
CLK R LD EP ET 工作模式 0 X X X 置零 1 0 X X 预置数
X 1 1 0 1 保持 X 1 1 X 0 保持（C=0）
1 1 1 1 计数
表示只有CLK上升沿达到时 R 0 的信号才起作用
②同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 减1时，若第i位以下皆为0 时，则第i位应当翻转，否则 应保持不变。
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
由图得到驱动方程：
S1 S Y R Y 带入SR触发器的特性方程， S1 得到状态方程
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
②将每个触发器的驱动方程代入它的特性方程，得到电路的 状态方程。
③从逻辑图写出输出方程。
《数字电子技术基本教程》
Y AQ1
Q1* AQ1 AQ0 (Q1 Q1 ) ( AQ0 )Q1 AQ1
五、画逻辑图
Q0* ( AQ1 )Q0 1Q0
六、检查电路能否自启动
《数字电子技术基本教程》
将无效状态Q1Q0 11代入状态方程和输出方程计算，得到 A=1时次态转为10、输出为1；A=0时次态转为00、输出为0。
规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。
CLK R LD EP ET 工作模式 0 X X X 置零 1 0 X X 预置数
X 1 1 0 1 保持 X 1 1 X 0 保持（C=0）
1 1 1 1 计数
表示只有CLK上升沿达到时 R 0 的信号才起作用
②同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 减1时，若第i位以下皆为0 时，则第i位应当翻转，否则 应保持不变。
数据依次右移1位
《数字电子技术基本教程》
应用： 代码转换，串 并 数据运算
《数字电子技术基本教程》
器件实例：74LS 194A，左/右移，并行输入，保持，异步 置零等功能
并行输入
并行输出
《数字电子技术基本教程》
由图得到驱动方程：
S1 S Y R Y 带入SR触发器的特性方程， S1 得到状态方程
6.2 时序电路的分析方法
《数字电子技术基本教程》
分析：找出给定时序电路的逻辑功能 即找出在输入和CLK作用下，电路的次态和输出。
一般步骤：
①根据给定的逻辑图写出存储电路中每个触发器输入端的逻 辑函数式，得到电路的驱动方程。
②将每个触发器的驱动方程代入它的特性方程，得到电路的 状态方程。
③从逻辑图写出输出方程。
《数字电子技术基本教程》
Y AQ1
Q1* AQ1 AQ0 (Q1 Q1 ) ( AQ0 )Q1 AQ1
五、画逻辑图
Q0* ( AQ1 )Q0 1Q0
六、检查电路能否自启动
《数字电子技术基本教程》
将无效状态Q1Q0 11代入状态方程和输出方程计算，得到 A=1时次态转为10、输出为1；A=0时次态转为00、输出为0。
规则可知：在多位二进 制数末位加1，若第i位以 下皆为1时，则第i位应翻 转。
时序逻辑电路ppt课件
2. 移位存放器：不仅能存放数码组成的数据，而且能将 数码所在的高位或低位形状进展移位(左移、右移和 双向移位)。
三、计数器 计数器是对脉冲个数进展计数，具有计数功能的电路。 1．二进制计数器
第 4 个 CP 脉冲上升沿出现时，Q0Q1Q2Q3 = 1000；回到 初始形状。假设不断输入脉冲，那么存放器形状依上面的顺序 反复循环，输出端轮番分配一个矩形脉冲。
3．形状表
环形脉冲分配器形状表
CP M1 M0
01
1
10
1
20
1
30
1
40
1
DSR（ Q3 ） 0 0 0 1 0
Q0 Q1 Q2 Q3 1000 0100 0010 0001 1000
2. 分类：按显示器发光段数分为七段显示或八端显示；按 显示器所用发光资料分为荧光数码管、半导体数码管及 液晶显示器。
3. 译码显示电路 4. 七段数码显示器
七段发光线段分别用 a、b、c、d、e、f、g 七个小写字 母表示。
七段显示组合与数字对照表
段
数
a
b
c
d
e
f
g
01111110
10110000
1．电路 把输出端 Q3 接至右移输入 端DSR，使 DSR = QC3R；1 。
2．任务原理
初始时，M1M0 = 11，存放 器处于并行输入任务方式； D0D1D2D3 = 1000；输入 CP 脉 冲，在脉冲上升沿出现时，输出 端输出 Q0Q1Q2Q3 = 1000。
任务时，M1M0 = 01，芯片处于右移任务方式，DSR = Q3 = 0。
21101101
31111001
40110011
51011011
三、计数器 计数器是对脉冲个数进展计数，具有计数功能的电路。 1．二进制计数器
第 4 个 CP 脉冲上升沿出现时，Q0Q1Q2Q3 = 1000；回到 初始形状。假设不断输入脉冲，那么存放器形状依上面的顺序 反复循环，输出端轮番分配一个矩形脉冲。
3．形状表
环形脉冲分配器形状表
CP M1 M0
01
1
10
1
20
1
30
1
40
1
DSR（ Q3 ） 0 0 0 1 0
Q0 Q1 Q2 Q3 1000 0100 0010 0001 1000
2. 分类：按显示器发光段数分为七段显示或八端显示；按 显示器所用发光资料分为荧光数码管、半导体数码管及 液晶显示器。
3. 译码显示电路 4. 七段数码显示器
七段发光线段分别用 a、b、c、d、e、f、g 七个小写字 母表示。
七段显示组合与数字对照表
段
数
a
b
c
d
e
f
g
01111110
10110000
1．电路 把输出端 Q3 接至右移输入 端DSR，使 DSR = QC3R；1 。
2．任务原理
初始时，M1M0 = 11，存放 器处于并行输入任务方式； D0D1D2D3 = 1000；输入 CP 脉 冲，在脉冲上升沿出现时，输出 端输出 Q0Q1Q2Q3 = 1000。
任务时，M1M0 = 01，芯片处于右移任务方式，DSR = Q3 = 0。
21101101
31111001
40110011
51011011
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
写驱动方程： J1 K1 1
J
2
Q1
•
Q3
J
3
Q1
•
Q2
K 2 Q1 K 3 Q1
写状态方程：
QQ1n2n11 Q3n1
Q1 Q1 Q1
• •
Q3 Q2
n
Q2
n
Q3
Q1 Q n2 Q1 Q3n
写输出方程：
Y Q1 • Q3
第5章 时序逻辑电路
列出状态转换表：
第5章 时序逻辑电路
第5章 时序逻辑电路
数字电子技术
第5章 时序逻辑电路
第5章 时序逻辑电路
第5章 时序逻辑电路
5.1 时序逻辑电路的分析方法 5.2 若干常用的时序逻辑电路 5.3 时序逻辑电路的设计方法
第5章 时序逻辑电路
时序电路逻辑功能上的特点：任意时刻的输出不仅取决于该 时刻的输入，而与信号作用前电路原来的状态有关。时序逻 辑电路的框图如图5-1所示：
第5章 时序逻辑电路
图5-3 4位寄存器74LS175的逻辑图
第5章 时序逻辑电路
2. 移位寄存器 移位寄存器不仅具有存储的功能，而且还有移位功能，可以 用于实现串、并行数据转换。如图5-4所示为4位移位寄存器 的逻辑图。
第5章 时序逻辑电路
假设串行信号输入端，依次输入1011，并设初态为0，画出 电压波形图：
分析步骤： 1.写驱动方程； 2.写状态方程； 3.写输出方程。
第5章 时序逻辑电路
[例5-1]试分析图5-2所示时序逻辑电路的逻辑功能， 要求①写出驱动方程、状态方程和输出方程；②列 出状态转换表；③画出状态转换图；④画出时序 图；⑤判断电路能否自启动？
第5章 时序逻辑电路
解：该电路为1个摩尔型同步时序逻辑电路。
n
Q1
（CP0 下降沿动作） （Q0 下降沿动作） （Q1下降沿动作）
Q3n1
Q1
Q2
Q3n（Q0
下降沿动作）
第5章 时序逻辑电路
列状态转换表：
第5章 时序逻辑电路
画状态转换图：
第5章 时序逻辑电路
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
图5-2 双2位寄存器74LS75的逻辑图
这三个方程能够全面描述一个时序电路的逻辑功能。
第5章 时序逻辑电路
直观描述时序电路中全部状态转换关系的方法：状态转换 表、状态转换图和时序图。
状态转换表的列写方法：任意设定电路的1组输入变量取值 和1种初态，代入该电路的状态方程和输出方程，得到电路 的次态和输出；以得到的次态作为新的初态，连同此时的输 入变量取值，再代入状态方程和输出方程，得到新的次态和 输出，直至将电路中全部状态转换关系全部列成表格即可。
第5章 时序逻辑电路
1.同步计数器 1)同步二进制计数器
第5章 时序逻辑电路
写驱动方程： T 0 1
T1Biblioteka T 2Q0 Q1 Q
0
T 3 Q2 Q1Q0
写状态方程： QQQ1nn20n111Q(QQ001Q0Q)1 Q2 Q3n1 (Q2 Q1Q0) Q3
写输出方程： C Q3Q2 Q1Q0
画出状态转换图：
第5章 时序逻辑电路
画时序图：
该电路能够自启动。
第5章 时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
第5章 时序逻辑电路
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
图5-1 时序逻辑电路的框图
第5章 时序逻辑电路
1）时序逻辑电路是由组合逻辑电路和存储电路两部分组 成，其中存储电路必不可少。2）存储电路的输出和输入信 号共同确定时序电路的输出。
驱动方程： Y (tn) F X (tn), Q(tn)
状态方程： Z (tn) GX (tn), Q(tn) 输出方程： Q(tn1) H Z (tn), Q(tn)
第5章 时序逻辑电路
5.2.2计数器
计数器是能够用来记录输入脉冲的个数的逻辑电路。
按照计数器中的各个触发器状态翻转先后，可分为同步计数 器和异步计数器； 按照计数过程中，数字的增减可分为：加法计数器、减法计 数器和可逆计数器； 按照计数过程中数字的编码方式可分为：二进制计数器和二十进制计数器等。 按照计数容量可分为：十进制计数器、十六进制计数器、进 制计数器等。
第5章 时序逻辑电路
2）同步十进制计数器
第5章 时序逻辑电路
写驱动方程： T 0 1
T1 T2
Q0 Q1
• Q3 Q0
T 3 Q2 Q1Q0 Q3Q0
写状态方程：
Q0n1 Q0 Q1n1 Q0 Q3 Q1
Qn21 Q1Q0 Q2
时序图是在一系列时钟脉冲的作用下，电路的状态和输出随 时间变化的波形图。 按照触发器状态翻转先后可分为：同步时序电路和异步时序 电路。 按照输出信号的特点不同可分为：摩尔型和米里型。
第5章 时序逻辑电路
5.1 时序逻辑电路的分析方法 5.1.1 同步时序逻辑电路的分析方法
同步时序逻辑电路的分析是已知同步时序逻辑电路的逻辑 图，找出其逻辑功能。
第5章 时序逻辑电路
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
CP0 CP0 CP1 CP3 Q0 CP2 Q1
写驱动方程： J 0 K 0 1
J1 J2
Q3 K2
1
K1
1
J 3 Q1Q2
K3 1
写状态方程：
Q0n1 QQ1n2n11
n
Q0
Q3
n
Q2
第5章 时序逻辑电路
图5-2所示为双2位寄存器74LS75的逻辑图。当 CPA = 1时，
送到数据输入端的数据被存入寄存器，当CPA =0时，存入
寄存器的数据将保持不变。 如图5-3所示为4位寄存器74LS175的逻辑图。该寄存器具有 异步清零功能，当 =0时，触发器全部清零；当 =1， 出现上升沿时，送到R数D 据输入端的数据被存入寄存器RD，实现 送数功能。由于此寄存器是由边沿触发器构成，所以其抗干 扰能力很强。
第5章 时序逻辑电路
状态转换表：
第5章 时序逻辑电路
图5-4 同步二进制加法计数器的状态转换图
第5章 时序逻辑电路
图5-5 同步二进制加法计数器的时序图
第5章 时序逻辑电路
图5-8 同步4位二进制加法计数器74LS161的逻辑图
第5章 时序逻辑电路
表5-1 同步4位二进制加法计数器74LS161的功能表