等精度数字频率计的设计

合集下载

基于FPGA的等精度数字频率计设计(修订版)

基于FPGA的等精度数字频率计设计微电子学与固体电子学张嘉伟113114312目录摘要 (3)第一章课题背景 (4)第二章方案设计及原理 (4)1 多周期同步测频率测量原理 (4)2 设计实现 (6)2.1 FPGA程序设计 (6)2.2 DSP程序设计 (7)第三章主要模块的Verilog程序 (8)1 计数器 (8)2 除法器 (8)3 分频器 (11)4 BCD模块 (11)第四章仿真结果 (12)第五章设计总结 (13)参考文献 (13)摘要本文主要论述了利用FPGA进行测量频率计数，FPGA实施控制实现多功能频率计的设计过程。

该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。

等精度的测量方法不但具有较高的测量精度，而且在整个频率区域包成恒定的测试精度。

根据多周期同步测频率法的原则，选取了多周期同步测频法作为数字频率计的测量算法，提出了基于FPGA的数字频率计设计方案。

给出了该设计方案的实际测量效果，证明该设计方案切实可行，能达到较高的频率测量精度。

关键词：FPGA；等精度；频率计第一章课题背景随着大规模集成电路技术的发展及电子产品市场运作节奏的进一步加快，涉及诸如计算机应用、通信、智能仪表、医用设备、军事、民用电器等领域的现代电子设计技术已迈入一个全新的阶段。

专家预言，未来的电子技术时代将是EDA 的时代，PLD作为EDA技术的一项重要技术，是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。

在电子测量技术中，频率测量是最基本的测量之一。

工程中很多测量，如用振弦式测量力、时间测量、速度测量、速度控制等，都设计到频率测量，或可归结为频率测量。

而常用的直接测量方法在使用中有较大的局限性，其测量精度随着被测信号频率的下降而降低，并且对被测信号的计数要产生±1个数字误差。

采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化；结合FPGA，具有集成度高、告诉和高可靠性的特点，是频率的测频范围可达到0.1Hz-50MHz，测频全域相对误差恒为百万分之一。

等精度数字频率计的设计

等精度数字频率计的设计（Design of equal precision digital frequency meter）作者：李欢（电子工程学院光信息科学与技术 1103班）指导教师：惠战强摘要：伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。

电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。

数字频率计是一种基本的测量仪器。

它被广泛应用于航天、电子、测控等领域。

采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。

本文首先综述了EDA技术的发展概况，FPGA/CPLD开发的涵义、优缺点，VHDL语言的历史及其优点，然后介绍了频率测量的一般原理。

关键字：电子设计自动化；VHDL语言；频率测量；数字频率计AbstractThe Electronic Design Automation (EDA) technology has become an important design method of analog and digital circuit system as the integrated circuit's growing. The EDA technology, which is closely connected with the electronic technology, microelectronics technology and computer science, can be used in designing electronic product automatically.Digital frequency meter is a basic measuring instruments. It is widely used in aerospace, electronics, monitoring and other fields. With equal precision frequency measurement accuracy to maintain a constant, and not with the measured signal varies.We firstly present some background information of EDA, FPGA/CPLD and VHDL;then introduced the general principle of frequency measurement. Keywords: Electronic Design Automation,VHDL, Frequency measurement,digital frequency meter.目录摘要................................................... 错误！未定义书签。

基于SOPC的等精度数字频率计设计

中图分类号：ＴＭ９５１３．３文献标识码：Ａ
ＤｅｉｎｏｑｕｌｐｅｉｉｎｄｉｉａｒｑｅｙｍｅｅａｅｎＳＰＣｓｇｆｅａｒｃｓｏｇｔｌｆｅｕｎｃｔｒｂｓｄｏＯ
己口ｌ口Ｉ年己月
第己卷第【ｇ己期
基于ＳＣ的等精度数字频率ＯＰ
林建英高苗苗杨素英
（连理工大学电子信息与电气工程学部大连１６２）大１０４摘要：出了一种等精度数字频率计的ＳＰ提ＯＣ实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式ＮｉｓＩ软ｏＩ
ＬｉｉｎｉｇＧａｉｏｉｏＹａｇＳｕｉｇｎＪａｙｎｏＭａｍａｎｙｎ
（ａｌｆＥｅｔｏｉａｄＥｅｔｉａＥｎｉｅｒｎＤａｉｎＵｎｖｒｉｆＴｅｈｏｏｙＤａｉｎ１２Ｃｈｎ）Ｆｕｔｏｌｃｒｎｃｎｌｃｒｃｌｇｎｅｉｇ，ｌｉｅｓｔｏｃｎｌｇ，ｌ６４，ｉａｙａｙａ１０Ａｂｔａｔｓｒｃ：ＡｔｏｏｄｓｇｑａｒｃｓｏｒｑｅｃｔｒｉｒｐｓｄｉｈｉｐｐｒＴｈｙｏｈｓｍｅｈｄｉｔｏｍｅｈｄｔｅｉｎｅｕｌｅｉｉｎｆｅｕｎｙｍｅｅｓｐｏｏｅｎｔｓａｅ．ｐｅｋｅｆｔｉｔｏｏｃｎ— ｓｆｕｅｔｅｅｅｄｄＮｉｓＩｏｔｃｒｃ０ｒｃｓｏｙｔｍａｅｎｔｅｒｑｉｅｎｓｏｈｅｆｒａｃｎｏｔａｄｉｒｈｍｂｄｅｏＩｓｆｏｅｍｉｒｐｏｅｓｒｓｓｅｂｓｄｏｈｅｕｒｍｅｔｆｔｅｐｒｏｍｎｅａｄｃｓ，ｎｇｔｃｉｖｈｅｍｌｓｎｅｒｔｏｆＦＰＧＡｎｃｏｒｃｓｏ．ｅｍｅｓｒｍｅｔｏａｈｐｒｍｅｅｓｒａｉｅｙＦＰ— ｏａｈｅｅｔｅｓａｅｓｉｔｇａｉｎｏａｄｍｉｒｐ。ｅｓｒＴｈａｕｅｎｆｅｃａａｔｒｉｅｌｄｂｚＧＡｏｉ，ｎｈａｃｌｔｏｃｎｒｌａｄｄｓｌｙａｅｉｐｅｅｔｄｂｃｏｒｃｓｏ．ｌｇｃａｄｔｅｃｌｕａｉｎ，ｏｔｏｎｉｐａｒｍｌｍｎｅｙｍｉｒｐｏｅｓｒＴｈｏｅｃｍｂｎｔｎｏＧＡｎｉｉａｉｆＦＰｏａｄｍ — ｃｏｒｅｓｏｏｒｐｏｅｓｒｃｍｐｅｅｈｅｓｒｍｅｔｏｈｒｑｅｃｐｒｄ，ｕｙｃｃｅａｄｔｅｐｌｅｗｉｔ．ｌｔｓｔｅｍａｕｅｎｆｔｅｆｅｕｎｙ，ｅｉｏｄｔｙｌｎｈｕｓｄｈＴｈｅｕｔｈｗｈｔｅｒｓｌｓｓｏｔａ，ｔｅｆｅｕｎｙｍｅｅｓｏｉｈｐｅｉｉｎ，ｏｄｓａｉｔｌｗＯｔａｄｓｌｓｚ．ｔｉｅｉｅｈｔｔｅＳＯＰＣｒａｉａｉｎｏｈｒｑｅｃｔｒｉｆｈｇｒｃｓｏｇｏｔｂｌｙ，ｏｃＳ，ｎｍａｌｉｅＩｓｖｒｆｄｔａ，ｈｉｉｅｌｔｏｆｚｅｕ１ｒｃｓｏｒｑｅｃｔｒｉａｆｅｔｖｅｍｅｈｄｑａｅｉｉｎｆｅｕｎｙｍｅｅＳｎｅｆｃｉｅｎｗｔｏ．ｐ

毕业设计基于fpga的等精度数字频率计的设计

本科生毕业论文题目：基于fpga的等精度数字频率计的设计摘要在电子工程，资源勘探，仪器仪表等相关应用中，频率计是工程技术人员必不可少的测量工具。

频率测量也是电子测量技术中最基本最常见的测量之一。

不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。

基于传统测频原理的频率计的测量精度会随被测信号频率的下降而降低。

本文介绍了一种基于FPGA的等精度数字频率计，它不但具有较高的测量精度，而且在整个测量区域能保持恒定的测量精度。

文章首先介绍了硬件描述语言（HDL）的发展，以VHDL为核心，说明了利用VHDL语言进行设计的步骤。

然后介绍FPGA器件的基本结构和开发流程，接着阐述等精度数字频率计的工作原理以及利用VHDL语言实现数字频率计的具体做法，重点是利用BCD码减法实现的BCD码除法器的设计，最后还利用modelsim软件对其进行了仿真，具体分析验证了此设计的正确性。

关键词：FPGA VHDL 等精度BCD码除法AbstractCymometer is a necessary measure tool for technical engineers in electronic engineering , resource exploration and apparatus using . frequency mesure is one of the most essential and the most common mesure of electronic mesure technology . many physical quantities’ mesure , such as rotate speed , vibration frequency’s mesure , is related with or can be transformed into frequency mesure.The precision of cymometer based on traditional frequency-testing theory will decrese when the measured frequency becomes lower. this article introduces a cymometer of same-precision based on FPGA. The cymometer not only has high precision, but also its precision doesn’t decrese when the measured frequency becomes lower.This article first introduces the development of HDL , focusing on VHDL , present the step of design of VHDL . then it introduces the basic structure and the develop flow of FPGA device . in the end , it introduces the theory of cymometer and the specific implement of cymometer based on VHDL , emphasizing the theory of implementing BCD division. the function simulation and logic synthesis also come out, showing the correction of the design .Keywords: FPGA VHDL same-precision BCD division目录第一章前言............................................................................................................... 错误!未定义书签。

等精度频率计

第13章等精度数字频率计的设计与分析
数码显示 LED×8
P0
8
P3.0～ P3.1
P2
8
AT89C51
单片机
RET
显示驱动 74LS164×8
待测信号
信号放大与
TCLK
整形电路
CPLD/FPGA BCLK 50 MHz晶振
复位
P1.0～ P1.3
占空比
脉宽
周期
频率
电源
图13.3 等精度数字频率计电路系统原理框图
(13.4)
第13章等精度数字频率计的设计与分析
可分别推得
fx
fs
Nx Ns
fxe
fs Ns
Nx Δet
根据相对误差的公式有
fxe fxe fx
fxe
fxe
(13.5) (13.6) (13.7)
第13章等精度数字频率计的设计与分析
经整理可得到
f xe et f xe N s
因Δet≤1，故Δet/Ns≤1/Ns，即
1．测频/测周期的实现 (1) 令TF=0，选择等精度测频，然后在CONTRL的 CLR端加一正脉冲信号以完成测试电路状态的初始化。 (2) 由预置门控信号将CONTRL的START端置高电平，预置门开始定时，此时由被测信号的上沿打开计数器CNT1进行计数，同时使标准频率信号进入计数器 CNT2。
f xe
1
f xe ≤ N s
Ns=Tprfs
(13.8) (13.9)
第13章等精度数字频率计的设计与分析
2．周期测量模块
(1) 直接周期测量法：用被测信号经放大整形后形成的方波信号直接控制计数门控电路，使主门开放时间等于信号周期Tx，时标为Ts的脉冲在主门开放时间进入计数器。设在Tx期间计数值为N，可以根据以下公式来算得被测信号周期：

(完整版)基于FPGA的等精度频率计的设计与实现毕业论文

第一章课题研究概述1.1课题研究的目的和意义在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。

测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。

目前常用的测频方案有三种：方案一：完全按定义式Ｆ＝Ｎ／Ｔ进行测量。

被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。

用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1/ГX=N/TR。

此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。

方案二：对被信号的周期进行测量，再利用Ｆ＝１／Ｔ（频率＝１／周期）可得频率。

测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。

闸门输出的计数脉冲Ｎ＝ГX／TR，则TX=NГX。

但当被测信号的周期较短时，会使精度大大下降。

方案三：等精度测频，按定义式Ｆ＝Ｎ／Ｔ进行测量，但闸门时间随被测信号的频率变化而变化。

如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。

用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1/ГX=N/TR。

此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。

本次实验设计中采用的是第三种测频方案。

等精度频率计是数字电路中的一个典型应用，其总体设计方案有两种：方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。

其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。

方案二：采用可编程逻辑器件（CPLD）制作。

随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。

等精度数字频率计设计

东华理工大学毕业设计（论文）摘要毕业设计（论文）题目：等精度数字频率计的设计Title: Equal Precision Frequency Meter Plan毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。

尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。

对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

作者签名：日期：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。

除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。

对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。

本人完全意识到本声明的法律后果由本人承担。

作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。

本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

涉密论文按学校规定处理。

作者签名：日期：年月日导师签名：日期：年月日摘要频率检测是电子测量领域的最基本也是最重要的测量之一。

频率信号抗干扰能力强、易于传输，可以获得较高的测量精度，所以测频率方法的研究越来越受到重视。

等精度数字频率计设计

[键入文字] [键入文字]目录第一章设计项目的分析:1.1 设计原理1.2 设计要求1.3 设计思路第二章项目工作原理及模块工作原理2.1 项目工作原理2.2 频率测量模块的工作原理2.3 周期测量模块的工作原理2.3.1 直接周期测量法2.3.2 等精度周期测量法2.4 脉宽测量模块的工作原理2.5 占空比测量模块的工作原理第三章系统设计方案3.1 等精度数字频率计项目设计方案3.1.1等精度数字频率计的原理图3.1.2系统的主要组成部分3.1.3系统的基本工作方式3.1.4 CPLD/FPGA测频专用模块的VHDL程序设计3.2 测频/测周期的实现3.3 控制部件设计3.4 计数部件设计3.5 测量脉冲宽度的工作步骤第四章主要VHDL源程序4.1 频率计测试模块4.2 计数模块4.3 测频、周期控制模块4.4 测脉宽、占空比控制模块4.5 自校/测试频率选择模块4.6 计数器二频率切换模块第五章项目硬件测试及仿真结果5.1 硬件试验情况5.2 仿真结果第六章设计总结附录一参考文献第一章设计项目的分析1.1 设计原理频率计用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。

通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1s。

闸门时间也可以大于或小于1s。

闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。

闸门时间越短，测得频率值刷新就越快，但测得的频率精度就受影响。

1.2 设计要求(1) 对于频率测试功能，测频范围为0.1 Hz～70 MHz；对于测频精度，测频全域相对误差恒为百万分之一。

(2) 对于周期测试功能，信号测试范围与精度要求与测频功能相同。

(3) 对于脉宽测试功能，测试范围为0.1 μs～1 s，测试精度为0.01 μs。

(4) 对于占空比测试功能，测试精度为1%～99%。

1.3 设计思路利用计数器A对时钟脉冲信号进行计数，同时使用另一个计数器B对被测信号计数。

基于FPGA的等精度频率计的设计

基于FPGA的等精度频率计的设计随着科学技术的发展，频率计作为一种重要的测量仪器，在许多领域都得到了广泛的应用。

而基于FPGA的等精度频率计以其高速、高精度等特点，成为了当今科研和工程实践中的重要工具。

FPGA（Field Programmable Gate Array）是一种可编程的现场逻辑门阵列，具有高度可靠性、可编程性和高性能的特点。

在设计基于FPGA的等精度频率计时，我们可以利用FPGA的计数器、控制器和输入输出端口等资源来实现频率测量功能。

首先，我们需要设计一个数值控制计数器，用于计数输入信号的脉冲数。

这个计数器可以是一个简单的二进制计数器，也可以是一个分频器。

在设计计数器时，需要考虑输入信号的频率范围、计数器的位宽和计数器的溢出处理等问题。

通过控制计数器的计数周期，我们可以实现不同精度的频率测量。

其次，我们需要设计一个定时器，用于测量计数器计数的时间。

定时器可以利用FPGA内部的时钟资源来实现，通过控制定时器的计时周期和测量精度，我们可以得出频率计算的结果。

为了提高测量精度，我们可以使用多级定时器进行测量，并通过加权平均等方法来处理测量结果。

然后，我们需要设计一个参数配置模块，用于设置频率计的参数。

通过参数配置模块，用户可以设置计数器的位宽、定时器的计时周期和测量精度等参数，从而灵活地适应不同的测量需求。

最后，我们需要设计一个显示模块，用于显示频率计算结果。

通过显示模块，用户可以直观地了解输入信号的频率和测量精度。

显示模块可以利用FPGA内部的LED显示灯、LCD显示屏或者数码管等硬件资源来实现。

除了基本的频率计功能，我们还可以考虑一些增强功能的设计。

例如，可以添加一个触发器，用于检测输入信号的上升沿或下降沿，并通过触发器的输出信号来控制频率计的启动和停止。

此外，还可以添加一个存储器，用于记录多次测量结果，并通过数据接口将结果传输给上位机或其他设备。

总结起来，基于FPGA的等精度频率计的设计需要充分利用FPGA的计数器、控制器和输入输出端口等资源，通过设计数值控制计数器、定时器、参数配置模块和显示模块等功能模块，实现高速、高精度的频率测量。

基于FPGA的等精度数字频率计设计

摘要频率是常用的物理量，工程中很多物理量的测量，如时间测量、速度控制等，都可转化为频率测量。

此外，还经常遇到以频率为参数的测量信号，例如流量、转速等。

所以频率测量方法的研究越来越受到重视。

基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性, 而等精度频率计不但具有较高的测量精度, 而且在整个频率区域能保持恒定的测试精度。

本课题设计的等精度数字频率计是采用当今电子设计领域流行的EDA技术，以FPGA为核心，配合STC89C51单片机。

同时，采用等精度测频原理，实现了0.01Hz--50MHz信号频率的等精度频率测量。

此外，该系统还实现测量周期、脉宽、占空比等功能。

设计中用一块FPGA芯片EP2C5Q208C8完成各种时序逻辑控制、计数功能。

在Ouartus II平台上，用VHDL语言编程完成FPGA的软件设计、编译、调试、仿真和下载。

用STC89C51单片机作为系统的主控部件，实现整个电路的测试信号控制、数据运算处理、键盘扫描和控制数码管的显示输出。

系统将单片机STC89C51的控制灵活性及FPGA芯片的现场可编程性相结合，不但大大缩短了开发研制周期，而且使本系统具有结构紧凑、体积小，可靠性高，测频范围宽、精度高等优点。

关键词：频率计；EDA技术；FPGA；单片机AbstractFrequency is commonly used physical quantity, lots of measurement of physical quantity in the project, such as the measurement of time, the control of velocity, can be changed into the measurement of frequency. Besides, the measured signal with a frequency parameter, such as the rate of flow, the rotational speed, is often encountered. So the research of the method of measuring frequency has become more and more significant in the real application.According to the principles of traditional frequency measurement , the measurement accuracy of frequency meter will decrease with the signal frequency decrease .but it has more limitations in the real application, equal precision frequency meter not only has high accuracy, but also maintains constant test accuracy in the whole frequency region .With the help of FPGA and cooperating with the single chip computer STC89C51,The digital frequency design in our program has realized the precision measurement of 0.01Hz-50MHz signal frequency by adopting the current EDA technique prevailing in the electronic designs and using the principle of multi-period synchrony frequency measurement. Besides, the system can complete the cycle, pulse width, duty cycle measurement function .In this design, using an FPGA chip EP2C5Q208C8 completes a variety of temporal logic control and counting function. In the platform of Ouartus II, using VHDL language completes FPGA software design, compiler, debugging, simulation, and download. By use of the STC89C51 single chip computer as the main controlling parts, the control of the tested signal, the scan of keyboard and the output display of LED can be realized. The system combines the control flexibility of STC89C51 with programmable performance of FPGA, consequently,not only can it shorten the period of the development and research, but also it has the advantages of compact structure, little volume, high reliability, wide scope and high precision. Keywords：Frequency meter，EDA technique，FPGA, Single chip computer目录摘要 (I)Abstract (II)目录 (III)1 绪论 (1)1.1 本课题的研究背景及意义 (1)1.2 本课题的主要内容 (2)2 系统设计的相关理论 (3)2.1 频率测量方法的研究 (3)2.1.1 常用测频方案 (3)2.1.2 等精度测频原理 (3)2.1.3 等精度测频误差分析 (5)2.2 单片机模块理论及知识 (5)2.2.1 MCS-51单片机结构简介 (5)2.2.2 Keil μvision 3软件概述 (7)2.2.3 Proteus软件概述 (7)2.3 FPGA模块理论及知识 (8)2.3.1 FPGA原理概述 (8)2.3.2 Quartus II 软件概述 (9)2.3.3 VHDL语言简介及开发优点 (11)3 系统硬件电路设计 (13)3.1 系统顶层电路组成 (13)3.2 被测信号放大整形电路设计 (13)3.3 单片机模块设计 (14)3.3.1 单片机最小系统 (14)3.3.2 键盘接口电路 (15)3.3.3 LED数码管显示电路 (17)3.4 FPGA模块电路设计 (18)3.4.1 基本单元电路 (19)3.4.2 测量与自检选择电路 (23)3.4.3 脉宽控制电路 (24)3.4.4 测频与测周期电路 (25)3.5 单片机与FPGA的相互控制电路 (26)4 系统软件设计 (28)4.1 单片机主程序设计 (28)4.2 复位自检程序设计 (28)4.3 键盘程序设计 (29)4.4 测频子程序设计 (30)4.5 测周期子程序设计 (31)4.6 测脉宽子程序设计 (32)4.7 测占空比子程序设计 (32)4.8 LED数码管显示子程序设计 (33)5 系统性能分析 (34)5.1 测量范围分析 (34)5.2 测量精度分析 (34)5.3 被测信号幅值分析 (34)结论 (35)致谢 (36)参考文献 (37)附录一FPGA程序 (38)附录二单片机程序 (41)1绪论1.1本课题的研究背景及意义EDA(Electronic Design Automation——电子设计自动化)代表了当今电子设计技术的最新发展方向，通过VHDL（V ery High Speed Integrated Circuit Hardware Description Language）硬件描述语言的设计，用FPGA（Field－Programmable Gate Array——现场可编程门阵列）来实现小型电子设备的设计，是开发仪器仪表的主流。

等精度数字频率计几种设计方案的实验研究

林建英，高苗苗，牛英俊
（大连理工大学电子信息与电气工程学部，大连１６２）０３１
摘要：研究了采用不同器件、不同设计方法实现等精度频率计的５种设计方案。依据等精度频率测量原理，分别针对５１单片机、Ｃ０１片机、ＦＧ８５Ｆ单ＰＡ与单片机、ＦＧＰＡ及ＳＰＯＣ几种系统的等精度频率计设计方法、特点进行了详细的分析和实验教学研究。以及在此基础上扩展实现周期测量、占空比测量、脉宽测量功能的方法。意在引导学生拓展思路，使等精度数
ＭｕｔｐｅＤｅｉｎｆＥｑｌＰｒｃｓｏｇｔｌＦｒｑｅｃｅｅｌｉｌｓｇｓｏｕａｅｉｉｎＤｉｉａｅｕｎｙＭｔｒ
ＩｐｅｅｔｄｉｐｒｍｅｔｌＴｅｃｉｍｌｍｎｅｎＥｘｅｉｎａｈｎｇａ
多、更好的设计方法。我们从２００３年引人 “ 电子系
的几种系统设计方案，比较不同系统设计特点，可以增强学生的系统设计概念和优化设计意识，通过
多种方法、多种技术的设计分析，以及软硬件结合
的设计与实现过程，可以加强学生综合运用所学知识，提高学生分析问题和解决问题的能力，为学生实践与创新提供更大的发挥空间。
ＬＮＪｎｙｎ，ＧＯＭｉ — ａ，ＮＵＹｎ－ｎＩｉ —ｉｇＡａｍｉａｏｏＩｉｇｕｊ
（ａｕｔｆｌｔｎｃｉｆｒａｏｎｌｔｃｌｎｉｅｒｇａａｎｖｒｉｆｅｈｏｏｙａａ１６２，ＣｉａＦｃｌｏｅｒｉｏｍｔｎａｄＥｅｒａＥｇｅｉ，ＤｌｎＵｉｓｙｏｃｎｌ，ＤｌｙＥｃｏｎｉｃｉｎｎｉｅｔＴｇｉｎ０４ｈｎ）１

等精度频率计设计

等精度频率计设计一、设计原理：测试频率的基本方法包括直接测频法和测周法。

其中直接测频法是产生一个标准宽度（例如1s）的时基信号，然后在这个信号时间范围内打开闸门对被测频率信号进行计数。

此方法的弱点之一是高精度的标准时基信号不容易获得；其二这种方法对于高频信号有保证，但对于低频信号由于计数周期有限测试精度较低。

测周法是用被测信号作为闸门信号、对标准脉冲信号进行计数，显然这种方法适合测量低频信号的频率。

等精度测频法的核心思想是用两个计数器分别对标准脉冲和被测脉冲在相同时间内进行计数，计数时间严格同步于被频脉冲。

这种方法的最大优点是测试的精度和被测信号的频率无关，因而可以做到等精度测量。

其测试原理所示：二、等精度测频误差分析：设在一次实际的闸门时间τ以内记得被测信号和标准信号的计数值分别为N x和N s，标准信号的频率为Fs，则被测信号的频率为：若被测信号的实际频率为Fxe ，则测量误差为：由于实际闸门完全同步于被测脉冲，因此t=N x T x(其中为被测信号的周期）。

而对T s的计数则最多相差1。

所以被测信号真实的频率可以表示为：由以上各式可以得到：误差与被测频率无关，因而称为等精度测频。

三、系统框图：四、系统组成：（1）FPGA测频电路：是测频的核心电路模块，由FPGA器件组成。

（2）单片机电路模块：用于控制FPGA的测频操作和读取测频数据，并做出相应处理。

（3）数码显示模块：用8个数码显示测试结果，并采用串行静态显示方法五、FPGA模块：顶层文件波形仿真六、单片机模块：七、心得：附录一：ＦＰＧＡ程序LIBRARY IEEE;－－D_FF程序USE IEEE.STD_LOGIC_1164.ALL;ENTITY D_FF ISPORT ( CLK,D,CLR : IN STD_LOGIC;Q : OUT STD_LOGIC);END D_FF;ARCHITECTURE behav OF D_FF ISBEGINPROCESS (CLK,CLR)V ARIABLE Q1:STD_LOGIC;BEGINIF CLR='1' THEN Q1:='0';ELSIF CLK'EVENT AND CLK='1' THENQ1:=D;END IF;Q<=Q1;END PROCESS;END behav;LIBRARY IEEE;－－BZH程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY BZH ISPORT ( BENA,BCLK,CLR : IN STD_LOGIC;BZQ : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)); END BZH;ARCHITECTURE behav OF BZH ISBEGINPROCESS (BCLK,CLR,BENA)V ARIABLE BZQ1:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINIF CLR='1' THEN BZQ1:=(OTHERS =>'0');ELSIF BCLK'EVENT AND BCLK='1' THENIF BENA='1' THENBZQ1:=BZQ1+1;END IF;END IF;BZQ<=BZQ1;END PROCESS;END behav;LIBRARY IEEE;－－TF 程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TF ISPORT ( ENA,TCLK,CLR : IN STD_LOGIC;TSQ : OUT STD_LOGIC_VECTOR(31 DOWNTO 0)); END TF;ARCHITECTURE behav OF TF ISBEGINPROCESS (TCLK,CLR,ENA)V ARIABLE TSQ1:STD_LOGIC_VECTOR(31 DOWNTO 0);BEGINIF CLR='1' THEN TSQ1:=(OTHERS =>'0');ELSIF TCLK'EVENT AND TCLK='1' THENIF ENA='1' THENTSQ1:=TSQ1+1;END IF;END IF;TSQ<=TSQ1;END PROCESS;END behav;LIBRARY IEEE;－－MUX64_8 程序USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY MUX64_8 ISPORT ( SEL : IN STD_LOGIC_VECTOR(2 DOWNTO 0);BZQ : IN STD_LOGIC_VECTOR(31 DOWNTO 0);TSQ : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DATA : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END MUX64_8;ARCHITECTURE behav OF MUX64_8 ISBEGINDATA <= BZQ(7 DOWNTO 0) WHEN SEL="000" ELSE BZQ(15 DOWNTO 8) WHEN SEL="001" ELSEBZQ(23 DOWNTO 16) WHEN SEL="010" ELSEBZQ(31 DOWNTO 24) WHEN SEL="011" ELSETSQ(7 DOWNTO 0) WHEN SEL="100" ELSETSQ(15 DOWNTO 8) WHEN SEL="101" ELSETSQ(23 DOWNTO 16) WHEN SEL="110" ELSETSQ(31 DOWNTO 24);END behav;附录二：单片机程序#include <reg51.h>sbit clr=P2^3;sbit cl=P2^4;sbit start=P2^5;unsigned long fx,fs=199981300,save;unsigned char code led_tab[]={0xfc,0x60,0xda,0xf2,0x66,0xb6,0xbe,0xe0,0xfe,0xf6,0x01,0x00};//LED数码管显示0123456789.共阴反向送数void delay(unsigned char z);void send(unsigned char m);void display(unsigned long n);struct p2_control{unsigned sel:3;}dat;void main(){unsigned long nx=0,ns=0,input=0;while(1){cl=0;clr=0; //初始化clr=1;delay(1);clr=0; //清零cl=1;delay(2000);cl=0; //产生闸门信号clif (start!=0){for(dat.sel=0;dat.sel<8;dat.sel++){P2=dat.sel;delay(1);input=P0;switch(dat.sel){case 0 : ns=ns+input;break;case 1 : ns=ns+(input<<8);break;case 2 : ns=ns+(input<<16);break;case 3 : ns=ns+(input<<24);break;case 4 : nx=nx+(input);break;case 5 : nx=nx+(input<<8);break;case 6 : nx=nx+(input<<16);break;case 7 : nx=nx+(input<<24);break;}}}fx=(nx/ns)*fs;// while(fx==save);// save=fx;display(fx);}}void delay(unsigned char z) //1ms延迟{unsigned int x,y;for(x=z;x>0;x--)for(y=124;y>0;y--);}void display(unsigned long n) //显示，单位为Hz {int c;for(c=0;c<8;c++) //去余辉{send(11);}send(n/10000000);n=n%10000000;send(n/1000000); n=n%1000000;send(n/100000); n=n%100000;send(n/10000); n=n%10000;send(n/1000); n=n%1000;send(n/100); n=n%100;send(n/10); n=n%10;send(n);}void send(unsigned char m) //发送位数{TI=0;SBUF=led_tab[m];while(TI==0);delay(1);}。

等精度频率计课程设计

等精度频率计课程设计一、课程目标知识目标：1. 学生能理解等精度频率计的基本原理，掌握频率、周期及其相互关系。

2. 学生能够运用已学过的电子元件知识，识别并说明等精度频率计中的关键电子元件及其作用。

3. 学生能够掌握等精度频率计的测量步骤和方法，并进行简单的数据处理。

技能目标：1. 学生能够通过小组合作，动手搭建简单的等精度频率计电路。

2. 学生能够运用等精度频率计进行实验测量，准确读取并记录数据。

3. 学生能够通过实验数据分析，解决实际问题，提升解决问题的能力。

情感态度价值观目标：1. 学生通过等精度频率计的学习，培养对物理科学的兴趣，提高探究精神和创新意识。

2. 学生在小组合作中，学会相互尊重、沟通协作，培养团队合作精神。

3. 学生通过实验认识到精确测量在实际应用中的重要性，培养严谨的科学态度和良好的实验习惯。

课程性质：本课程为电子技术及应用学科的教学内容，结合学生年级特点，注重理论知识与实践操作的相结合。

学生特点：学生处于高中阶段，具有一定的物理知识和电子元件基础，对实验操作感兴趣，但需进一步引导和培养实验技能。

教学要求：教师应注重理论与实践相结合，引导学生通过小组合作、实验探究等形式，提高学生的实践能力和创新能力。

在教学过程中，关注学生的个体差异，鼓励学生积极参与，使每位学生都能在课程中取得实际的学习成果。

通过课程目标的实现，为后续相关课程的学习打下坚实基础。

二、教学内容本课程教学内容主要围绕等精度频率计的原理、电路搭建、测量方法及数据处理等方面展开。

1. 理论知识：- 频率、周期概念及其关系- 等精度频率计的工作原理- 关键电子元件（如晶体振荡器、计数器、时钟等）的作用2. 实践操作：- 搭建等精度频率计电路- 实验操作步骤及注意事项- 数据的采集、处理与分析3. 教学大纲：- 第一章：等精度频率计基本原理1.1 频率与周期的关系1.2 等精度频率计的工作原理- 第二章：关键电子元件2.1 晶体振荡器的特性与应用2.2 计数器与时钟的作用- 第三章：实验操作与数据处理3.1 电路搭建与调试3.2 实验步骤与注意事项3.3 数据采集、处理与分析4. 教学进度安排：- 理论知识学习：2课时- 实践操作与实验：4课时- 数据处理与分析：2课时教学内容根据课程目标进行科学组织和系统安排，确保学生能够循序渐进地掌握等精度频率计的相关知识。

基于FPGA的等精度频率计的设计

基于FPGA的等精度频率计的设计一、引言频率计是一种广泛应用于电子领域的仪器设备，用于测量信号的频率。

常见的频率计有软件频率计和硬件频率计两种。

软件频率计主要基于计算机软件，通过采集到的信号数据来计算频率。

硬件频率计则是基于专用的硬件电路，直接对信号进行采样和处理，具有实时性强、准确度高的优点。

本文将基于FPGA设计一种等精度频率计，旨在实现高精度、高稳定性的频率测量。

二、设计原理本设计采用基于FPGA的硬件频率计方案，其主要原理是通过对输入信号的时间计数，并结合固定参考值，计算出信号的频率。

具体流程如下：1.信号输入：将待测量的信号输入至FPGA芯片，输入信号的幅度应符合输入电平范围。

2.信号计数：利用FPGA芯片内部的计数器，对输入信号进行计数，并记录计数器的数值。

计数器的值与输入信号的频率成反比，即计数器值越大，信号频率越低。

3.定时器触发：通过定时器产生一个固定的参考信号，用于触发计数器的复位操作。

定时器的频率应足够高，以保证计数器能够实时精确计数。

4.数据处理：计数器值与定时器触发的时间周期共同决定了输入信号的频率。

通过计算参考值与计数器值的比例，可以得到准确的频率值。

5.结果输出：将计算得到的频率值输出至显示屏或其他外部设备，以便用户进行查看。

三、设计方案1.FPGA选型：选择一款适合频率计设计的FPGA芯片，要求其具有较高的计数能力、较大的存储空间和丰富的外设接口。

2.输入电路设计：设计一个合适的输入电路，将待测信号进行电平调整和滤波处理，以确保输入信号的稳定性和合适的幅度范围。

3.计数器设计：利用FPGA内部的计数器模块，进行计数操作。

根据需要选择适当的计数器位宽，以满足待测频率范围的要求。

4.定时器设计：通过FPGA内部的时钟源和计时器模块，设计一个精确的定时器，用于触发计数器的复位操作。

定时器的频率要足够高，以保证计数的准确性。

5.数据处理设计：利用FPGA内部的算数逻辑单元(ALU)对计数器值进行处理，计算得到准确的频率值。

等精度频率计的设计

等精度频率计的设计一、实验原理基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，即测量精度随被测信号的频率的变化而变化，在实用中有较大局限性，而等精度频率计不但具有较高的测量精度，且在整个频率区域能保持恒定的测试精度。

设计项目可达到的指标如下：频率测试功能：测频范围0.1Hz~100Hz。

测频精度：测频全域相对误差恒为百万分之一。

脉宽测试功能：测试范围：0.1us~1s，测试精度1%~99%。

占空比测试功能：测试（显示）精度1%~99%。

相位测试功能：测试范围0~360度，测试精度0.2度。

主系统组成等精度频率计的主系统由六个部分组成：信号整形电路。

用于对待测信号进行放大和整形，以便作为PLD器件的输入信号。

测频电路。

是测频的核心模块，可以由FPGA器件担任。

100MHz的标准频率信号源（可通过PLL倍频所得）进入FPGA.。

单片机电路模块。

用于控制FPGA的测频操作和读取测频数据，并作出相应数据处理。

安排单片机的P0口读取测试数据，P2口向FPGA发控制命令。

键盘模块。

可以用5个键执行测试控制，一个是复位键，其余是命令键。

数码显示模块。

可以用7个数码管显示测试结果，最高可表示百万分之一的精度。

考虑到提高单片机IO口的利用率，降低编程复杂性，提高单片机的计算速度以及降低数码显示器对主系统的干扰，可以采用串行静态显示或液晶显示方式。

主系统组成测频原理等精度测频原理为：“预置门控信号”CL由单片机发出，可以证明，在1秒至0.1秒间的选择范围内，CL的时间宽度对测频精度几乎没有影响，在此设其T。

BZH和TF模块是两个可控的32位高速计数器，BENA和ENA分别是宽度为p它们的计算允许信号端，高电平有效。

标准频率信号从BZH 的时钟输入端BCLK 输入，设其频率为s F ；经整形后的被测信号从与BZH 相似的32位计数器TF 的时钟输入端TCLK 输入，设其真实频率值为xe F ，被测频率为x F 。

一种高性价比等精度数字频率计方案设计

一种高性价比等精度数字频率计方案设计※—田开坤,刘颖(湖北师范学院电工电子实验中心,黄石435002)摘要:在讨论等精度频率测量原理基础上,结合单片机定时器硬件资源,提出一种基于小规模CPLD(A TF1504AS)和单片机(STC89C52RC)的等精度数字频率计方案,包括实际电路图、Verilog HDL硬件语言设计的CPLD方案、MCU关键程序代码、程序流程图和实际测试结果。

实现了从m Hz到M Hz频率的宽范围、高精度测量。

关键词:等精度频率测量;CPLD;单片机中图分类号:TP206.1 文献标识码:AA Co st2effective Precision Digital Frequency Meter※—Tian K aikun,Liu Ying(Electrician and Electronics Experiment Center,Hubei Normal University,Huangshi435002,China)Abstract:After discussing t he principle of precision frequency measurement,a precision digital frequency meter based on small2scale CPLD(A TF1504AS)and MCU(STC89C52RC)is designed wit h MCU hardware timer resources,The scheme achieved wide range high2precision measurement from m Hz to M Hz.K ey words:precision frequency meter;CPLD;MCU引　言频率的概念就是1s时间内被测信号的周期个数,最直接的测量方法就是单位时间内计数法,这种方法比较适合高频测量。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

数字频率计是一种基本的测量仪器。

它被广泛应用于航天、电子、测控等领域。

采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。

本文首先综述了EDA技术的发展概况，FPGA/CPLD开发的涵义、优缺点，VHDL语言的历史及其优点，然后介绍了频率测量的一般原理。

ABSTRACT (1)目录 (2)1. 绪论 (2)1.1电子设计自动化(EDA)发展概述 (3)1.1.1什么是电子设计自动化(EDA ) (3)1.1.2EDA的发展历史 (4)1.2基于EDA的FPGA/CPLD开发 (5)1.2.1FPGA/CPLD简介 (6)1.2.2用FPGA/CPLD进行开发的优缺点 (7)1.3硬件描述语言(HDL) (9)1.3.1VHDL语言简介 (10)1.3.2利用VHDL语言开发的优点 (10)1.4Q UARTUS II概述 (11)2. 频率测量 (13)2.1数字频率计工作原理概述 (13)2.2测频原理及误差分析 (14)2.2.1常用测频方案 (14)2.2.2等精度测频原理 (15)2.2.3误差分析 (16)本章小结 (17)1.绪论21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。

而集成电路(IC)技术在微电子领域占有重要的地位。

伴随着IC技术的发展，电子设计自动化(Electronic Design Automation,EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。

EDA是指以计算机大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。

VHDL（超高速集成电路硬件描述语言）是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。

相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top_Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。

从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。

数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差，可靠性差。

随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL 语言。

将使整个系统大大简化。

提高整体的性能和可靠性。

数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。

采用VHDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片FPGA芯片上实现。

整个系统非常精简，且具有灵活的现场可更改性。

1.1 电子设计自动化(EDA)发展概述1.1.1 什么是电子设计自动化(EDA)在电子设计技术领域，可编程逻辑器件(如PLD,GAL)的应用，已有了很好的普及。

这些器件为数字系统的设计带来极大的灵活性。

由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。

这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。

纵观可编程逻辑器件的发展史，它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。

随着可编程逻辑器件集成规模不断扩大，自身功能的不断完善和计算机辅助设计技术的提高，在现代电子系统设计领域中的EDA便应运而生了。

电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从 CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。

EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。

尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。

当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也比较大。

而仿真电子系统的EDA 正在进入实用，其初期的EDA工具不一定需要硬件描述语言。

此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。

1.1.2 EDA的发展历史EDA技术的发展始于70年代，至今经历了三个阶段。

电子线路的CAD(计算机辅助计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。

它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。

这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。

80年代初期，EDA技术开始设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE—计算机辅助工程，也就是所谓的EDA技术中级阶段。

其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。

其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。

CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。

所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，即高级EDA阶段、也就是目前常说的EDA。

过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_Up)的程序，设计者先对系统结构分块，直接进行电路级的设计。

这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指针，不能保证设计一举成功。

EDA技术高级阶段采用一种新的设计概念:自顶而下(Top_Down)的设计程序和并行工程(Concurrent engineering )的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。

此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis)理论得到了巨大的发展，可进行系统级的仿真和综合。

等精度数字频率计的设计

基于FPGA的等精度数字频率计设计(修订版)

等精度数字频率计的设计

基于SOPC的等精度数字频率计设计

毕业设计 基于fpga的等精度数字频率计的设计

等精度频率计

(完整版)基于FPGA的等精度频率计的设计与实现毕业论文

等精度数字频率计设计

等精度数字频率计设计

基于FPGA的等精度频率计的设计

基于FPGA的等精度数字频率计设计

等精度数字频率计几种设计方案的实验研究

等精度频率计设计

等精度频率计课程设计

基于FPGA的等精度频率计的设计

等精度频率计的设计

一种高性价比等精度数字频率计方案设计

毕业设计基于fpga的等精度数字频率计的设计