第六章MOS存储器.

微电子中心
6.1.5 列地址译码器 2.开关树的设计 对于大容量存储器通常用四选一和二选 一的组合，以避免开关树的层次过多而影响 速度。CMOS开关树性能较好。 列 地 四选 四选 四选 四选 四选 四选 四选 四选 一 一 一 一 一 一 一 一 址 选 四选 四选 一 一 择 信 二选 号 一
12
HMEC
集成电路设计原理
微电子中心
6.2.1 Mask ROM的特点
Mask ROM由用户提供码点数据 （要存储的固定数据），由芯片设计 者设计版图，由生产厂家制版、流片 加工。芯片一旦制成，存储的信息无 法改变，用户使用时只能读出已固化 的数据，掉电信息也不会丢失。因此， MASK ROM 只能用来存储固定信息。
HMEC
集成电路设计原理
微电子中心
§6-2 Mask ROM
Mask ROM（掩膜编程只读存储器—— Mask Read-Only Memory）
14
HMEC
集成电路设计原理
微电子中心
思考题
1. Mask ROM 的特点是什么？ 2. Mask ROM是如何存储信息“0”和信 息“1”的 ？
15
集成电路设计原理
微电子中心
思考题
1. 存储器一般由哪几部分组成？
2.设计译码电路时应注意什么问题？
3.多级译码电路有什么优点？ ？
3
HMEC
集成电路设计原理
微电子中心
6.1.1 存储器的结构图 n 各种 位 存储器都 行 有各自的 地 址 特点，但 它们的结 构大体上 m位 是一致的。 列地址
行 译 码 器
HMEC
集成电路设计原理
微电子中心
第六章 MOS存储器
存储器是各种处理器的主要存储部 件，并广泛应用于SoC及其它电子设备 中，按功能可分为只读存储器（ROM） 和随机存取存储器（RAM）两大类，分 别用作固定数据存储和临时数据缓存。
1
HMEC
集成电路设计原理
微电子中心
§6-1 存储器的结构
2
HMEC
A B C D
10
HMEC
集成电路设计原理
微电子中心
6.1.5 列地址译码器 1.基本原理 列译码器的输入 是来源于地址缓冲器 的M位二进制地址， 一般先产生具有合适 驱动能力的正反地址 信号，再通过树状开 关选择电路构成对应 存储体每一列（位线） 的地址信号组合。
位线
Di
11
HMEC
集成电路设计原理
微电子中心
6.1.4 行地址译码器 2.多级译码技术 对于大容量存储 器通常选择二级 译码技术，即将 地址信号先分组 译码（2-4译码、 3-8译码），再 采用集中编码， A4 可以有效地提高 H0 译码速度。 L0 H0 H1 H2 H3 2-4译码
A3 A2 A1 A0
L0 L1 L2 L3 L4 L5 L6 L7 3-8译码 H3 L7
HMEC
集成电路设计原理
微电子中心
6.1.4 行地址译码器 1.基本原理 行译码器电路的 输入是来源于地址缓 冲器的N位二进制地 址，首先产生具有合 适驱动能力的正反地 址信号，然后通过编 码电路译成对应存储 体每一行的地址信号 （一般称为字线）。
字 线
A3 A2 A1 A0
7
HMEC
集成电路设计原理
H0 L1
8
HMEC
集成电路设计原理
微电子中心
Βιβλιοθήκη Baidu
6.1.4 行地址译码器 3.地址同步控制
由于地址信号 到达时间不一致， 易引起字线的波动， 造成读写错误和功 耗增加等现象。为 了防止此现象发生， 可加一地址输入使 能信号控制。
字 线
En A2 A1 A0
9
HMEC
集成电路设计原理
微电子中心
6.1.4 行地址译码器 4.电路优化设计 VDD 相邻两个与 非门的输入只有 一个不同且反相 A 的信号，因此可 B 以将这两个与非 C 门电路和并优化， 简化电路，缩小 D 芯片面积。 F
不同类别存储器有不同的存储单元，但是 有共同的特点： 每个存储单元有两个相对稳定的状态，分 别代表二进制信息“0”和“1”。
5
HMEC
集成电路设计原理
微电子中心
6.1.3 地址译码器 存储体中的每 n 行 位 存储体 个存储单元都有自 行 译 ( N M) 码 地 己唯一的地址（行、 器 址 列），地址译码器 就是将地址信号译 m位 列译码器 成具体的选择地址。 列地址 一般将地址 信 号分为行地址信号和列地址信号，因此地址译 码器分为行地址译码器和列地址译码器。 6
微电子中心
6.2.8 输出电路
一般可以采 用倒相器、倒相 器链、寄存器， 锁存器、触发器 等，个数与同时 输出的位数相同。
D CP
23
Q
HMEC
集成电路设计原理
微电子中心
6.2.8 Mask ROM应用实例 1. 96字符发生器
字符由57点阵构成，通过控 制35个点的明暗来显示字符图形。 采用或非存储阵列（ 9635） ：每个字 线上排列35个单元，对应35个点，即每个字 有35位，有MOS管的单元对应亮点。96个字 符对应96条字线，每个字的对应位相接。也 可采用4870阵列，每个字线对应2个字符， 通过列译码分选字符输出。
HMEC
集成电路设计原理
微电子中心
6.1.6 读写控制及输入输出电路 读写控制电路是对存储器读操作和写操 作时序上的控制，主要包括地址译码器和数 据输入输出电路的控制。 输入输出电路是在控制电路的控制下， 将数据写入译码器指定地址的存储单元中或 将指定地址存储单元中的数据输出。
不同的存储器有不同的读写控制及输入 输出电路，具体电路根据存储器的类别和具 13 体要求而定。
位Bit
19
HMEC
集成电路设计原理
微电子中心
6.2.5 预充结构与非存储阵列
Vcc

Word 字

20
HMEC
集成电路设计原理
微电子中心
6.2.6 母片形式的与非存储阵列
21
HMEC
集成电路设计原理
微电子中心
6.2.7 与或非存储阵列
位 Bit Vcc

Word 字
22
HMEC
集成电路设计原理
存储体 ( N M)
列译码器 输入/输出
控制 信号
读写控制
数 据
4
HMEC
集成电路设计原理
微电子中心
6.1.2 存储体 存储体是由若干个存储单元组 成的阵列，若字数为N，每个字的 位数为M，则表示为 NM （与行 数和列数可能有差别，行数 N， 列数 M，行数列数=N M ）。 存储体 (N M )
16
HMEC
集成电路设计原理
微电子中心
6.2.2 E/D NMOS或非存储阵列
Vcc
字 Word
位 Bit
17
HMEC
集成电路设计原理
微电子中心
6.2.3 准NMOS或非存储阵列
Vcc Word
位 Bit
18
HMEC
集成电路设计原理
微电子中心
6.2.4 预充低功耗结构或非存储阵列

Word
Vcc