[政史地]2009数电期末复习

vC
S
某存储器具有6条地址线和8条双向数据线，
存储容量有多少位？ 指出64K× 1存储系统至少需要几条地址线 和数据线 设存储器的起始地址全为0，试指出2K×1 存储系统的最高地址为多少？
用 16×4 位 EPROM 实现下列各逻辑函数，
画出存储矩阵的连线图。

16×4位EPROM有四个地址输入端和四个

NC
1
28 27 26 25 24 23 MCM6264 SRAM 22 21 20 19 18 17 16 15
VC C W E2 A8 A9 A11 G A10 E1 DQ7 DQ6 DQ5 DQ 4 DQ3 E H × L L L E × L H H H G × × H L × W × × H H L 方式 I/O 周期 无选择 高阻态 无选择 高阻态 输 出 禁 止高 阻 态 读 写 DO DI 读 写
∧
1111
1110
1101
1100


EP=ET=1，保证正常计数，RD=1说明清零无效， D3D2D1D0=Q3Q211，Q1控制LD。此电路工作过程如下： 设0000为初始状态，则D3D2D1D0=0011，LD＝0，这意 味着在第一个脉冲作用下，要置数，使Q3Q2Q1Q0=0011； 当Q3Q2Q1Q0=0011时，则LD＝1，这意味着在第二个脉 冲作用下，要计数，而置数无效，使 Q3Q2Q1Q0=0100；……就这样逐次分析各个状态，并画 出对应的状态图所示。可见它是八进制计数器。
CP A B Q1 Q2
Q1 & A CP
Q2 1J C1
∧
=1
1D C1
∧
A B CP
CP A B
1K 1 （b）
（a）

试分析图所示时序逻辑电路，列出状态表， 画出状态图和波形图。
Q1 & =1 ┌ ┌ 1J C1 1K FF 1 ┌ ┌ 1J C1 1K FF 0 CP 1 Q0
Z
X



X/Z 0/0 00 01 1/0 11 1/0 1/0 1/1 0/0 10 0/0
CP X Q0 Q1 Z
Q 1Q 0
0/1
分析如图电路，写出它的激励方程组、状态方程组、输出方程，画出状态表和状态图。

试分析图所示的计数器电路。写出它的驱动方程、 状态方程，列出状态转换真值表和状态图，画出 时序波形图，说明是几进制计数器。
A13 A12 ~ A0 W G
D7 ~ D0

电路如图所示，已知 CP和A、B的波形，试 画出Q1和Q2的波形。 设触发器的初始状态 均为0。
CP A B Q1 Q2
Q1 & A CP
Q2 1J C1
∧
=1
1D C1
∧
A B CP
CP A B
1K 1 （b）
Fra Baidu bibliotek
（a）

电路如图所示，已知 CP和A、B的波形，试 画出Q1和Q2的波形。 设触发器的初始状态 均为0。
V C C (+12V) V CC 8 7 RD 4 7 3 6 555 2 1 5 0.01μF C2 0.01μF 1 G1 R3 5kΩ R2 5kΩ V CC 8 RD 4 100μF 3 6 555 2 1 5 0.01μF
R1 1MΩ
vI1 vC
C1 10μF
vI1 v I2
vO
v I2
∧
C1
C1
C1
1K R
1K R
1K R

试用负边沿D触发器组成4位二进制异步加计数器， 画出逻辑图。
Q3
Q2
Q1
Q0
FF 3 Q R
∧
FF 2 Q R
∧
FF 1 Q R C1 Q1
∧
FF 0 Q R C1 Q0
∧
CR 清零脉冲 CP 计数脉冲
C1 Q3
C1 Q2
1D
1D
1D
1D
Q3
Q2
Q1 FF 2
∧
∧
∧
C1 Q3
C1 Q2
1D
1D
1D
1D
∧
试用正跳变沿触发的D触发器设计一个同步五进制加计数器, 列出状态表，求出驱动方程和输出方程，画出逻辑图， 检查能否自启动及画出完整的状态转换图。
试用JK触发器和门电路设计一个同步七进制加法计数器，并检查能否自启动。 试用JK触发器设计一个脉冲序列为11010的时序逻辑电路

解：图所示电路属于同步时序逻辑电路，其中Q1 Q0是触 发器的输出状态，X、Y分别是电路的输入和输出信号。 分析过程如下： 1.写出各逻辑方程： 驱动方程：J0=K0=1 J1=K1= 将驱动方程代入JK 触发器的特性方程， 得： n1 n n1 n n n Q0 Q0 Q1 ( X Q0 )Q1n ( X Q0 )Q1n ( X Q0 ) Q1n 次态方程： n Z Q1n Q0 输出方程： 2.列出状态表如表所示。 3.画出状态图及波形图如图所示。 4.逻辑功能分析 由状态图可以很清楚地看出电路状态转换规律及相应输入、 输出关系：该电路一共有4个状态00、01、10、11。当 X=0时，按照加1规律从00→01→10→11→00循环变化， 并每当转换为11状态（最大数）时，输出Z=1。当X=1时， 按照减1规律从11→10→01→00→11循环变化。所以该电 路是一个可控的进制计数器，其中 Z是进位信号输出端。
Q 3 Q 2 Q1Q0 0000 0001 0010 0011 0100
RD LD D3 D2 D1 D 0 1
1000
0111
∧
0110
0101
Q3Q 2 Q1Q 0 1 RCO 74161 ET EP CP 1 计数脉冲
Q3 Q2 Q Q
1 0
0111
1000
1001
1010
1011
RD LD D3 D2 D1 D 0 1 0 1 1 1
数据输出端，可以实现四输入变量、四输 出变量的逻辑函数。 1.将逻辑函数展开为ABCD四变量逻辑函数 的最小项表达式：
Y1 ABC A(B C)
Y2 AB AB
Y4 ABC ABC
Y3 ( A B)( A C )
m(4,5,6,7,8,9,10,11)
V CC R1 RW 1 RW RW 2 D R2 7 V CC 8 RD 4
vI1
3 6 2 1 555 5 0.01μF
vO
vC
C
v I2

Page 图为一心律失常报警电路，图中vI是经过放大后的心电信号， 其幅值vIm=4V。 （1）对应vI分别画出图中vo1、vo2、vo三点的电压波形； （2）说明电路的组成及工作原理
A B C D
1
1
1
1
（ 地 址 译 码 器 ）
与 门 阵 列
或 门 阵 列
（ 存 储 矩 阵 ）
m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m1 0m1 1m1 2m1 3 m1 4m1 5
Y1 Y2 Y3 Y4
MCM6264是MOTOROLA公司生产的 8k×8位SRAM，该芯片采用28脚塑料双列 直插式封装，单电源＋5V供电。图题7.5给 出了该芯片的管脚排列图和逻辑功能表， 图中A0～A12为地址输入，DQ0～DQ7为 数据输入/输出，W为写允许，E1、E2为片 选，NC为空引脚。 试用MCM6264 SRAM芯片设计一个 16k×16位的存储器系统，画出其逻辑图。
2009数电期末复习
8.1.3由集成单稳态触发器74121组成的延时电路及输入波 形如图题所示。(1)计算输出脉宽的变化范围；(2)解释为 什么使用电位器时要串接一个电阻。

图为一通过可变电阻RW实现占空比调节的多谐 振荡器，图中RW=RW1+RW2，试分析电路的工 作原理，求振荡频率f和占空比q的表达式。
Q0 1
FF 3 Q 1J Q
FF 1 1J Q 1J Q
FF 0 1J C1 CP 计数脉冲 1K R CR 清零脉冲
∧
∧
∧
C1
C1
C1
1K R
1K R
1K R
Q3
Q2
Q1
Q0
FF 3 Q R Q
FF 2 R Q
FF 1 R C1 Q1 Q
FF 0 R C1 Q0 CR 清零脉冲 CP 计数脉冲
∧

4.逻辑功能分析 由状态图可以很清楚地看出电 路状态转换规律及相应输入、 输出关系：该电路一共有4个状 态00、01、10、11。当X=0时， 按照加1规律从 00→01→10→11→00循环变化， 并每当转换为11状态（最大数） 时，输出Z=1。当X=1时，按照 减1规律从 11→10→01→00→11循环变化。 所以该电路是一个可控的进制 计数器，其中 Z是进位信号输 出端。
Q3 Q 2 Q1 Q 0 Q 3 Q 2 Q 1Q 0 RCO 74161 LD ET EP CP
1 计数脉冲
分析下图的功能：
试用计数器74161和数据选择器设计一个01100011序列发生器。
Q3 Q2 Q1 Q0 & Q3Q 2 Q1Q 0 RCO 74160 ET EP CP 1 计数脉冲

8
E1 DQ7 ~DQ0 E2
E1 E2 W G
12 12
DQ7 ~D Q0
8
(6264) W
G A12 ~ A0
(6264)
A12 ~ A0
8
E1 DQ7 ~DQ0 E2
E1 E2 W G A12 ~ A0
12 12
8
DQ7 ~D Q0
(6264) W
G A12 ~ A0
(6264)
D15 ~ D 8
都接成T’触发器 是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连， 即从Q端取借位信号
加法类似

试用负边沿JK触发器组成4位二进制异步减法计 数器，画出逻辑图。
Q3 Q2 Q1 FF 2 1J
∧
Q0 1
FF 3 Q Q
FF 1 1J
∧
FF 0 1J
∧
Q
Q
1J C1 CP 计数脉冲 1K R CR 清零脉冲
V C C (+5V) V C C (+5V)
8 7
4 555
R
8 7 6
4 555 3
v O2
1
vO
vI
6 2 1
3
v O1
T C
2 5 1 5 D1 D2
vI
VT+ VTVI Vo1 2 3 VCC
VC Vo2
Vo

电路的组成及工作原理： 第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二级555 定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。当心律正常 时，Vo1的频率较高，周期较短，使得VC不能充电至2/3Vcc，所以Vo2始终为高 电平，Vo始终为低电平，发光二极管D1亮，D2不亮，表示心律正常；当心律异 常时，脉冲间隔拉大，Vo1的的周期加长，可使VC充电至2/3Vcc ， Vo2变为低 电平，Vo变为高电平，发光二极管D2亮，D1不亮，表示心律失常。
m(2,3,4,5,6,7,14,15)
m(0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15)
m(0,1,2,3,10,11,14,15)

画出存储矩阵的连线图：ABCD四输入变量由EPROM的 地址端输入，Y1Y2 Y3Y4四输出变量由EPROM的数据输 出端引出。EPROM的与门阵列是固定的，或门阵列是可 编程的，根据以上各式对或门阵列编程：表达式中包含的 最小项，在或门阵列相应的位置上画点，否则不画。
A 12 2 A7 3 A6 A5 A4 A3 A2 A1 A0 4 5 6 7 8 9 10
DQ0 11 DQ1 12 DQ2 13 14 V
SS
解：一片MCM6264的存储容量是8k×8位，要求 扩展为16k×16位的存储器系统。可见，位数需 扩大两倍，字数也需扩大两倍。 首先，将两片6264相并（A0～A12、W、G、E1、 E2分别相并），每片6264有8个数据输入/输出端 DQ0～DQ7，两片合并则有16个端：DQ0～ DQ15。这样，由两片6264扩展得到8k×16位的 存储器。 若要使字数扩大两倍，可以对两组8k×16位存储 器的E1、E2加适当的控制，并将其它端分别相并， 即可扩展为16k×16位的存储器系统。其中， DQ0～DQ15是它的16条数据输入/输出线，A0～ A13为14条地址输入线，W为写允许，G为读允许。 扩展的存储器系统如图所示。

RD 1
D3 D2 D1 D 0 1 1
∧

试分析图所示的电路，画出 它的状态图，说明它是几进 制计数器。 解：74161是异步清零、同 步置数，模16计数器。其中 RD是异步清零端，LD是同 步预置数控制端，两者均是 低电平有效，D3、D2、D1、 D0是预置数据输入端，EP 和ET是计数使能端，计数 时EP、ET均应置于高电平， RCO是进位输出端，CP是 计数脉冲输入端。
Q2 Q1 Q0
FF 2
1J C1
1K R
FF 1
1K R
FF 0
1K R Rd CP
∧
1J C1
1J C1
1
∧
∧
1.写出各逻辑方程：
驱动方程： 状态方程： 2.列出状态表 3.画出状态图及波形图 4.由以上分析可见，此电路在5个状态之间
循环，是同步五进制计数器。
用4个负边沿触发的JK触发器组成的4位异步二进制减法计数器 用4个正边沿触发的JK触发器组成的4位异步二进制减法计数器 用4个负边沿触发的D触发器组成的4位异步二进制减法计数器 用4个正边沿触发的D触发器组成的4位异步二进制减法计数器