[政史地]2009数电期末复习
数字电路期末知识点复习题
数字电子电路复习练习题一、填空题1．半导体具有三种特性，即：热敏性、光敏性和_________性。
2．集电极反向饱和电流I CBO是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较_________。
3．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数⎺F 。
4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。
5．从TTL 反相器的输入伏安特性可以知道两个重要参数，它们是____________和____________。
6． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。
7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。
8． 时序电路除了包含组合电路外，还必须包含具有记忆功能的_________电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_________ 变量。
9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D =___________，⎺S D =___________。
10．JK触发器当J =K =________时，触发器Q n+1=⎺Q n 。
11．n 位二进制加法计数器有_________个状态，最大计数值为_________。
12．用555定时器构成的 单稳态触发器，若充放电回路中的电阻、电容分别用R 、C 表示，则该单稳态触发器形成的脉冲宽度t w ≈____________。
13．施密特触发器具有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同的。
14．组成ROM 电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数电最后复习课件【精选】
4.2.2组合逻辑电路的设计方法
电路功能 描述
输入变量 输 出
RA G Z
00 0 1
逻 辑1 抽 象
真值表
00 1 0
1 01 0 0
• 输入变量:
红（R）、黄（A）、绿（G0） 1 1 1
规定灯亮为1，不亮为0。 1 0 0 0
• 输出变量： 故障信号（Z）
10 1 1
正常为0，故障为1。 1 1 0 1
子
00100000010
01000000100
技
01100001000
术
图43.6 3位二进制 （3线－8线）译码器的框图
10000010000
输入：3位二进制代码 1 0 1 0 0 1 0 0 0 0 0
11001000000
输出：8个互斥的信号 1青岛1 科1技上大1 一学0自页动0 化下0与一电0页子0工退0程学出0院
4
电路的逻 辑功能
2
Y AB BC CA
3
ABC
Y
000
0
001
0
010
0
011
1
100
0
101
1
110
1
当输入A、B、 C中有2个或3个 为1时，输出Y 为1，否则输出 Y为0。所以这 4 个电路实际上 是一种3人表决 用的组合电路： 只要有2票或3 票同意，表决 就通过。
111
1上一页 下一页 退出
数字电子技术基础
期末总结
期末复习
试题类型（2009/2010-2）
数
字 一、填空题（20分，每空1分） 二、逻辑函数式化简（10分,每题5分）
电
三、分析题（约30分，共3题） 子 四、设计题（约30分，约2~3题）
数电期末 知识点总结
数电期末知识点总结一、数字逻辑电路1.1 逻辑门逻辑门是数字逻辑电路的基本组成部分，包括与门、或门、非门、与非门、或非门、异或门等。
它们的功能分别是进行逻辑与、逻辑或、逻辑非、逻辑与非、逻辑或非、逻辑异或运算。
1.2 组合逻辑电路组合逻辑电路由逻辑门组成，没有存储功能，输出仅由输入决定，不受时钟脉冲控制。
典型的组合逻辑电路包括加法器、减法器、比较器、译码器、编码器、多路选择器、多路数据选择器等。
1.3 时序逻辑电路时序逻辑电路内部包含存储器件（触发器、寄存器等），能够存储信息，并且输出受时钟脉冲控制。
典型的时序逻辑电路包括计数器、触发器、寄存器等。
1.4 存储器件存储器件是一种能够存储信息的电子元件，包括静态随机存取存储器（SRAM）、动态随机存取存储器（DRAM）、只读存储器（ROM）、可擦写存储器（EEPROM、Flash）等。
其中，SRAM具有快速读写速度，但价格昂贵；DRAM价格较为便宜，但需要定期刷新；ROM不可写，一经编程内容不可更改；EEPROM和Flash可擦写，具有较好的灵活性。
1.5 组合逻辑和时序逻辑的设计组合逻辑和时序逻辑的设计包括了逻辑方程、真值表、卡诺图、逻辑代数和状态图等的转化与设计原则、设计方法、设计步骤等。
1.6 计算机组成原理计算机组成原理是指计算机的基本组成和运行原理，包括控制器、运算器、存储器件和输入输出设备四大部分。
其中，控制器负责指挥各部件协调工作，运算器负责进行数据运算，存储器件负责存储数据和指令，输入输出设备负责与外部进行信息交换。
1.7 计算机系统计算机系统是指由硬件和软件组成的计算机结构。
硬件包括中央处理器、内存、输入输出设备、总线等；软件包括系统软件和应用软件。
计算机系统根据不同的应用场景，可以分为单机系统、网络系统和分布式系统等。
1.8 计算机网络计算机网络是指将多台计算机通过通信设备和通信线路连接在一起，实现信息交换和资源共享的系统。
计算机网络的组成包括硬件设备、传输媒体、通信协议三部分。
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习题库及答案完整版数字电子技术期末复习题库及答案HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
数字电路期末总复习知识点归纳详细复习课程
数字电路期末总复习知识点归纳详细第 1 章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第 2 章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1)常量与变量的关系Ａ+0＝Ａ与Ａ1 ＡＡ +1＝ 1 与A0 0A A＝ 1 与 A A＝ 02)与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+ＡAB BAb.结合律：(Ａ+Ｂ) +Ｃ＝Ａ+(Ｂ +Ｃ)(A B) C A (B C)c.分配律： A (B C)＝ A B A CA B C (A B)() A C))3)逻辑函数的特殊规律a.同一律：Ａ +Ａ +Ａb.摩根定律： A B A B， A B A Bb.关于否定的性质Ａ＝ A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如： A B C A B C可令Ｌ＝B C则上式变成A L A L ＝ A L A B C三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1)合并项法：利用Ａ + A A 1 或 A B A B A , 将二项合并为一项，合并时可消去一个变量例如：Ｌ＝A BC ABC AB(C C) AB2)吸收法利用公式 A A B A，消去多余的积项，根据代入规则 A B可以是任何一个复杂的逻辑式例如化简函数Ｌ＝AB AD BE解：先用摩根定理展开：AB ＝ A B 再用吸收法Ｌ＝AB AD BE＝ A B AD BE＝(A AD) (B BE)＝A(1 AD ) B(1 BE)AB3)消去法利用 A AB A B 消去多余的因子例如，化简函数Ｌ＝A B AB ABE ABC解：Ｌ＝AB AB ABE ABC＝(AB ABE) (AB ABC)＝A(B BE) A(B BC)＝A(B C)( B B) A(B B)( B C)= A(B C) A(B C)= AB AC AB AC= AB AB C4)配项法利用公式 A B A C BC A B A C 将某一项乘以( A A)，即乘以1，然后将其折成几项，再与其它项合并。
2009数字电路期末考试题答案(绝密)
寡人猪八戒
四、按照下图用 J-K 触发器设计一个可控加减法计数器，要求写出状态方程，驱动 方程和输出方程。不要求画电路图。 （10 分）
A Q2 Q1 000 001 010 011 100 101 110 111
Qn+12 Qn+11 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0
Y 0 0 0 1 1 0 0 0
Q n 1 A Q 2 Q1 AQ 2 Q1 AQ 2 Q1 AQ 2 Q1 2 (AQ1 AQ1 )Q 2 (A Q1 AQ1 )Q 2
n Q1 1 Q1
Y AQ 2 Q1 AQ 2 Q1
J 2 AQ1 AQ1 K 2 A Q1 AQ1 J1 1 K1 1
Q n 1 Q 4 4
6．分别写出下图 Y1、Y2 和 Y3 的最小项表达式。
寡人猪八戒
Y1 ABD ABC ABD ABC Y2 ABC ABC ABC Y3 ABC ABC
7．求下式的对偶式和反演式 Y=A(B’C+B(C+D’)’)’
Y A BC B(C D) Y A (B C)( B CD) Y' A (B C)( B CD)
寡人猪八戒
A 0 0 0 0 1 1 1 1
B Ci 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
S Co 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
S=∑m(1,2,4,7)= A BC ABC AB C ABC CO=∑m(3,5,6,7)=AC+BC+AB 六、下图所示的电路是由二进制加法计数器、3 线-8 线译码器和 S-R 锁存器构成的 一个宽度可调的脉冲发生器。 1．求 S-R 锁存器 Q 端输出波形（周期）是计数脉冲 CLK 周期的多少倍？画出 S-R 锁存器 Q 端的输出波形。 2．如果将 S-R 锁存器 Q 端输出波形周期减小一倍，应该如何调整电路连接？ 计数器的初始状态 Q2Q1Q0=000（10 分）
数字电子技术期末考试试题1参考答案-2009级
密封线姓名考试日期29040250352904027035学号课程号教学班数字电子技术 2009级 年级 电气工程、测控、自动化、电信、通信、电科、应物 课程名称专业《数字电子技术》试题答案及评分标准（第一套）课程号 2904025035，2904027035 考试时间 100 分钟一、填空题（共34分）1、（3分）(268.5)D =（100001100.1）B =（001001101000.0101）BCD 8421。
2、（3分）8选1数据选择器74HC151各输入端信号如下图所示，其输出F= 1 。
3、（3分）一个存储容量为4K×4的存储系统有 142 个存储单元，若存储器的起始地址为全0，则该存储系统的最高地址的十六进制地址码为 3FFFH 。
4、（3分）某单极性输出的8位D/A 转换器正常工作，当输入数字量为（10101010）B 时，其输出电压为3.4V ，当输入数字量为（10101100）B时，其输出电压为 3.44 V 。
适用专业年级（方向）： 电信、通信、测控、自动化、电气工程、电科、应物2009级考试方式及要求：闭卷笔试题 号一 二 三 四 五 六 七 总分得 分 阅卷人5、（2分）如下图所示的逻辑电路，其输出逻辑函数表达式L为)()(CBBA⊕⋅⊕。
6、（3分）已知二进制数A=（-1011110）B，则A原= 11011110 ，A反= 10100001 ，A补= 10100010 。
7、（3分）A/D转换器一般要经过采样、保持、量化和编码这4个转换过程。
采样时需满足采样定理，即max2isff≥。
（采样定理1分，其余各0.5分）8、（3分）由传输门构成的电路如下图所示，输出L=ACBA+。
9、（2分）某触发器状态图如下图所示，则该触发器为JK触发器。
1X11X0X X010、（2分）4位移位寄存器的现态从左到右为1011，现处于右移工作状态。
当右移串行输入D I分别为0或1时，1个CP之后，移位寄存器的次态分别为0101 或1101 。
数电期末总结知识要点
数字电路各章知识点第1章 逻辑代数基础一、 数制和码制1．二进制和十进制、十六进制的相互转换 2．补码的表示和计算 3．8421码表示二、 逻辑代数的运算规则1．逻辑代数的三种基本运算：与、或、非 2．逻辑代数的基本公式和常用公式 逻辑代数的基本公式（P10） 逻辑代数常用公式： 吸收律：A AB A =+消去律：AB B A A =+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+三、 逻辑函数的三种表示方法及其互相转换 ★ 逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-6、例1-7 逻辑函数的最小项表示法 四、 逻辑函数的化简： ★1、 利用公式法对逻辑函数进行化简2、 利用卡诺图队逻辑函数化简3、具有约束条件的逻辑函数化简例1.1 利用公式法化简 BD C D A B A C B A ABCD F ++++=)( 解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+ C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第2章集成门电路一、 三极管如开、关状态 1、饱和、截止条件：截止：beTV V < 饱和：CSBSBI iIβ>=2、反相器饱和、截止判断 二、基本门电路及其逻辑符号 ★与门、或非门、非门、与非门、OC门、三态门、异或、传输门（详见附表：电气图用图形符号 P321 ）二、门电路的外特性★1、电阻特性：对TTL门电路而言，输入端接电阻时，由于输入电流流过该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。
数字电路期末总复习知识点归纳详细复习课程
数字电路期末总复习知识点归纳详细第1章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与16进制数的转换二、基本逻辑门电路第2章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。
一、逻辑代数的基本公式和常用公式1）常量与变量的关系Ａ+0＝Ａ与Ａ=⋅1ＡＡ+1＝1与0⋅A0=A⋅＝0A+＝1与AA2）与普通代数相运算规律a.交换律：Ａ+Ｂ＝Ｂ+Ａ⋅A⋅=BABb.结合律：（Ａ+Ｂ）+Ｃ＝Ａ+（Ｂ+Ｃ）BA⋅⋅⋅C⋅=()A)(CBc.分配律：)⋅＝+A⋅B(CA⋅A C⋅BA+B++）⋅=C)())(CABA3）逻辑函数的特殊规律a.同一律：Ａ+Ａ+Ａb.摩根定律：BA+B⋅A=AB+，BA⋅=b.关于否定的性质Ａ＝A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量Ａ的地方，都用一个函数Ｌ表示，则等式仍然成立，这个规则称为代入规则例如：C⋅+⋅A⊕⊕ABCB可令Ｌ＝CB⊕则上式变成L⋅＝C+AA⋅L=⊕⊕A⊕BAL三、逻辑函数的：——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与—或表达式1）合并项法：利用Ａ+1=⋅=A=⋅, 将二项合并为一项，合并时可消去一个变量B+ABA或AA例如：Ｌ＝BBCA=(A+)+=ABCCACB2）吸收法利用公式A+，消去多余的积项，根据代入规则B⋅A⋅可以是任何一个复杂的逻BAA=辑式例如化简函数Ｌ＝EA+AB+DB解：先用摩根定理展开：AB＝BA+再用吸收法Ｌ＝E+AB+ADB＝E+BA++ADB＝)AD++A+()(EBB＝)AA+D++1(E1(B)B＝BA+3）消去法利用B+消去多余的因子A+=BAA例如，化简函数Ｌ＝ABCBA++A+EBAB解：Ｌ＝ABCAA+++BBBEA＝)BA+AB++(ABC)(BAE＝)BEA+++BA)(B(BC＝)BCBA++B+++B)((A(C)B)(B=)BA++C+A()(CB=ACA++B+ABCA=C+A+BBA4)配项法利用公式C⋅+=++⋅⋅将某一项乘以（AA⋅BBAAACBCA+），即乘以1，然后将其折成几项，再与其它项合并。
2009数字电路期末试题(B评分及答案)
B D
五．同步时序电路设计（12 分）
用 JK 下降沿触发器构成能够自启动的 5 进制同步计数器，已知 状态转移过程的编码为：110→011→100→001→101→110。 （1） 写出该触发器的状态方程（3 分） 、激励方程（3 分） （2） 画出该计数器的状态转移图（3 分）和逻辑图（3 分） （触 发器输入可提供多输入相与功能，若需要外接逻辑门时， 使用与非门） 。 答案：
学号：
(3)， 对于 N 位环形计数器， 其不使用的状态为： 2 N N 个。 (4)，若 M 序列发生器的反馈函数为 Q2⊕Q1， （其中 M=7，触 发器反馈输入端为 Q0） ，产生的序列为 1110010 (5)， 在对时序电路状态编码时， 应优先考虑
1
。 相邻，
班级：
行
其次为
列 或
相邻，最后是
七．状态机及状态简化（12 分）
（1）,（6 分）设计一个时序电路，比较两个串行输入信号 X1 和 X0，当连续两次或两此以上输入信号 X1 和 X0 不一致时，输出 信号是 Z=1，其余情况输出 Z=0。画出其原始状态图。
答案：设 A 状态为初始状态，B 状态为检测到第一个 01 或 10 并记忆。 原始状态图：
图 4-1 答案：
(1)、 （4 分，写出表达式即可）
4
F AD BD BD BC D
(2)（2 分，简化后形式可为如下两种）
F AD BD BD BC D ( A D)( B D) ( B D)( B C ) D BD BD (3)（2 分）
------------------------------------------装--------------------------- --------------订---------------- ----------------------线-------------------------------------------
数电期末考试题库及答案
数电期末考试题库及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 8答案：A3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时间延迟C. 电路中没有存储元件D. 输出状态不随时间变化答案：B4. 一个4位二进制计数器可以计数的最大值是（）。
A. 15B. 16C. 8D. 7答案：B5. 在数字电路中，使用最广泛的逻辑门是（）。
A. 与非门B. 或非门C. 异或门D. 非门答案：A6. 一个D触发器的输出状态取决于（）。
A. 时钟信号B. 数据输入C. 复位信号D. 时钟信号和数据输入答案：D7. 在数字电路中，一个3线-8线译码器的输入线数是（）。
A. 3B. 4C. 5D. 8答案：A8. 一个4位二进制计数器的计数周期是（）。
A. 8B. 16C. 32D. 64答案：B9. 一个JK触发器在J=0，K=1时的输出状态是（）。
A. 保持不变B. 置0C. 置1D. 翻转答案：D10. 在数字电路中，一个同步计数器与异步计数器的主要区别是（）。
A. 计数速度B. 电路复杂度C. 计数方式D. 时钟信号的使用答案：D二、填空题（每题2分，共20分）1. 在数字电路中，一个3线-8线译码器可以产生________种不同的输出状态。
答案：82. 一个D触发器在时钟信号的上升沿到来时，其输出状态将________输入端的数据。
答案：复制3. 一个4位二进制计数器的计数范围是从________到________。
答案：0000到11114. 在数字电路中，一个与非门的输出状态与输入状态之间的关系是________。
答案：反相5. 一个JK触发器在J=1，K=0时的输出状态是________。
答案：置16. 在数字电路中，一个3线-8线译码器的输出线数是________。
数字电路期末复习(含答案)
数字集成电路一、 填空题1. “全1出0，有0出1”描述的逻辑关系是 与非逻辑 。
2. 101ABC =时，函数C B AB Y +=之值为Y = 1 。
3. 逻辑函数的表示方法有 真值表 、 逻辑表达式、 逻辑图 、 波形图 、卡诺图五种。
4. A B +=，AB =，A AB += A +B ，AB AB += A 。
5. 常用的集成组合逻辑电路有 编码器 、 译码器 、 数据选择器 等。
6. 编码器的功能是将输入信号转化为 二进制代码输出 。
7. 对于时序逻辑电路来说，某一时刻电路的输出不仅取决于当时的 输入状态 ，而且还取决于电路 原来的状态 。
所以时序电路具有 记忆 性。
8. 计数器的主要用途是对脉冲进行 计数 ，也可以用作 分频 和 定时 等。
9. 用n 个触发器构成的二进制计数器计数容量最多可为 2n-1 。
10. 寄存器可分成 数码 寄存器和 移位 寄存器。
11. 寄存器主要用来暂时存放 数码或信息 ，是一种常用的时序逻辑部件。
12. 一个触发器可以构成 1 位二进制计数器，它有 2 种工作状态，若需要表示n 位二进制数，则需要 n 个触发器。
13. 在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为 同步计数器 。
14. 施密特触发器具有 回差 现象，又称 滞回 特性。
15. 单稳态触发器最重要的参数为 脉冲宽度 ；多谐振荡器最重要参数为振荡周期 。
16. 常见的脉冲产生电路有 多谐振荡器 ，常见的脉冲整形电路有 单稳态触发器 、 施密特触发器 。
17. 施密特触发器有 两 个稳态，单稳态触发器有 一 个稳态，多谐振荡器有零 个稳态。
18. 单稳态触发器输出脉冲宽度由 定时元件参数 决定；而施密特触发器输出脉冲宽度由 输入信号 决定。
19. 施密特触发器的主要用途有波形变换、整形、脉冲幅度鉴别、构成多谐振荡器 等。
二、 选择题1. Y ABC AC BC =++，当1A C ==时， D 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FF 2
1J C1
1K R
FF 1
1K R
FF 0
1K R Rd CP
∧
1J C1
1J C1
1
∧
∧
1.写出各逻辑方程：
驱动方程： 状态方程： 2.列出状态表 3.画出状态图及波形图 4.由以上分析可见，此电路在5个状态之间
循环，是同步五进制计数器。
用4个负边沿触发的JK触发器组成的4位异步二进制减法计数器 用4个正边沿触发的JK触发器组成的4位异步二进制减法计数器 用4个负边沿触发的D触发器组成的4位异步二进制减法计数器 用4个正边沿触发的D触发器组成的4位异步二进制减法计数器
m(2,3,4,5,6,7,14,15)
m(0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15)
m(0,1,2,3,10,11,14,15)
画出存储矩阵的连线图：ABCD四输入变量由EPROM的 地址端输入，Y1Y2 Y3Y4四输出变量由EPROM的数据输 出端引出。EPROM的与门阵列是固定的，或门阵列是可 编程的，根据以上各式对或门阵列编程：表达式中包含的 最小项，在或门阵列相应的位置上画点，否则不画。
V C C (+5V) V C C (+5V)
8 7
4 555
R
8 7 6
4 555 3
v O2
1
vO
vI
6 2 1
3
v O1
T C
2 5 1 5 D1 D2
vI
VT+ VTVI Vo1 2 3 VCC
VC Vo2
Vo
电路的组成及工作原理： 第一级555定时器构成施密特触发器，将心律信号整形为脉冲信号；第二级555 定时器构成可重复触发的单稳态触发器，也称为失落脉冲捡出电路。当心律正常 时，Vo1的频率较高，周期较短，使得VC不能充电至2/3Vcc，所以Vo2始终为高 电平，Vo始终为低电平，发光二极管D1亮，D2不亮，表示心律正常；当心律异 常时，脉冲间隔拉大，Vo1的的周期加长，可使VC充电至2/3Vcc ， Vo2变为低 电平，Vo变为高电平，发光二极管D2亮，D1不亮，表示心律失常。
A13 A12 ~ A0 W G
D7 ~ D0
电路如图所示，已知 CP和A、B的波形，试 画出Q1和Q2的波形。 设触发器的初始状态 均为0。
CP A B Q1 Q2
Q1 & A CP
Q2 1J C1
∧
=1
1D C1
∧
A B CP
CP A B
1K 1 （b）
（a）
电路如图所示，已知 CP和A、B的波形，试 画出Q1和Q2的波形。 设触发器的初始状态 均为0。
Q 3 Q 2 Q1Q0 0000 0001 0010 0011 0100
RD LD D3 D2 D1 D 0 1
1000
0111
∧
பைடு நூலகம்
0110
0101
Q3Q 2 Q1Q 0 1 RCO 74161 ET EP CP 1 计数脉冲
Q3 Q2 Q Q
1 0
0111
1000
1001
1010
1011
RD LD D3 D2 D1 D 0 1 0 1 1 1
∧
∧
∧
C1 Q3
C1 Q2
1D
1D
1D
1D
∧
试用正跳变沿触发的D触发器设计一个同步五进制加计数器, 列出状态表，求出驱动方程和输出方程，画出逻辑图， 检查能否自启动及画出完整的状态转换图。
试用JK触发器和门电路设计一个同步七进制加法计数器，并检查能否自启动。 试用JK触发器设计一个脉冲序列为11010的时序逻辑电路
X/Z 0/0 00 01 1/0 11 1/0 1/0 1/1 0/0 10 0/0
CP X Q0 Q1 Z
Q 1Q 0
0/1
分析如图电路，写出它的激励方程组、状态方程组、输出方程，画出状态表和状态图。
试分析图所示的计数器电路。写出它的驱动方程、 状态方程，列出状态转换真值表和状态图，画出 时序波形图，说明是几进制计数器。
Q0 1
FF 3 Q 1J Q
FF 1 1J Q 1J Q
FF 0 1J C1 CP 计数脉冲 1K R CR 清零脉冲
∧
∧
∧
C1
C1
C1
1K R
1K R
1K R
Q3
Q2
Q1
Q0
FF 3 Q R Q
FF 2 R Q
FF 1 R C1 Q1 Q
FF 0 R C1 Q0 CR 清零脉冲 CP 计数脉冲
∧
解：图所示电路属于同步时序逻辑电路，其中Q1 Q0是触 发器的输出状态，X、Y分别是电路的输入和输出信号。 分析过程如下： 1.写出各逻辑方程： 驱动方程：J0=K0=1 J1=K1= 将驱动方程代入JK 触发器的特性方程， 得： n1 n n1 n n n Q0 Q0 Q1 ( X Q0 )Q1n ( X Q0 )Q1n ( X Q0 ) Q1n 次态方程： n Z Q1n Q0 输出方程： 2.列出状态表如表所示。 3.画出状态图及波形图如图所示。 4.逻辑功能分析 由状态图可以很清楚地看出电路状态转换规律及相应输入、 输出关系：该电路一共有4个状态00、01、10、11。当 X=0时，按照加1规律从00→01→10→11→00循环变化， 并每当转换为11状态（最大数）时，输出Z=1。当X=1时， 按照减1规律从11→10→01→00→11循环变化。所以该电 路是一个可控的进制计数器，其中 Z是进位信号输出端。
都接成T’触发器 是上升沿触发，则应将低位触发器的Q端与相邻高位触发器的时钟脉冲输入端相连， 即从Q端取借位信号
加法类似
试用负边沿JK触发器组成4位二进制异步减法计 数器，画出逻辑图。
Q3 Q2 Q1 FF 2 1J
∧
Q0 1
FF 3 Q Q
FF 1 1J
∧
FF 0 1J
∧
Q
Q
1J C1 CP 计数脉冲 1K R CR 清零脉冲
A B C D
1
1
1
1
（ 地 址 译 码 器 ）
与 门 阵 列
或 门 阵 列
（ 存 储 矩 阵 ）
m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m1 0m1 1m1 2m1 3 m1 4m1 5
Y1 Y2 Y3 Y4
MCM6264是MOTOROLA公司生产的 8k×8位SRAM，该芯片采用28脚塑料双列 直插式封装，单电源＋5V供电。图题7.5给 出了该芯片的管脚排列图和逻辑功能表， 图中A0～A12为地址输入，DQ0～DQ7为 数据输入/输出，W为写允许，E1、E2为片 选，NC为空引脚。 试用MCM6264 SRAM芯片设计一个 16k×16位的存储器系统，画出其逻辑图。
A 12 2 A7 3 A6 A5 A4 A3 A2 A1 A0 4 5 6 7 8 9 10
DQ0 11 DQ1 12 DQ2 13 14 V
SS
解：一片MCM6264的存储容量是8k×8位，要求 扩展为16k×16位的存储器系统。可见，位数需 扩大两倍，字数也需扩大两倍。 首先，将两片6264相并（A0～A12、W、G、E1、 E2分别相并），每片6264有8个数据输入/输出端 DQ0～DQ7，两片合并则有16个端：DQ0～ DQ15。这样，由两片6264扩展得到8k×16位的 存储器。 若要使字数扩大两倍，可以对两组8k×16位存储 器的E1、E2加适当的控制，并将其它端分别相并， 即可扩展为16k×16位的存储器系统。其中， DQ0～DQ15是它的16条数据输入/输出线，A0～ A13为14条地址输入线，W为写允许，G为读允许。 扩展的存储器系统如图所示。
∧
C1
C1
C1
1K R
1K R
1K R
试用负边沿D触发器组成4位二进制异步加计数器， 画出逻辑图。
Q3
Q2
Q1
Q0
FF 3 Q R
∧
FF 2 Q R
∧
FF 1 Q R C1 Q1
∧
FF 0 Q R C1 Q0
∧
CR 清零脉冲 CP 计数脉冲
C1 Q3
C1 Q2
1D
1D
1D
1D
Q3
Q2
Q1 FF 2
NC
1
28 27 26 25 24 23 MCM6264 SRAM 22 21 20 19 18 17 16 15
VC C W E2 A8 A9 A11 G A10 E1 DQ7 DQ6 DQ5 DQ 4 DQ3 E H × L L L E × L H H H G × × H L × W × × H H L 方式 I/O 周期 无选择 高阻态 无选择 高阻态 输 出 禁 止高 阻 态 读 写 DO DI 读 写
vC
S
某存储器具有6条地址线和8条双向数据线，
存储容量有多少位？ 指出64K× 1存储系统至少需要几条地址线 和数据线 设存储器的起始地址全为0，试指出2K×1 存储系统的最高地址为多少？
用 16×4 位 EPROM 实现下列各逻辑函数，
画出存储矩阵的连线图。
16×4位EPROM有四个地址输入端和四个
V C C (+12V) V CC 8 7 RD 4 7 3 6 555 2 1 5 0.01μF C2 0.01μF 1 G1 R3 5kΩ R2 5kΩ V CC 8 RD 4 100μF 3 6 555 2 1 5 0.01μF