第五章触发器复习课程
合集下载
第五章触发器-资料.ppt
6
ห้องสมุดไป่ตู้ Q1
0Q
&
&
RS
Q
01
0
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
7
Q 10
01 Q
&
&
RS 01 10 11
Q 0 1 不变
特性表（真值表）
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Qn1
功能
不用 不允许
不用
0 Qn1 0
0
置0
1 Qn1 1
1
置1
0 Qn1 Qn
1
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
11
次态Qn+1的卡诺图
S Qn
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能
路
组
Q
Q
Q
Q
成
和
&
逻
&
S
R
辑
符
S
R
S
R
号
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
5
工作原理
Q
Q
0
1
RS
ห้องสมุดไป่ตู้ Q1
0Q
&
&
RS
Q
01
0
10
1
S0
1R
②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都 将变成1状态，这种情况称将触发器置1或置位。S端称为触发 器的置1端或置位端。
7
Q 10
01 Q
&
&
RS 01 10 11
Q 0 1 不变
特性表（真值表）
R S Qn
00 0 0 01 01 0 01 1 10 0 10 1
11 0 11 1
Qn1
功能
不用 不允许
不用
0 Qn1 0
0
置0
1 Qn1 1
1
置1
0 Qn1 Qn
1
保持
的次 新态 的： 稳触 定发 状器 态接 。收
输 入 信 号 之 后 所 处
11
次态Qn+1的卡诺图
S Qn
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号， 所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能
路
组
Q
Q
Q
Q
成
和
&
逻
&
S
R
辑
符
S
R
S
R
号
(a) 逻辑图
(b) 逻辑符号
信号输入端，低电平有效。
5
工作原理
Q
Q
0
1
RS
数字电路第五章锁存器和触发器
5 锁存器和触发器
5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能
2、锁存器与触发器
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。
不同点：
锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 E
C TG1
TG
G1 1
C
Q
TG3 TG
1 G3
Q Q
C
TG2
C TG C
C
TG4
C TG C
1 Q
1
G2
G4
C
CP
1C
2. 由传输门组成的CMOS边沿D触
发器
工作原理：
主锁存器
从锁存器
(1) CP=0时:
D
C TG1
TG
G1 1
C
Q
TG3 TG
1 G3
Q Q
C =1，C=0，
C
TG2
C TG C
2D C
C2
P2D 2D 2R R
2Q
D
国标逻辑符号
输入
输出
S D R D CP D Q
Q
L H×× H L
H L×× L H
L L×× H H
S D R D CP D
Qn+1 Qn1
HH↑ L L H
HH↑ HH L
具有直接置1、直接置0，正边沿触发的D功能触发器
5.3.2 维持阻塞触发器
1. 电路结构与工作原理
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能
2、锁存器与触发器
共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。
不同点：
锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 E
C TG1
TG
G1 1
C
Q
TG3 TG
1 G3
Q Q
C
TG2
C TG C
C
TG4
C TG C
1 Q
1
G2
G4
C
CP
1C
2. 由传输门组成的CMOS边沿D触
发器
工作原理：
主锁存器
从锁存器
(1) CP=0时:
D
C TG1
TG
G1 1
C
Q
TG3 TG
1 G3
Q Q
C =1，C=0，
C
TG2
C TG C
2D C
C2
P2D 2D 2R R
2Q
D
国标逻辑符号
输入
输出
S D R D CP D Q
Q
L H×× H L
H L×× L H
L L×× H H
S D R D CP D
Qn+1 Qn1
HH↑ L L H
HH↑ HH L
具有直接置1、直接置0，正边沿触发的D功能触发器
5.3.2 维持阻塞触发器
1. 电路结构与工作原理
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
高校教师资格认证考试触发器试讲教案
图5.1.1a 逻辑图教学内容： 第五章 触发器5.1触发器的电路结构与工作原理5.1.1基本RS 触发器教学目的及要求：1. 使学生了解触发器的概念，理解基本触发器的工作原理；2. 掌握基本RS 触发器的功能表、逻辑表达式。
重点：基本RS 触发器的功能表、逻辑表达式。
难点：基本RS 触发器的工作原理 授课方式：讲授法 教学内容及过程： 一、 复习与导入首先复习上一章所学的内容：常用的组合逻辑功能器件；如74LS138集成芯片，是具有译码功能的逻辑电路；74LS283芯片是超前进位集成的4位加法器，由加法器提出疑问，引出新课内容。
二、 学习新内容概念：触发器（Flip-Flop ，Trigger ）：触发器是时序电路的基本单元，是指能够存储两种状态（0或1）的电路，能够接收、保存、输出，它的输出状态不仅与当前的输入有关，而且还与原先存储的输出状态有关。
触发器种类很多，分类方法也繁多，按结构分有：基本RS （Reset-Set ）触发器、同步RS 触发器、主从触发器和边沿触发器。
现态：触发器在接收输入信号之前的状态，即原有的、一直所处的状态，用Q n 来表示； 次态：触发器在接收输入信号之后的状态，用Q n 来表示；（一）、电路结构和工作原理 1.用与非门组成的基本RS 触发器 （1）电路组成及逻辑符号把两个与非门G1、G2的输入输出端交叉连接，即可构成基本的RS 触发器；逻辑图如图（5.1.1a ）所示，逻辑符号如图（5.1.1b ）所示。
R 为复位端，S 为置位端；在正常允许的状态下，输出端总是互补的，即Q 和Q 。
触发器的逻辑表达式为Q S Q =RQ Q =（为了避免混淆，规定：真值表、表达式等大多数地方出现的非号表示逻辑非，而在逻辑图图5.1.1b 逻辑符号图5.1.2a 逻辑图的输入端加非号则表示低电平有效，如果加非号会引起歧义，应严格避免，习惯在逻辑图中以小圆圈表示低电平有效。
） （2）工作原理0 触发器的状态由有效端决定，当R 和S 端同时有效时，出现竞争现象，即1Q Q ==，应避免使用该状态!都无效时,触发器状态保持。
第五章 触发器
图5.5.2 带异步置位、复位端的CMOS边沿触发器
CMOS边沿触发器的特性表
CP
D
Q
n
Q n 1
0 0
0
0 0
1
0
1 1
1 1
1
(4-33)
二、维持阻塞触发器 1、阻塞RS触发器
S
①置1 维持 线
1
0
S’
& G5 0 1
③置0 阻塞线
&
G3 L1 L2
1 0 1
& G1
Q 0 1
§5.3 电平触发的触发器
一、电路结构及工作原理
（1）CP=0，状态不变。
（2）CP=1，工作，同SR锁存器一样约束条件为：SR=0。
电平触发RS触发器的特性表
*CP回到低电平后状态不定 在使用电平触发RS触发器的过程中，有时还需要CP信号到 来之前将触发器预先置成指定的状态，为此在实用的电平触发 RS触发器电路上往往还设置有专门异步置位输入端和异步复位 输入端，如下页图：1717
1
1 0
1 0
01 10
0 1 0 1
设触发器的初始状态Q=0。
CP=0：基本RS触发器的状态通过A，A’得以保持。
CP变为高电平以后：门 B，B’ 首先解除封锁，若此时输入 为J=1，K=0，则P=0，P’=1 ，…状 态无影响。 CP下降沿到达时：门 B，B’ 首先封锁，P，P’ 的电平不会立
第五章 触发器
§5.1 概述 §5.2 SR锁存器 §5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器 §5.6 触发器的逻辑功能及其描述方法
数字电子技术：5 触发器-2
5.3 电平触发的触发器
电平触发方式的特点及存在的问题：
1、只有当CLK信号变为有效电平时，触发器才 接受输入信号，并按照输入信号将触发器的输出设置 成相应的状态。
2、在CLK=1的全部时间内，S和R的状态的任何 变化都会改变输出状态，在CLK=0以后，触发器保 存的是CLK由1变为0以前瞬间的状态。
3、空翻现象
同步触发器在一个 CP 脉 冲 作 用 后 ， 出 现 两次或两次以上翻转的 现象称为空翻。
深圳大学光电工程学院数字电子技术基础
5.4 脉冲触发的触发器
1. 主从SR触发器
为了提高触发器工作的可靠性，希望在每个CLK周期里 输出端的状态只能改变一次，为此，设计出脉冲触发器。
（1）逻辑图
脉冲触发方式的动作特点：
(1)触发器的翻转分两步动作。第一步，在CLK=1期间主触 发器接收输入端(S、R或J、K)的信号，被置成相应的状态，而 从触发器不动；第二步，CLK下降沿到来时从触发器按照主触 发器的状态翻转，所以Q、Q’端状态的改变发生在CLK的下降 沿。(若CLK以低电平为有效信号，则Q和Q’状态的变化发生在 CLK的上升沿。)
CLK信号作为同步控制信号。
触发信号
Q*=Q
深圳大学光电工程学院数字电子技术基础
5.3 电平触发的触发器
基本SR触发器的触发方式（动作特点）：逻辑电平直接 触发。（由输入信号直接控制）
在实际工作中，要求触发器按统一的节拍进行状态更新。 措施： 同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲 控制的触发器。该触发器状态的改变与时钟脉冲同步。 CP (Clock Pulse)：控制时序电路工作节奏的固定频率的 脉冲信号，一般是矩形波。 同步触发器的状态更新时刻：受CP输入控制。 触发器更新为何种状态：由触发输入信号决定。
第五章 触发器ppt课件
Q0 1
& G1
1Q 0 &
G2
0 /R 1
1 /S 1
结论：输入/R和/S为01时,输出为“0”状态。
精品ppt
10
3、 输入R=1, S=0时 ①若原状态：Q=0 , /Q=1
次态输出：Q=1 , /Q=0
Q1 0
& G1
0Q 1 &
G2
1 /R 1
1 /S 0
精品ppt
11
② 若原状态：Q=1 , /Q=0 次态输出：Q=1 , /Q=0
改变。
Q
G1 &
R1
Q
基
本RS&源自G2触 发S1 器
G3 &
& G4
R
精品ppt
0
S
27
cp
真值表（CP=1时）
RS 00 01 10 11
Qn+1 功能说明
Qn
不变
1
置1
0
置0
d
不定
控制，使得多个触发器无法统一工作。
精品ppt
24
§2 钟控RS触发器（同步RS触发器）
触发器只有在同步信号到达时才按输入信号 改变状态。该同步信号叫做时钟脉冲（或时钟 信号），简称时钟，用cp表示。
受时钟信号控制的触发器称为钟控触发器。
精品ppt
25
一、电路结构
由G1、G2组成基本RS触发器,由G3、G4组成输 入控制电路。R为复位端，S为置位端。
Qn+1 = S + /R ·Qn /R + /S = 1 （约束条件）
精品ppt
17
3、 RS触发器状态图
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
数字电子技术基础第5章锁存器与触发器PPT课件
按结构分类
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
分立元件触发器和集成触发器。
按工作方式分类
边沿触发器和电平触发器。
触发器的工作原理
触发器在输入信号的作用下，通过内部逻辑门电路的开关特性，实现状态的翻转。
触发器的状态翻转通常发生在时钟脉冲的边沿，此时触发器的输出状态将根据输入 信号和内部状态而改变。
触发器具有置位、复位和保持三种基本功能，这些功能可以通过组合不同的逻辑门 电路来实现。
存储器
触发器还可以用于构建更复杂的存储器，如静态随机存取存储器（SRAM）等。在这些存储器中，触发器 用于存储二进制数据，并在需要时提供数据输出。
两者结合的应用实例
• 数字系统：在数字系统中，锁存器和触发器经常结合使用。 例如，在微处理器或数字信号处理系统中，锁存器和触发器 用于实现数据的存储、传输和控制。这些系统中的锁存器和 触发器通常以大规模集成（LSI）或超大规模集成（VLSI） 的形式存在。
VS
中规模集成电路
在中规模集成电路中，我们将学习一些常 见的数字集成电路，例如译码器、编码器 和比较器等。这些集成电路在数字系统中 有着广泛的应用，例如在计算机、通信和 控制系统等。我们将学习这些集成电路的 工作原理、特性和应用。
THANKS
感谢观看
04
锁存器与触发器的比较
工作原理比较
锁存器
在时钟信号的控制下，实现数据的存 储和传输。当控制信号处于高电平时 ，数据被写入锁存器；当控制信号处 于低电平时，数据保持不变。
触发器
具有记忆功能的基本逻辑单元，能够 在时钟信号的控制下，实现数据的存 储和传输。在时钟脉冲的上升沿或下 降沿时刻，数据被写入触发器。
锁存器和触发器在数字电路中有着广 泛的应用，例如在寄存器、计数器和 时序逻辑电路中。在本章中，我们学 习了这些应用的具体实现和原理。
数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻，触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
第五章触发器
CP 0 1 1 1 1 R × 0 0 1 1 S × 0 1 0 1 1 0 不确定
19
Q 保持 保持
Q
0 1
CP＝1时的状态表、状态图和状态方程 ＝ 时的状态表 时的状态表、
R 0 0 1 1
R=0 S=1 R=× S=0 0 R=1 S=0 1 R=0 S=×
S 0 1 0 1
Q n＋ 1 Qn 1 0 ×
CP J
1
2
3
4
5
K Q主 Q
图 5-17 主从JK触发器的工作波形图
为了使CP下降时输出值和当时的J、K信号一致，要 求在CP=1的期间J、 K信号不变化。但实际上由于干扰 信号的影响，主从触发器的一次翻转现象仍会使触发器 产生错误动作，因此主从JK触发器数据输入端抗干扰能 力较弱。为了减少接收干扰的机会，应使CP=1的宽度尽 可能窄。
RD 0 0 0 0 1 1 1 1 SD 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn＋1 × × 0 0 1 1 0 1
RD SD Q 0 0 × 0 1 0 1 0 1 1 1 Qn
等效 降维
10
描述方法2： 描述方法 ：次态卡诺图与状态方程
也可根据状态表画出电路输出、 也可根据状态表画出电路输出、次态之 卡诺图；写出函数表达式，就是状态方程。 卡诺图；写出函数表达式，就是状态方程。 基本RS触发器的卡诺图和状态方程是 触发器的卡诺图和状态方程是： 基本 触发器的卡诺图和状态方程是： RDSD 00 Q 0 × 1 × 01
07
基本RS触发器： 基本 触发器：学习小结 触发器
3. SD端加入负脉冲可使 n+1 = 1，称为“置 端加入负脉冲可使Q ，称为“ 端加入负脉冲， 位”或“置 1 ”端；RD端加入负脉冲，使 端 Qn+1 = 0，RD 称为“复位”或“ 清 0 ”端。 ， 称为“复位” 4. RDSD=00时，两个输出均为稳定的 状态， 状态， 时 两个输出均为稳定的1状态 但两个输出不是非的关系了；另外， 但两个输出不是非的关系了；另外，如果 出现输入从00同时变 同时变11，输出则不确定。 出现输入从 同时变 ，输出则不确定。 为了避免这个情况，要加RD＋SD＝1的输 为了避免这个情况，要加 的输 入约束条件。 入约束条件。
19
Q 保持 保持
Q
0 1
CP＝1时的状态表、状态图和状态方程 ＝ 时的状态表 时的状态表、
R 0 0 1 1
R=0 S=1 R=× S=0 0 R=1 S=0 1 R=0 S=×
S 0 1 0 1
Q n＋ 1 Qn 1 0 ×
CP J
1
2
3
4
5
K Q主 Q
图 5-17 主从JK触发器的工作波形图
为了使CP下降时输出值和当时的J、K信号一致，要 求在CP=1的期间J、 K信号不变化。但实际上由于干扰 信号的影响，主从触发器的一次翻转现象仍会使触发器 产生错误动作，因此主从JK触发器数据输入端抗干扰能 力较弱。为了减少接收干扰的机会，应使CP=1的宽度尽 可能窄。
RD 0 0 0 0 1 1 1 1 SD 0 0 1 1 0 0 1 1 Qn 0 1 0 1 0 1 0 1 Qn＋1 × × 0 0 1 1 0 1
RD SD Q 0 0 × 0 1 0 1 0 1 1 1 Qn
等效 降维
10
描述方法2： 描述方法 ：次态卡诺图与状态方程
也可根据状态表画出电路输出、 也可根据状态表画出电路输出、次态之 卡诺图；写出函数表达式，就是状态方程。 卡诺图；写出函数表达式，就是状态方程。 基本RS触发器的卡诺图和状态方程是 触发器的卡诺图和状态方程是： 基本 触发器的卡诺图和状态方程是： RDSD 00 Q 0 × 1 × 01
07
基本RS触发器： 基本 触发器：学习小结 触发器
3. SD端加入负脉冲可使 n+1 = 1，称为“置 端加入负脉冲可使Q ，称为“ 端加入负脉冲， 位”或“置 1 ”端；RD端加入负脉冲，使 端 Qn+1 = 0，RD 称为“复位”或“ 清 0 ”端。 ， 称为“复位” 4. RDSD=00时，两个输出均为稳定的 状态， 状态， 时 两个输出均为稳定的1状态 但两个输出不是非的关系了；另外， 但两个输出不是非的关系了；另外，如果 出现输入从00同时变 同时变11，输出则不确定。 出现输入从 同时变 ，输出则不确定。 为了避免这个情况，要加RD＋SD＝1的输 为了避免这个情况，要加 的输 入约束条件。 入约束条件。
数字技术电路课件第五章 触发器
5.2
一、 主从RS触发器 1．电路结构
主从触发器
Q Q
由两级同步RS触
发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工
CP Q ┌ Q ┌
从 G1 & 触 发 器 G 3 & & G2
&
G4
1R C1 1S
Q' G5 & 主 触 发 器 G7 & R &
知输入R、S的波形图，画出两输出端的波形图。 解： 由表 5.1.1 知，当 R、 S都为 高电平时，触发器保持原状 态不变；当S 变低电平时， 触发器翻转为1状态；当R 变低电平时，触发器翻转为 0 状态；不允许 R 、 S 同时为 低电平。
R S
Q Q
2．用或非门组成的基本RS触发器
Q Q
Q Q
Q ┌ Q ┌
Q ┌ Q ┌ C1 1T
Q
n1
T Q TQ
n
n
当 T 触发器的输入控制端为 T=1 时， 称为T’触发器。 T’触发器的特性方程为：
1K C1 1J
Q n1 Q n
CP
T
4．主从JK触发器存在的问题——一次变化现象
例5.2.2 已知主从 JK触发器 J、 K的波形如图所示，画出输出 Q的波形 图（设初始状态为0）。
Q' G6 1 G9
作在两个不同的
时区内。
&
G8 S
CP
2．工作原理
主从触发器的触发翻转分为两个节拍： （1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发器 工作，接收R和S端的输入信号。 （2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。 特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。
触发器教师讲义
1
5.3 电平触发的触发器
CLK＝1 a. S=0 , R=0 Q*=Q
0 1
1
0
1 1 0 1
0
b. S=0 , R=1
0
1
Q*=0
1
5.3 电平触发的触发器
CLK＝1 c. S=1 , R=0 Q*=1 1
1
0 1
0
1
0
d. S=1 , R=1 Q * = Q *= 1(禁态）
0
1 1 1
工作原理 ① J ＝ K＝ 0
主触发器保持原态， 则触发器（从触发 器）也保持原态。 即 Q*＝ Q
J CLK K
0 0
1S C1 1R
Q主
1S C1
Q
Q主
1R
Q
5.4 脉冲触发的触发器
② J＝0，K＝1 a、若 Q＝0， Q＝1
J CLK K
0
1
1S C1 1R
Q主
1S C1
Q
S主 ＝0，R主＝0 主触发器保持原 态 Q主*= Q主 = 0
即 RD和 SD同时由高电平回 到低电平，输出状态不定。 故输入端应该遵循： RDSD＝ 0 其特性表（功能表）如表 5.2.1所示。 1
0
图 5.2.1
表5.2.1 SD RD 0 1 1 0 0 1 0 1 Q* Q 0 1 0
①
说明 储存 置0(复位） 置1(置位） 0 禁态（不定态）
5.2 SR锁存器
Q主
1R
Q
在 CLK＝0时，从触发器也保持状态不变，即 Q*= Q = 0
在 CLK＝1时，主触 发器翻转为“ 0”， b、若 Q＝1， Q＝0 R主 ＝ 1 即 Q主*= 0 在 CLK＝0时，从触发器由“1”翻转为“0”，即 Q*= 0 , Q' *= 1 则 Q*=0 S主 ＝ 0
5 第五章触发器Flip-Flop解读
1
1 1
0
1 1
1
0 1
0 1
1 1
0 X
0 X
Q
n 1
S RQ
考虑到要避免不定状态发生，（即R、S不能同时为1）故加上一个 约束条件：SR=0。所以，基本RS触发器的逻辑函数表达式（特征 方程）为：
Q S RQ SR 0
n 1
与基本RS触发器完全相同
下面，我们分析一下同步RS触发器的波形。P277
若SR=11，则G3和G4均输出0，触发器不定。
因此，可得出同步RS触发器的功能表：P276
S
S R Qn+1
R 0
0 1
Q 0
1 0
Qn+1 0
1 0 0 1 1 X X 置1 不定 清0 保持
0
0 0
0
0 1 1
0
1 0 1
保持
清0 置1 不定
0
1
1
0
1
0
R、S均为高电平有效，分 别称为：复位端和置位端 进一步得出真值表 再由真值表填卡诺图
n 1
两式若要相等，则必有：
D T Q TQ T Q
作图得：
⑥用D触发器实现T’触发器功能。
分析：D触发器是现有触发器，而T’触发器为待求。
先作出T触发器，再令T为1即得T’触发器。 解：利用上题结论得：
⑦用T触发器实现JK触发器功能。
分析：T触发器是现有触发器，而JK触发器为待求。
常用触发器
1、基本RS触发器
①电路组成和逻辑符号 基本RS触发器有两种：由与非门构成的和由或非门构成的。 我们以前者为例：
输出端在正常情形下应是完全相反的两种逻辑状态，即两个稳态。
《电子线路》教案——第五章 集成触发器
ξ5-1 RS触发器（一）教学目的：1、让学生掌握基本RS触发器的工作原理及逻辑功能2、培养学生的分析能力教学重点：与非门连接后的分析教学难点：基本RS触发器电路的真值表教学方法：讲授法教学时间：一课时教学过程：一、复习：提问基本门电路与门、或门、非门的逻辑功能：二、新授：组合电路和时序电路是数字电路的两大类。
门电路是组合电路的基本单元；触发器是时序电路的基本单元。
触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。
双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；按其结构可分为主从触发器和维持阻塞型触发器等。
（一）基本RS触发器1、电路组成：基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。
QG1图（a）基本RS触发器图（b）符号图（c）基本RS触发器真值表做好与组合逻辑电路的衔接触发器其实也是由门电路组成的组合逻辑门电路，因此要理解和掌握它，就要先得从组合逻辑门电路入手。
以上这个图是基本RS触发器，它其实是由2个与非门的输入端与出端交叉耦合而组成，所以对于与非门的理解明了。
与非门，其表示的意思为Y=BA ，其规律为全1出0，有0出1，只有理解了基本与非门，才可以去进一步分析基本RS触发器。
Q与Q是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。
这种触发器有两种稳定状态：一个状态是Q=1，Q=0，称为置位状态（“1”态）；另一个状态是Q=0，Q=1，称为复位状态（“0”态），相当于以Q为准来命名。
相应的输入端R、S分别称为直接置0端或复位端、直接置位端或直接置“1”端2、逻辑功能：1）S=1，R=0所谓S=1 ，就是将S端保持高电位；而R=0，就是在R端加一个负脉冲。
设触发器的初始状态为“1”态，即Q=1，Q =0。
这时“与非”门G2有一个输入端为“0”，其输出端变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章 触发器
5.1 基本触发器
一、基本RS触发器 1．用与非门组成的基本RS触发器 （1）电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电 路中有反馈线，即门电路的输入、输出端交叉耦合。
Q
Q
Q
Q
G1 &
&
G2
R
S
R
S
（2）逻辑功能
触发器有两个互补的输出端，
Q
Q
G1 &
&
G2
R
S
（3）波形分析
由两级同步RS触 发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工 作在两个不同的 时区内。
Q
Q
┌
┌
1R C 1 1S
CP
Q
从 触 G1 & 发 器 G3 &
Q' 主 G5 & 触 发 器 G7 &
Q
&
G2
&
G4
Q'
&
G6 1
G9
&
G8
R
CP
例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由表5.1.1知，当R、S都为 R 高电平时，触发器保持原状
S
态不变；当S 变低电平时， 触发器翻转为1状态；当R Q 变低电平时，触发器翻转为 0状态；不允许R、S同时为 Q 低电平。
G3 & R
&CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。
Q
Q
G1 &
&
G2
G3 &
&G
R
CP
S
同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制
状态转换的方向；CP控制状态转换的时刻。
例5.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形 图（设初始状态为0）。
解：画出输出波形如图示。
CP J K =0
Q
由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次， 这种现象称为一次变化现象。
5.3 边沿触发器
一、维持—阻塞边沿D触发器
1．D触发器的逻辑功能 D触发器只有一个触发输入端D，因此，逻辑关系非常简单；
S
2．工作原理
主从触发器的触发翻转分为两个节拍：
（1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发 器工作，接收R和S端的输入信号。
（2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。
3．触发器功能的几种表示方法
触发器的功能除了可以用功能表表示外，还有几种表示方法：
（1）特性方程
由功能表画出卡诺图得特性方程：
Q n+1
S
Q
n
00
01
11
10
R
00 1 1 1
1 0 0 ××
（2）状态转换图
状态转换图表示触发器 从一个状态变化到另一 个状态或保持原状不变 时，对输入信号的要求。
3．主从T触发器和T’触发器
如果将JK触发器的J和K相连作为T输入端就构成了T触发器。
T触发器特性方程：
Qn1TQn TQn
当T触发器的输入控制端为T=1时， 称为T’触发器。 T’触发器的特性方程为：
Q
Q
┌
┌
1K C 1 1J
Q
Q
┌
┌
C 1 1T
Qn1 Qn
CP T
4．主从JK触发器存在的问题——一次变化现象
2．用或非门组成的基本RS触发器
Q
Q
Q
Q
G1 ≥ 1
≥1 G2
RS
S
R
这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有 小圆圈。
基本触发器的特点总结：
（1）有两个互补的输出端，有两个稳定的状态。
（2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。
（3）R为复位输入端，S为置位输入端，可以是低电平有效， 也可以是高电平有效，取决于触发器的结构。
特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不
会有空翻现象。
二、 主从JK触发器
1．电路结构
主从RS触发器的缺点：
使用时有约束条件
RS=0。
Q
Q
为此，将触发器 的两个互补的输 出端信号通过两 根反馈线分别引 到输入端的G7、 G8门，这样，就 构 成 了 JK 触 发 器。
CP
G1 &
&
G2
S
R
G3 &
&G
Q
R
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在 CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。
5.2 主从触发器
一、 主从RS触发器
1．电路结构
J=× K= 1
例5.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形
图（设初始状态为0）。
1
2
3
4
5
6
在画主从触发器的波形图时，应注 CP
意以下两点：
J
（1）触发器的触发翻转发生在时钟
K
脉冲的触发沿（这里是下降沿）
（2）判断触发器次态的依据是时钟
Q
脉冲下降沿前一瞬间输入端的状 态。
R =0 S=1
R =× S=0
0
1
R =0 S =×
R =1 S=0
（3）驱动表 驱动表是用表格的方式表
示触发器从一个状态变化 到另一个状态或保持原状 态不变时，对输入信号的 要求。
（4）波形图
CP
触发器的功能也可
S
R
以用输入输出波
形图直观地表示
Q
出来。
Q
4．同步触发器存在的问题——空翻
Q
Q
┌
┌
1K C 1 1J
CP
Q
Q
G1 & G3 &
Q' G5 & G7 &
K
&
G2
&
G4
Q'
&
G6 1
G9
&
G8
CP
J
(1）功能表：
2．逻辑功能
（2）特性方程：
Q n+1
KQ
n
00
01
11
10
J
00 1 0 0
11 1 0 1
（3）状态转换图
J=1 K =×
（4）驱动表
J= 0 K =×
0
1
J=× K =0
D触发器的特性方程为：Qn+1=D
D触发器的状态转换图：
D= 1
D触发器的驱动表：
D= 0
0
1
D= 1
D= 0
2．维持—阻塞边沿D触发器的结构及工作原理
（1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。
（2）维持—阻塞边沿D触发器 为了克服空翻，并具有 边沿触发器的特性，在 原电路的基础上引入三 根反馈线L1、L2、L3。
（4）由于反馈线的存在，无论是复位还是置位，有效信号只 需要作用很短的一段时间，即“一触即发”。
二、 同步RS触发器
给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发 器的状态才能变化。这种触发器称为同步触发器。
1．同步RS触发器的电路结构
Q
Q
Q
Q
G1 &
&
G2
1R C 1 1S CP
5.1 基本触发器
一、基本RS触发器 1．用与非门组成的基本RS触发器 （1）电路结构:由门电路组成的，它与组合逻辑电路的根本区别在于，电 路中有反馈线，即门电路的输入、输出端交叉耦合。
Q
Q
Q
Q
G1 &
&
G2
R
S
R
S
（2）逻辑功能
触发器有两个互补的输出端，
Q
Q
G1 &
&
G2
R
S
（3）波形分析
由两级同步RS触 发器串联组成。 G1～G4组成从触 发器，G5～G8组 成主触发器。 CP 与CP’互补， 使两个触发器工 作在两个不同的 时区内。
Q
Q
┌
┌
1R C 1 1S
CP
Q
从 触 G1 & 发 器 G3 &
Q' 主 G5 & 触 发 器 G7 &
Q
&
G2
&
G4
Q'
&
G6 1
G9
&
G8
R
CP
例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为0，已
知输入R、S的波形图，画出两输出端的波形图。
解：由表5.1.1知，当R、S都为 R 高电平时，触发器保持原状
S
态不变；当S 变低电平时， 触发器翻转为1状态；当R Q 变低电平时，触发器翻转为 0状态；不允许R、S同时为 Q 低电平。
G3 & R
&CP＝0时，控制门G3、G4关闭，触发器的状态保持不变。 当CP＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。
Q
Q
G1 &
&
G2
G3 &
&G
R
CP
S
同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制
状态转换的方向；CP控制状态转换的时刻。
例5.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形 图（设初始状态为0）。
解：画出输出波形如图示。
CP J K =0
Q
由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次， 这种现象称为一次变化现象。
5.3 边沿触发器
一、维持—阻塞边沿D触发器
1．D触发器的逻辑功能 D触发器只有一个触发输入端D，因此，逻辑关系非常简单；
S
2．工作原理
主从触发器的触发翻转分为两个节拍：
（1）当CP＝1时，CP’＝0，从触发器被封锁，保持原状态不变：主触发 器工作，接收R和S端的输入信号。
（2）当CP由1跃变到0时，即CP=0、CP’＝1。主触发器被封锁，输入信号 R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的 状态。
3．触发器功能的几种表示方法
触发器的功能除了可以用功能表表示外，还有几种表示方法：
（1）特性方程
由功能表画出卡诺图得特性方程：
Q n+1
S
Q
n
00
01
11
10
R
00 1 1 1
1 0 0 ××
（2）状态转换图
状态转换图表示触发器 从一个状态变化到另一 个状态或保持原状不变 时，对输入信号的要求。
3．主从T触发器和T’触发器
如果将JK触发器的J和K相连作为T输入端就构成了T触发器。
T触发器特性方程：
Qn1TQn TQn
当T触发器的输入控制端为T=1时， 称为T’触发器。 T’触发器的特性方程为：
Q
Q
┌
┌
1K C 1 1J
Q
Q
┌
┌
C 1 1T
Qn1 Qn
CP T
4．主从JK触发器存在的问题——一次变化现象
2．用或非门组成的基本RS触发器
Q
Q
Q
Q
G1 ≥ 1
≥1 G2
RS
S
R
这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有 小圆圈。
基本触发器的特点总结：
（1）有两个互补的输出端，有两个稳定的状态。
（2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。
（3）R为复位输入端，S为置位输入端，可以是低电平有效， 也可以是高电平有效，取决于触发器的结构。
特点：（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不
会有空翻现象。
二、 主从JK触发器
1．电路结构
主从RS触发器的缺点：
使用时有约束条件
RS=0。
Q
Q
为此，将触发器 的两个互补的输 出端信号通过两 根反馈线分别引 到输入端的G7、 G8门，这样，就 构 成 了 JK 触 发 器。
CP
G1 &
&
G2
S
R
G3 &
&G
Q
R
CP
S
有效翻转 空翻
由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在 CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。
在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。
5.2 主从触发器
一、 主从RS触发器
1．电路结构
J=× K= 1
例5.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形
图（设初始状态为0）。
1
2
3
4
5
6
在画主从触发器的波形图时，应注 CP
意以下两点：
J
（1）触发器的触发翻转发生在时钟
K
脉冲的触发沿（这里是下降沿）
（2）判断触发器次态的依据是时钟
Q
脉冲下降沿前一瞬间输入端的状 态。
R =0 S=1
R =× S=0
0
1
R =0 S =×
R =1 S=0
（3）驱动表 驱动表是用表格的方式表
示触发器从一个状态变化 到另一个状态或保持原状 态不变时，对输入信号的 要求。
（4）波形图
CP
触发器的功能也可
S
R
以用输入输出波
形图直观地表示
Q
出来。
Q
4．同步触发器存在的问题——空翻
Q
Q
┌
┌
1K C 1 1J
CP
Q
Q
G1 & G3 &
Q' G5 & G7 &
K
&
G2
&
G4
Q'
&
G6 1
G9
&
G8
CP
J
(1）功能表：
2．逻辑功能
（2）特性方程：
Q n+1
KQ
n
00
01
11
10
J
00 1 0 0
11 1 0 1
（3）状态转换图
J=1 K =×
（4）驱动表
J= 0 K =×
0
1
J=× K =0
D触发器的特性方程为：Qn+1=D
D触发器的状态转换图：
D= 1
D触发器的驱动表：
D= 0
0
1
D= 1
D= 0
2．维持—阻塞边沿D触发器的结构及工作原理
（1）同步D触发器： 该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。
（2）维持—阻塞边沿D触发器 为了克服空翻，并具有 边沿触发器的特性，在 原电路的基础上引入三 根反馈线L1、L2、L3。
（4）由于反馈线的存在，无论是复位还是置位，有效信号只 需要作用很短的一段时间，即“一触即发”。
二、 同步RS触发器
给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发 器的状态才能变化。这种触发器称为同步触发器。
1．同步RS触发器的电路结构
Q
Q
Q
Q
G1 &
&
G2
1R C 1 1S CP