简易频率计设计(数电课设)

简易频率计设计

1、设计目的

综合运用数字电子技术相关知识设计具有指定用途的数字电路，学会由分立器件与集成电路组成电子电路的方法。

2、设计任务

设计一简易频率计，要求如下：

（1）频率测量范围：0—99Hz

（2）输入电压幅度：300mv～5v

（3）输入信号波形：方波、正弦波、三角波等周期信号

（4）显示位数：2位

3、设计要求

（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；

（2）选择常用的电器元件（说明电器元件选择的过程和依据）；（3）对设计的电路进行仿真，验证各性能指标；

（4）按照规范要求，按时提交课程设计报告，并完成答辩。

4、参考资料

（l）李立主编. 电工学实验指导. 北京：高等教育出版社，2005（2）高吉祥主编. 电子技术基础实验与课程设计. 北京：电子工业出版社，2004

（3）谢云等编著. 现代电子技术实践课程指导. 北京：机械工业出版社，2003

目录

一、设计方案的选择（原理） (3)

二、电路设计计算与分析 (4)

1.单元模块的设计 (4)

（1）整形电路 (4)

（2）时基电路 (6)

（3）计数电路 (8)

（4）锁存电路 (9)

（5）译码显示电路 (9)

2.电路中集成器件 (10)

（1）555定时器 (11)

（2）74HC160 (12)

（3）74HC373 (13)

（4）74LS48 (13)

3.电路参数分析 (15)

三、总结及心得 (16)

四、附录： (17)

五、参考文献 (19)

一、设计方案的选择（原理）

运用555定时器构成的多谐振荡器电路，使其产生时钟脉冲，即为有一定频率或周期的方波信号，再使用一个555定时器构成的施密特电路对待测波形进行调整，无论待测信号为方波、三角波还是正弦波都可以调成同一周期的方波信号，然后用一个与门将两个555产生的不同方波连接起来再与两个计数器连接，目的是为了当计数器在多谐震荡器输出一秒的高电平的情况下使计数器正确计数一秒内待测信号的高电平出现数目。计数器的输出连接一个锁存器，能将所需数字即待测信号的频率正确锁定，最后是译码器和七段显示器，显示出正确的频率。如果一次循环结束，将电源断开即计数结束。方案的原理如图1.1所示：

图 1.1 设计方案的方框图

二、电路设计计算与分析

1.单元模块的设计

（1）整形电路

此电路是主要是为了便于计数电路的计数，将方波、正弦波、三角波等周期信号都转化为相同频率的方波。通过555定时器构成的施密特触发器完成对被测信号波形进行处理的功能。设计整形电路如图 2.11（1）所示：

图2.11 555定时器构成的施密特触发器在施密特触发器对待测信号进行处理同时，当输入的信号到达触发器中时，输出的初始状态为低电平，当输入的信号接近CC

V时，输出状态由低电平翻转为高电平，当输入信号继续增加到CC

V时，输出状态在再由高电平翻转为低电平，经过多次循环，形成了相同周期的方波信号。

因此，对该方波信号的频率进行测量就是对待测信号频率的测量。

将待测的信号输入到计数电路之前，需要对时基电路和待测信号相与之后的信号进行处理。当时基电路为低电平时，计数器电路不计数，当时基电路为高电平时，计数器电路计数，则需要在计数器的时钟输入之前将时基信号和待测信号相与，则就满足相应的逻辑功能。

待测信号仿真波形如图：

图2.11(2) 待测信号波形（正弦波）

整形后的波形如图：

图2.11(3) 经整形的波形

（2）时基电路

此电路是产生一秒的时钟脉冲宽度，为整个电路提供时间脉冲，同时并控制整个电路的时间信号。本次设计采用555定时器构成的多谐震荡器来作为电路的时基电路。

555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路。

下图2.12（1）为时基电路图：

434 1k

图2.12 （1） 时基电路

时基电路输出信号波形如图所示：

图2.12（2） 时基电路输出波形

（3）计数电路

由于设计要求显示出0—99Hz 的周期信号的频率，所以计数电路必须是100进制的加法计数电路。选用两片74HC160的级联来满足该设计要求。将555多谐振荡电路和555施密特触发器相与产生的的方波脉冲信号送入74HC160的CLK 端（计数信号输入端），这样74HC160的进位信号输出端RCO 将原来的信号变成进位信号输出。当一秒的时钟脉冲结束后，计数器也停止计数。计数电路如图2.13所示：

接译码电路的个位输入

接译码电路的十位输入

接使能控制电路接计数信号

图2.13

计数电路

本部分电路中用到了74HC160集成芯片，这种芯片是由CMOS 构成，能够高速实现相应的逻辑功能。74HC160是十进制加法计数器，当在低位芯片计数到9时，将会产生进位信号，此时低位RCO 端的输出为高电平。将低位RCO 端与高位片的使能端（ET 、EP ）相连，这样就可以在低位片由低位片RCO 端输出的上升沿时开始计数。由于输入的是同步时钟

信号，在低位片的RCO 端再次出现上升（即低位片再次出现进位信号）前，高位片不会计数。再将各位输出的4位二进制代码输入译码电路中进行译码，最后在由数码管显示。 (4)锁存电路

本部分电路是由74HC373集成芯片组成，能够有效的实现它的逻辑功能。在一秒时钟脉冲结束后，计数电路正常计数，译码显示出相应的频率数据，74HC373能够锁存这个数据，方便实际使用，而且在锁存过程中，不能中途对其锁存。设计的锁存电路图如图2.14所示：

U1

74HC373N_6V

1D 3

2D 43D 74D 85D 136D 147D 178D 18~OC 1ENG

11

1Q 22Q 53Q 64Q 95Q 126Q 157Q 168Q

19

计数电路输出译码器输入

接高电平接D 触发器电路的输出

图2.14

锁存电路

（5）译码显示电路

本部分电路中7448是将输入的4为二进制代码译为数码管所需要的电平信号，这种译码器有4个输入端，10个输出端，并且使低电平有效。设计的电路如图2.15（1）所示。