实验四 东北大学 电工学实验

11
3 CP 13 2 CP
3
1 1 CP
D 12 11 D 2
4
3
3
D 12
2
11
D1 2
33
清零
（一）左移移位寄存器
脉冲
输入11010000
74LS161 为4位二进制加法计数器。
功能表
串行进
输出 允许 置入
Vcc位输出QA QB QC QD T LD
16 15 14 13 12 11 10 9 74LS161
LD
GND D3 D2 D1 D0 Cr
1
1 1 CP
P T
Q3 Q2 Q1 Q0
74LS161
LD
GND D3 D2 D1 D0 Cr
1
置位法实现的六进制计数器
复位法实现的六进制计数器
三、实验报告要求
1.写出左移电路的实验结果填入表格。
移位寄存状态
移位脉冲的次数
Q4
Q3
Q2
Q1
0
0
Βιβλιοθήκη Baidu
0
0
0
1
0
0
0
答：通过这个学期的电工学实验，掌握了常见电学仪器的基本操作，比如 万用电表的使用，认识了电子技术综合实验仪、数字电子技术实验箱等电 学实验仪器，对实验线路连接更加熟悉，以及对学习的电工学理论知识有 了进一步的理解。
电子版实验报告一定程度上减少了学生的学习压力，给学生和老师带 来了方便。但电子版实验报告做得很不合规范，比如字体不统一、版面不 美观、背景太过单调等。实验目的、实验步骤写得不够清晰详细。
1 2 3 4 5 6 78
Cr CP A B C D P GND
清除
数据输入 允许
输入 时清置 钟除数 P T
XLXXX H L X X
H H H H
XHH L X
XHHX L
输出 Qn
清除 置数 计数 不计数 不计数
& 74LS00
74LS00
&
1 1 CP
P Q3 Q2 Q1 Q0
T
74LS161
送入移位寄存器中。观察其移位过程； 4. 输传次入送变到成完Q0数状4，据态即后。执，行将了D1串置行“输0”，出加的单操次作脉过冲程C，P则各数输据出依端次依 5. 将3，4两项的操作数据记入 表2-6-32 中 。
（二） ：利用74LS161设计任意进制的 计数器
以实验台号的个位数设计任意进制计数器 (1,2的同学自选进制)。
1
2
0
0
1
1
3
0
1
1
0
4
1
1
0
1
5
1
0
1
0
6
0
1
0
0
7
1
0
0
0
8
0
0
0
0
三、实验报告要求:
2.画出你所设计的任意进制计数器的线路图（可以 用文字说明）；说明设计思路。
答：在Q4和Q3之间接入一个与非门，使Q4Q3Q2Q1=0100时，计数器复位到 0000。
3.谈谈对电子实验的心得体会，特别是使用电子版 实验报告说说你的看法希望同学们多提宝贵意见。
U1
3 4 5 6
A B C D
7 10
ENP ENT
9 1
~LOAD ~CLR
2 CLK
QA QB QC QD
14 13 12 11
RCO 15
74LS160D
举例：利用芯片74LS161和与非门设计。
① 利用置位端实现六进制计数器。 ② 利用复位端实现六进制计数器。
74LS00为2输入与非门， 74LS10为3输入与非门， 74LS20为4输入与非门，
74LS30为8输入与非门，
二、实验原理图
Q4
Q3
Q2
Q1
9
5
9
5
RD
RD
RD
RD
T T T T 13 4 CP 1
四.思考题
1.移位寄存器有哪些移位方式?
答：左移移位寄存器、右移移位寄存器、环形移位寄存器。
2.74LS161是同步还是异步.加法还是减法计数器?
答：同步加法计数器。
3.设计十进制计数器时将如何去掉后6个计数状态的?
答：在电路中加入一个与非门，当计数到第一个无效状态时，用这个与非 门来检测这一状态，令其输出作为复位信号RD，强制所有的触发器置0。即当 Q4Q3Q2Q1=1010时，这个与非门的输入Q4Q2全为1，则输入为0。用此低电平作 为RD，使计数器复位到0000。
东北大学 电工学实验报告
实验题目：移位寄存器及计数器的设计
实验台号： 24 专业班级： 学 号： 姓 名： 日 期： 2014年6月7日
一.实验内容:
（一）、左移移位寄存器 由四个D触发器构成，输出到发光二极管。
1. 用74LS74接成 四位左移移位寄存器； 2. 清前将零逻：辑将开R关D 置端“接1”；逻辑开关置“0”即清零，输入数码 3. D1端接逻辑开关k，将 “1101”在单次脉冲CP作用下，