数电第4章习题解答张克农版 2
数电第四章习题答案
第四章习题答案4.1 分析图4.1电路的逻辑功能解：（1）推导输出表达式Y2=X2；Y1=X1⊕X2；Y0=(MY1+X1⎺M)⊕X0A 、B 、C 、F 1、F 2分别表示被减数、减数、来自低位的借位、本位差、本位向高位的借位。
A BCF 1F 2－被减数减 数借 位差4.3分析图4.3电路的逻辑功能 解：（1）F 1=A ⊕B ⊕C ；F 2=(A ⊕B)C+AB (2)(3)4.4 设ABCD 是一个8421BCD 码，试用最少与非门设计一个能判断该8421BCD 码是否大于等于5的电路，该数大于等于5，F= 1；否则为0。
解：(1)列真值表10 1 1 010 1 0 100 1 0 000 0 1 110 1 1 100 0 1 000 0 0 100 0 0 0F A B C D Ø1 1 1 0Ø1 1 0 1Ø1 1 0 0Ø1 0 1 1Ø1 1 1 1Ø1 0 1 011 0 0 111 0 0 0F A B C D(2)写最简表达式F = A + BD + BC=⎺A · BD · BC&&&DBC AF&4.6 试设计一个将8421BCD码转换成余3码的电路。
（F2=⎺C⎺D+CD F1=⎺D 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路：（1）F（ABC）=∑m（1,3,4,6,7）(2) F（ABCD）=∑m（0,2,6,7,8,10,12,14,15）解：F=⎺B⎺D+A⎺D+BC∑+∑m)3(φ(DCFAB,,,7,4,0(10=) ,)12),9,8,6,5,2(解：函数的卡诺图如下所示：4.10 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。
试设计该编码电路。
F 1=A+BF 2=BA +4.11 试将2/4译码器扩展成4/16译码器 解：A 3A 2A 1 A 0⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺Y 4 ⎺Y 5⎺Y 6⎺Y 7 ⎺Y 8⎺Y 9⎺Y 10⎺Y 11 ⎺ Y 12⎺Y 13⎺Y 14⎺Y 154.12 试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD ，输出为： F 1 ：ABCD 是4的倍数。
数电第4章习题解答张克农版
974章课后习题解答4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。
[解]见图解4.1中Q 、Q 的波形。
4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。
[解]见图解4.2中Q 、Q 的波形。
4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。
[解]见图解4.3中Q A 、Q B 的波形。
4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。
[解]见图解4.4中Q 1~Q 8的波形。
图题、解4.1图题、解4.2图题、解4.3984.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。
[解]见图解4.5中Q 的波形。
4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的初始状态为0）。
【解】见图解4.6中Q 的波形。
图题、解4.4图题、解4.5图题4.699(a)(a)(b)图解4.64.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。
（假定触发器的初始状态为0）。
【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。
图题4.7100图解4.74.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。
【解】P 的波形见图解4.8所示。
图解4.84.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。
图题4.8101[解] 由于n n n Q K Q J Q +=+1,故具有JK 触发器的功能。
4.10 试用一个T 触发器及逻辑门实现一个D 触发器的功能。
【解】实现电路如图解4.10所示。
图解4.104.11试用一个D 触发器及逻辑门实现一个T 触发器的功能。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
《数字电路与系统设计》第4章习题答案
4.1分析图4.1电路的逻辑功能解：（1）推导输出表达式（略）(2) 列真值表（略）4.6 试设计一个将8421BCD 码转换成余3码的电路。
解： 电路图略。
4.7 在双轨输入条件下用最少与非门设计下列组合电路： 解：略4.8 在双轨输入信号下，用最少或非门设计题4.7的组合电路。
解：将表达式化简为最简或与式：(1)F=(A+C)(⎺A+B+⎺C)= A+C+⎺A+B+⎺C(2)F=(C+⎺D)(B+D)(A+⎺B+C)= C+⎺D+B+D+A+⎺B+C(3)F=(⎺A+⎺C)(⎺A+⎺B+⎺D)(A+B+⎺D)= ⎺A+⎺C+⎺A+⎺B+⎺D+A+B+⎺D(4)F=(A+B+C)(⎺A+⎺B+⎺C)= A+B+C+⎺A+⎺B+⎺C 4.9 已知输入波形A 、B 、C 、D ，如图P4.4所示。
采用与非门设计产生输出波形如F 的组合电路。
解： F=A ⎺C+⎺BC+C ⎺D 电路图略4.10 电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。
试设计该编码电路。
解：略4.11 试将2/4译码器扩展成4/16译码器 解：A 3A 2A 1 A 0⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺Y 4 ⎺Y 5⎺Y 6⎺Y 7 ⎺Y 8⎺Y 9⎺Y 10⎺Y 11 ⎺ Y 12⎺Y 13⎺Y 14⎺Y 15A 1 ⎺EN ⎺Y 3A 0 2/4 ⎺Y 2译码器 ⎺Y 1⎺Y 0⎺EN A 1 2/4(1)A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 3⎺EN A 1 2/4(2) A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺EN A 1 2/4(3) A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 3 ⎺EN A 1 2/4(4) A 0 ⎺Y 0⎺Y 1⎺Y 2⎺Y 34.12试用74138设计一个多输出组合网络，它的输入是4位二进制码ABCD，输出为：F1：ABCD是4的倍数。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a ）：1F A B =；2F A B =；3F AB =真值表如下表所示：其功能为一位比较器。
A>B 时，11F =；A=B 时，21F =；A<B 时，31F = 图（b ）：12F AB AB F AB =+=； 真值表如下表所示：功能：一位半加器，1F 为本位和，2F 为进位。
图（c ）：1(0,35,6)(124,7)F M m==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示：功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。
图（d ）：1F A B =；2F A B =；3F AB =功能：为一位比较器，A<B 时，1F ＝1；A=B 时，2F ＝1；A>B 时，3F ＝14－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器，其真值表如下表所示：4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。
试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下：由此可得：1M =当时，33232121010Yx Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
0M =当时，332321321210321010Y x Y x x Y x x x Y x Y x x x x Y x =⎧⎪=⊕⎪⎨=⊕⊕=⊕⎪⎪=⊕⊕⊕=⊕⎩ 完成格雷码至二进制的转换。
数字电路第4章习题参考答案
Y0 Y1 Y2 Y3 CT54S138 Y4 S1 Y5 S2 Y6 S3 Y7
令S1 =“1”， S3或S2=“0”，数据D从S2 或S3输入，就可以完 成D的同相输出。
（3）产生逻辑函数F=AC+AC+B。
①用与非门配合实现
F=AC+AC+B=ABC+ABC+ABC+ABC+ABC+ABC
=m0+m1+m3+m4+m5+m6
E m1 m2 m4 m7 A B C A BC AB C ABC
（2）用1位全加器实现。 进位
A 0 B 0 C 0 D（红） 0
和
E（黄） 0
A B C
E
0
0 0 1 1 1 1
0
1 1 0 0 1 1
1
0 1 0 1 0 1
0
0 1 0 1 1 1
1
1 0 1 0 0 1
（1）1位全加器。 * 做译码器的习题，关键是知道译码器的输出均对应
一个地址变量的最小项，即 Y 0 ~ Y 7 对应 m0 ~ m7
Ai 0 0 0 0 1 1 1 1
Bi 0 0 1 1 0 0 1 1
Ci-1 0 1 0 1 0 1ቤተ መጻሕፍቲ ባይዱ0 1
Si 0 1 1 0 1 0 0 1
C i Si Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 Ai BiCi 1 = m1m2m4m7 0 Ci Ai Bi AiCi 1 BiCi 1 = m m m m 3 5 6 7 0
Ai 0 Bi 1 C-1 i
0 1 1 1
数字电路与数字电子专业技术课后答案第四章
第四章 逻辑函数及其符号简化1.列出下述问题的真值表，并写出逻辑表达式：(1) 有A 、B 、C 三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出 F= 0.(2) 有A 、B 、C 三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0.(3) 列出输入三变量表决器的真值表•解：(1 )(1) F=AB+ A B1⑵ F= AB+ A C(3) F= (A+B+C) (A+B+ C ) (A+ B +C) (A+ B +C ) 解： (1) AB = 00 或 AB=11 时 F=1(2) ABC110 或 111 或 001,或 011 时 F=1 (3) ABC = 100 或 101 或 110 或 111 时 F=1 3. 用真值表证明下列等式.(1) A+BC = (A+B) (A+C)(2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) A B + BC + AC =ABC+ A B C ⑷ AB+BC+AC=(A+B)(B+C)(A+C)A B C F0 0 0 00 01 10 10 10 11 0 1 0 0 11 01(2 )1 B 10 0 1 10 10 10 11 11 00 11 0 1 1 (3 )1 1 0 1 A 1B C F0 00 00 01 00 10 00 11 1 1 0 0 01 011F= A B C+ A B C +A B C +ABCF= (A+B+C) ( A + B +C )F= A BC+A B C+AB C +ABC ,F 的值为“ 12.对下列函数指出变量取哪些组值时(5) ABC+ A + B + C=1证：(1 )A B C A+BC(A+B)(A+C)0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 1 11 0 1 1 11 1 0 1 1A B C ABC + ABC + ABC —BCABC + ACA B C + ABABC0 0 0 0 00 0 1 0 00 1 0 0 00 1 1 1 11 0 0 0 01 0 1 1 11 1 0 1 11 1 1 0 0(5 )A B C AB+ BC3 AC ABC + A"B"C—0 0 0 1 10 0 1 0 00 1 0 0 00 1 1 0 01 0 0 0 01 0 1 0 01 1 0 0 01 1 1 1 1ABC AB+BC+AC (A+B)(B+C)(A+C)0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 11ABC ABC + A + B + C0 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 1(5 )4. 直接写出下列函数的对偶式F'及反演式F的函数表达式(1) F=[A B(C+D)][B C D+B(C +D)](2) F= A BC + ( A +B C ) (A+C)⑶F= AB+ CD + BC + D + CE + D + E(4)F=C+AB?AB+ D解：(1) F'= [ A +B+CD]+[(B+ C+ D)?B+C D]]F = [A+ B + C D ]+[( B +C+D) ?( B +CD ]](2) F'= (A+ B + C)?[A?(B + C)AC]F = (A+ B<C)?[A?(B + C)+ A C]⑶F、=C?(A + B)+(A + B)?DF = C?(A + B) + (A + B)?D5. 若已知x+y = x+z，问y = z吗？为什么？解：y不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点，有一个为1则为1。
数字电子技术基础教材第四章答案
数字电子技术基础教材第四章答案习题44—1分析图P4—1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功真值表如下表所示:其功能为一位比较器。
A>B时，F i i ；A=B时，F2 1 ；A<B 时，F3 1 图（b） : F, AB AB; F2 AB 真值表如下表所示：功能：一位半加器，F,为本位和，图(C): F, M (0,3,5,6)m(1,2,4,7)F2为进位。
F2M(0,1,2,4) m(3,5,6,7)真值表如下表所示:位的进位。
图（d） : F i AB ；F2 AeB ；F3 AB功能：为一位比较器，A<B时，F i = 1 ；A=B时，F2 = 1 ；A>B 时，F3 = 14—2分析图P4 —2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
^1 理0解：该电路的输出逻辑函数表达式为:A )A J X。
AA)X I AA Q X ?A 1A 0X 3如下表所示:AA 0F0 0 X O0 1 X 1 1 0 X 2 11X 30 12 3 X XX X因此该电路是一个四选一数据选择器， 其真值表4-3图P4—3是一个受M控制的代码转换电路，当M = 1时，完成4为二进制码至格雷码的转换；当M = 0时，完成4为格雷码至二进制的转换。
试分别写出Y°,Y,Y2,Y3的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
表如下:0 1 0 0 0 1 1 00 1 0 1 0 1 1 10 1 1 0 0 1 0 10 1 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 11 0 0 1 1 1 1 01 0 1 0 1 1 0 01 0 1 1 1 1 0 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 0 1 0 1 11 1 1 1 1 0 1 0丫3 30时,X3X3X3X3X2X2X2X i 丫2X i X o £Y完成格雷码至二进制的转换4— 4图P4— 4是一个多功能逻辑运算电路，图 中S 3,S 2, S i, S o为控制输入端。
数字电路与数字电子技术课后答案第四章(供参考)
(4) F=ΠM(5,7,13,15)
= BD
F= +
(5) F=ΠM(1,3,9,10,11,14,15)
= AC+ D
F = ( + )(B+ )
(6) F=∑m (0,2,4,9,11,14,15, 16,17,19,23,25,29,31)
F= + + BCD+ B E+AB E+ACDE+A +A E
= A⊙B⊙C
(6) = ⊙ ⊙
证:
左=
= [(A⊕B)+ ] (A⊙B)+C]
= (A⊙B) +[(A⊕B)C]
= +AB + BC+A C
右= ( ⊙ )⊙
= [( ⊙ ) + ]
= [( +AB) + ]
= +AB +
= +AB +(A⊕B)C
= +AB + BC+A C
9.证明
(1)如果a + b = c，则a + c = b，反之亦成立
(2)F在输入组合为1,3,5,7时使F=1
15.变化如下函数成另一种标准形式
(1) F=∑m (1,3,7)
(2) F=∑m (0,2,6,11,13,14)
(3) F=ΠM(0,3,6,7)
(4) F=ΠM(0,1,2,3,4,6,12)
解:
(1)F=ΠM(0,2,4,5,6)
(2)F=ΠM(1,3,4,5,7,8,9,10,12,15)
(3)F=∑m (1,2,4,5)
《数电》教材习题答案 第4章习题答案
思考题与习题4-1 触发器的主要性能是什么？它有哪几种结构形式？其触发方式有什么不同？触发器是一种存储电路，具有记忆功能。
在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从结构上来分，触发器分为基本触发器，时钟触发器，主从触发器以及边沿触发器。
基本触发器为异步（或直接）触发，时钟触发器为CP电平触发，主从和边沿触发器为边沿触发。
4-2 试分别写出RS触发器、JK触发器、D触发器、T触发器和T′触发器的状态转换表和特性方程。
（略）4-3 已知同步RS触发器的R、S、CP端的电压波形如图T4-3所示。
试画出Q、Q端的电压波形。
假定触发器的初始状态为0。
图T4-34-4 设边沿JK触发器的初始状态为0，CP、J、K信号如图T4-4所示，试画出触发器输出端Q、Q的波形。
图T4-44-5电路如图T4-5(a)所示，输入波形如图T4-5(b)所示，试画出该电路输出端G的波形，设触发器的初始状态为0。
图T5-24-6 试画出图T4-6所示波形加在以下两种触发器上时，触发器输出Q的波形：(1)下降沿触发的触发器(2)上升沿触发的触发器图T4-64-7 已知A、B为输入信号，试写出图T4-7所示各触发器的次态逻辑表达式。
图T4-7nn n n n n n n nn n )b (n )a (Q B Q B Q Q B AQ Q Q B AQ Q K Q J Q B A D Q ⋅=+=++=⋅+=+=⊕==++11 4-8 设图T4-8所示中各TTL 触发器的初始状态皆为0，试画出在CP 信号作用下各触发的输出端Q 1-Q 6的波形。
图T4-84-9 试对应画出图T4-9所示电路中Q 1、Q 2波形。
（初始状态均为0）图T4-94-10 一逻辑电路如图T4-10所示，试画出在CP 作用下3210Y Y Y Y 、、、的波形。
（CT74LS139为2线—4线译码器。
）图T4-104-11由边沿D触发器和边沿JK触发器组成图T4-11(a)所示的电路。
数字电子技术基础第四章习题及参考答案
数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。
CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。
设触发器的初始状态为Q0=0，Q1=0。
D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。
CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。
（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。
图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。
CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。
Y图4-67．分析图4-7所示电路的逻辑功能。
（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。
CP图4-78．时序逻辑电路分析。
电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。
并说明电路的功能。
1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。
1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。
（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。
数字电子技术基础课后习题解答(一到三章张克农
第1章习题解答1.1把下列二进制数转换成十进制数①10010110；②11010100；③0101001；④10110.111；⑤101101.101；⑥0.01101。
[解] 直接用多项式法转换成十进制数① (10010110)B = (1⨯2 7+1⨯24 + 1⨯22 +1⨯21)D = (150)D=150② (11010100)B = 212③ (0101001)B = 41④ (10110.111)B = 22.875⑤ (101101.101)B = 45.625⑥ (0.01101)B = 0.406251.2把下列十进制数转换为二进制数①19；② 64；③ 105；④ 1989；⑤ 89.125；⑥ 0.625。
[解] 直接用基数乘除法① 19= (10011)B② 64= (1000000)B③ 105 = (1101001)B④ 1989 = (11111000101)B⑤ 89.125 = (1011001.001)B⑥ 0.625= (0.101)B1.3把下列十进制数转换为十六进制数① 125；② 625；③ 145.6875；④0.5625。
[解]直接用基数乘除法① 125 = (7D)H② 625 = (271)H③ 145.6875= (91.B)H④ 0.56255=(0.9003)H1.4把下列十六进制数转换为二进制数① 4F；② AB；③ 8D0；④ 9CE。
[解]每位十六进制数直接用4位二进制数展开① (4F)H= (1001111)B② (AB)H= (10101011)B 2 19 余数2 9 …… 1 ……d02 4 …… 1 ……d12 2 ……0 ……d22 1 ……0 ……d32 0 …… 1 ……d4图题1.2 ①基数除法过程图12③ (8D0)H = (100011010000)B ④ (9CE)H = (100111001110)B 1.5 写出下列十进制数的8421BCD 码 ① 9；② 24；③ 89；④ 365。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。
解：图（a ）：1F AB =；2F A B =；3F AB = 真值表如下表所示： A B 1F2F3F0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 111其功能为一位比较器。
A>B 时，11F =；A=B 时，21F =；A<B 时，31F = 图（b ）：12F AB AB F AB =+=； 真值表如下表所示： A B 1F2F功能：一位半加器，1F 为本位和，2F 为进位。
图（c ）：1(0,3,5,6)(1,2,4,7)F M m ==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示：功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。
图（d ）：1F AB =；2F A B =；3F AB =功能：为一位比较器，A<B 时，1F ＝1；A=B 时，2F ＝1；A>B 时，3F ＝14－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为：100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器，其真值表如下表所示：1A0AF0 0 0x 0 1 1x 1 0 2x 1 13x4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。
试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。
真值表如下：3x2x1x0x3Y2Y1Y0YM=10 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 01 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 1111 1 0 1 1 0 0 1 1 1 1 0 1 0 1 1 111111由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。
数字电子技术第四章习题答案
第四章习题答案
4.1 Y=A’B’C’+A’BC+AB’C+ABC’
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 0 0 1 0 1 1 0
三变量奇偶检测电 路，当输入便两种 有偶数个1 有偶数个1时，输出 否则为0 为1，否则为0。
《数字电子技术基础》第五版 数字电子技术基础》
4.12 用3线-8线译码器实现多输出逻辑函数。 线译码器实现多输出逻辑函数。 线 线译码器实现多输出逻辑函数
' ' Y1 = AC = AB ' C + ABC = m5 + m7 = ( m5 m7 )' = (Y5'Y7' )' ' ' ' ' Y2 = A ' B ' C + AB ' C '+ BC = ( m1m3 m4 m7 )' = (Y1'Y3'Y4'Y7' )' ' ' ' Y3 = B ' C '+ ABC ' = ( m0 m4 m6 )' = (Y0'Y4'Y6' )'
Y’2(2) 1 1 0 1 1
Y’2(1) 1 1 1 0 1
D2 1 1 1 1 0
设片1优先级别 设片 优先级别 最低， 优先 最低，片4优先 级别最高。 级别最高。 输出5位数为原 输出 位数为原 码D4D3D2D1D0
《数字电子技术基础》第五版 数字电子技术基础》
数电第四章练习册答案
数电第四章练习册答案问题1：解释什么是逻辑门，并给出常见的逻辑门类型。
答案：逻辑门是数字电路中的基本组件，用于实现基本的逻辑运算，如与（AND）、或（OR）、非（NOT）、异或（XOR）等。
常见的逻辑门类型包括：与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）、与非门（NAND）、或非门（NOR）、同或门（XNOR）等。
问题2：描述二进制数和十进制数之间的转换方法。
答案：二进制数转换为十进制数的方法是将每个二进制位的值乘以其权重（2的幂），然后将结果相加。
十进制数转换为二进制数的方法是将十进制数除以2，取余数，然后继续除以2，直到结果为0。
问题3：什么是布尔代数？答案：布尔代数是一种数学系统，用于描述和操作逻辑运算。
它是数字电路设计中的基础，由布尔代数的基本原理和规则组成，如布尔代数的五个基本规则：交换律、结合律、分配律、德摩根定律和幂等律。
问题4：解释什么是组合逻辑电路，并给出一个例子。
答案：组合逻辑电路是一种数字电路，其输出仅依赖于当前的输入值，不包含存储元件。
一个常见的组合逻辑电路例子是加法器，它接受两个二进制数作为输入，并产生它们的和以及进位。
问题5：什么是时序逻辑电路？答案：时序逻辑电路是一种包含存储元件（如触发器）的数字电路，其输出不仅依赖于当前的输入值，还依赖于电路的历史状态。
一个常见的时序逻辑电路例子是寄存器，它可以存储一定数量的位，并在时钟信号的控制下更新其内容。
问题6：解释什么是触发器，并说明其功能。
答案：触发器是一种具有两个稳定状态的存储元件，它可以存储一位二进制信息。
触发器的功能是存储和转换信息，它们是构成更复杂时序逻辑电路的基本组件。
结束语：通过本章的练习，希望同学们能够加深对数字电子技术的理解，掌握逻辑门、二进制与十进制转换、布尔代数、组合逻辑电路和时序逻辑电路等基本概念和原理。
这些知识是数字电子技术领域的基石，对于未来深入学习和应用数字电路至关重要。
希望同学们能够不断练习，提高自己的理解和应用能力。
数字电子技术第4章习题解答
第4章习题解答4-1 写出图T4-1电路的输出函数式，证明a 、b 有相同的逻辑功能。
B(a)A(b)BA 图T4-1 习题4-1的图解4-1 Y 1= A B ' +A ' B ' ； Y 2=( A+B)(A ' +B ' )= AB ' +A ' B ' =Y 14-2 试写出图T4-2所示逻辑电路的输出函数式并化简，指出电路的逻辑功能。
A BMBA图T4-2习题4-2的图图T4-3习题4-3的图解4-2 由图T4-2写电路的输出函数式并化简得AB B A B A AB Y +''='''''=))()(( (JT4-2)由JT4-2式可知，电路实现的是二变量同或功能。
4-3 图T4-3是一个选通电路。
M 为控制信号，通过M 电平的高低来选择让A 还是让B 从输出端送出。
试写逻辑电路的输出函数式并化简，分析电路能否实现上述要求。
解4-3 由图T4-3写电路的输出函数式并化简得M B AM M B M A Y '+='''=)((( (JT4-3)由JT4-3式可知，电路能够实现选通要求，当M=1时，Y=A ；当M=0时，Y=B 。
4-4．用与非门设计一个四人表决逻辑电路，结果按“少数服从多数”的原则决定。
解4-4（1）列真值表设四个人的意见为变量A 、B 、C 、D ，表决结果为函数Y 。
按正逻辑给变量赋值：同意为“1”，不同意为“0”；提案通过为“1”，没通过为“0”，所列真值表如表JT4-4所示。
表JT4-4输 入输 出A B C D 0 0 0 0 0 00 0 0 1 0 1 0 1 0 10 0 0 1 1 0 1 1 0 0 0 1 1 01 1 Y000000001 0 1 0 1 0 1 01 1 1 1 1 11 1 0 0 0 1 1 0 1 1 0 00 1 1 0 1 100000000输 入输 出A B C D Y（2）写输出逻辑函数式由表JT4-4可写输出逻辑函数式ABCD D ABC D C AB CD B A BCD A Y +'+'+'+'= (JT4-4a)（3）化简填卡诺图，如图JT 4-4(a)所示合并最小项，得最简与—或式BCD ACD ABD ABC Y +++= (JT4-4b)（4）画逻辑电路图将式JT4-4(b)转换成与非—与非式)()()()(('''''=D BC ACD ABD ABC Y (JT4-4c)按式JT4-4(c)用与非门画逻辑电路图，如图JT4-4(b)所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
97
4章课后习题解答
4.1 根据图题4.1中输入信号R 、S 的波形，画出图4.2.1中的基本RS 锁存器的状态变化波形。
[解]见图解4.1中Q 、Q 的波形。
4.2 根据图题4.2所给的时钟脉冲波形及输入信号R 、S 的波形，画出图4.2.6中时钟控制RS 锁存器输出Q 的波形。
[解]见图解4.2中Q 、Q 的波形。
4.3 主从JK 触发器电路结构如图题4.3.1(a)所示，设初态为0，已知CP 、J 、K 和R 的波形如图题4.3所示，试画出Q A 、Q B 的波形。
[解]见图解4.3中Q A 、Q B 的波形。
4.4 图题4.4中各触发器的初始状态Q =0，试画出在触发脉冲CP 作用下各触发器Q 端的电压波形。
[解]见图解4.4中Q 1~Q 8的波形。
图题、解4.1
图题、解
4.2
图题、解4.3
98
4.5画出图题4.5中Q 的波形（忽略触发器的传输延迟时间）。
[解]见图解4.5中Q 的波形。
4.6分别画出图题4.6 (a)、(b)中Q 的波形（忽略触发器的传输延迟时间，假定触发器的
初始状态为0）。
【解】见图解4.6中Q 的波形。
图题、解
4.4
图题、解4.5
图题
4.6
99
(a)
(a)
(b)
图解4.6
4.7 图题4.7所示为各种边沿触发器，已知CP 、A 和B 的波形，试画出对应的Q 的波形。
（假定触发器的初始状态为0）。
【解】Q 1、Q 2、Q 3、Q 4的波形见图解4.7所示。
图题
4.7
100
图解4.7
4.8 试画出图题4.8中P 的波形（忽略触发器的传输延迟时间）。
【解】P 的波形见图解4.8所示。
图解4.8
4.9 试分析图题4.9所示引入转换电路（在虚线框内）后，整个触发器电路的逻辑功能。
图题
4.8
101
[解] 由于n n n Q K Q J Q +=+1,故具有JK 触发器的功能。
4.10 试用一个T 触发器及逻辑门实现一个D 触发器的功能。
【解】实现电路如图解4.10所示。
图解4.10
4.11试用一个D 触发器及逻辑门实现一个T 触发器的功能。
【解】实现电路如图解4.11所示。
图解4.11
4.12 图题4.12 (a)所示为由D 触发器构成的逻辑电路。
图(b)为其输入信号波形，试画出输出Q 的波形。
设触发器初态Q 为“0”。
图题4.9
(a) (b)
图题4.12
102 【解】Q 的波形见图解4.12所示。
图解4.12
图题4.13 (a)所示为主从型JK 触发器构成的检“1”电路，试画出在图(b)输入信号作用下的输出Q 的波形。
设触发器初态Q 为“0”。
4.14 试画出图题4.14电路中输出Q 2的波形。
（假定触发器的初始状态为0）。
【解】Q 2的波形见图解4.14所示。
图解4.14
(a)
(b)
图题4.13
图题 4.14。