数字电子技术第四章组合逻辑电路
数字电子技术第四章(阎石第六版)
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
数字电子技术基础 第4章
在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器
1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述
数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点
任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法
最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：
1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
数字电子技术基础阎石主编第五版第四章
(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解：
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入：逻辑0(低电平）有效 . 输出：逻辑0(低电平）有效 25
例4.3.1：试用两片74LS148组成16线－4线优先编码器。
优先权 最高
A15 ～ A8 均无信号时，才允许. 对 A7 ～ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知：该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全 加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发 光
fg
b
二 极 管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101
数字电路-康华光-04组合逻辑电路分解
组合逻辑电路的设计
L0
【解】（4）画出逻辑电路图：
I0 I1
& 1 1 & 1
L1
1
&
I2
1
L2
L0 = I0
L1 = I0 I1
L2 = I0 I1 I2
数字电子技术
组合逻辑电路的设计
【例】试设计一个在楼上、楼下均能开关路灯的 控制逻辑电路，要求全用与非门实现。 【解】（1）列真值表：
特点：输出取决于 原来的状态
组成：组合电路 + 记忆元件
数字电子技术
组合逻辑电路的分析与设计
分析： 逻辑图 设计： 逻辑功能 逻辑图 逻辑功能
数字电子技术
组合逻辑电路的分析
逻辑图 逻辑功能
分析步骤：
1、由给定的逻辑图逐级写出逻辑关系表 达式。
2、用逻辑代数或卡诺图对逻辑函数进行 化简。 3、列出输入输出真值表并得出逻辑功能。
数字电子技术
组合逻辑电路的分析
真值表
逻辑功能
A 0 0 1 1
B 0 1 0 1
相同为“1” 相异为“0”
F 1 0 0 1
同或门
=1
F AB
数字电子技术
课 堂 练 习
& AB A
表达式 化简
分析下图的逻辑功能：
A B
&
AB
&
S AB AB
AB A ABB
& 1
AB
三个按键A、B、C按下时为“1”，不 按时为“0”。输出是F，多数赞成时是 “1”，否则是“0”。
数字电子技术
组合逻辑电路的设计
2、根据题意列出逻辑状态表： 真 值 表
数字电子技术第4章 组合逻辑电路习题解答
习题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能4.2分析图所示电路，写出输出函数F 。
习题4.2图 解：[]B A B BB A F ⊕=⊕⊕⊕=)(4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．习题4.3图解：B A B A B A AB B AB A AB B AB A F ⊕=∙=∙∙∙=∙∙∙=4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
习题4.4图解：（1）ABD BC CD ABD BC CD L ++=∙∙=B AC & && & D L B A =1 =1 =1FF A B & && & & F B AABCD L ABCD L 0000 0001 0010 0011 0100 0101 0110 01110 0 0 1 0 0 1 11000 1001 1010 1011 1100 1101 1110 11110 0 0 1 0 1 1 1(3)根据真值表可知，四个人当中C 的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图解：（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕∙⊕= (2)S 1S 0 L 00 01 10 11A+BB A +ABAB4.6试分析图所示电路的逻辑功能。
习题4.6图解：（1）ABC C B A F )(++=A BS 1S 0L =1 =1 &=1& & & & &FA BC电路逻辑功能为：“判输入ABC 是否相同”电路。
数字电子技术基础教材第四章答案
习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。
解:图(a):;;真值表如下表所示:其功能为一位比较器。
A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。
图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。
图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。
解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。
试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。
解:该电路得输入为,输出为。
真值表如下:由此可得:完成二进制至格雷码得转换。
完成格雷码至二进制得转换。
4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。
试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。
解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。
4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。
解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。
灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。
试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。
解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
天津科大数字电子技术与逻辑测试题2(选择题有解答)
第四章组合逻辑电路1 : 在组合电路中，任意时刻的输出与A:该时刻的输入无关，与电路的原来状态有B:该时刻的输入有关，与电路的原来状态有关C:该时刻的输入无关，与电路的原来状态无关D:该时刻的输入有关，与电路的原来状态无关您选择的答案: 正确答案：D知识点：组合逻辑电路的特点：组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案： C知识点：在二值逻辑电路中，编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号您选择的答案: 正确答案： C知识点：在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案：D知识点：优先编码器74HC148中的输入端I5’比I1’的优先权高，所以对I5’的信号进行编码，但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案： B知识点：二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案：D知识点：译码是编码的反操作，译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138，当片选信号S1S2´S3´为（）时，芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案： B知识点：74HC138的控制端S1=1，S2´+S3´=0时，译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138，数据输入端A2A1A0为011时，输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案： A知识点：011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为（）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案： A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当（）时，使本该显示的0熄灭A:灭零输入RB I’为0，且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1，且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案： A知识点：灭零输入RBI’为0时，把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案： C知识点：输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是A:S=1111，Co=1B:S=0000，Co=1C:S=1111，Co=0D:S=1111，Co=0您选择的答案: 正确答案： B知识点：将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案：D知识点：如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按（）连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案： B知识点：----------------------------------------------------------------------------15 : 两输入的与门在下列（）时可能产生竞争—冒险现象A:一个输入端为0，另一个端为1B:一个输入端发生变化，另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案： C知识点：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案： B知识点：数据选择器只有一个输出端，其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位A:5B:6C:10D:50您选择的答案: 正确答案： B知识点：编码对象的个数小于等于输出二进制代码位数的n次方。
数电习题解答_杨志忠_第四章练习题_部分
教材：数字电子技术基础（“十五”国家级规划教材） 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版； 2010年1月 北京 第2次印刷；第四章 组合逻辑电路(部分练习题答案)练习题P172【4.1】、试分析图P4.1所示电路的逻辑功能。
解题思路：根据逻辑图依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（b ）、Y AB AB A B =+=:；（同或功能） 真值表略； 【4.2】、试分析图P4.2所示电路的逻辑功能。
解题思路：根据逻辑图依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（a ）、Y AB AB AB AB A B =⋅=+=⊕；（异或功能） 真值表略； 【4.3】、试分析图P4.3所示电路的逻辑功能。
解题思路：根据逻辑图从输入到输出逐级依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
（a ）、()Y ABC A ABC B ABC C ABC A B C ABC ABC =⋅+⋅+⋅=⋅++=+； 真值表略； 【4.4】、试分析图P4.4所示电路的逻辑功能。
解题思路：根据逻辑图从输入到输出逐级依次写出函数表达式、化简表达式、列写真值表、分析逻辑功能。
解：12 Y A B C Y AB A B C AB A B C =⊕⊕=⋅⊕⋅=+⊕⋅；该逻辑电路实现一位全加运算。
Y1表示本位和数，Y2是进位输出。
mi A B C Y1 Y2 0 0 0 0 0 0 1 0 0 1 1 02 0 1 0 1 03 0 1 1 0 14 1 0 0 1 05 1 0 1 0 16 1 1 0 0 17 1 1 1 1 1【4.6】、写出图P4.6所示电路的逻辑函数表达式，并且把它化成最简与或表达式。
解题思路：变量译码器实现逻辑函数是把逻辑变量输入译码器地址码，译码器输出i i m Y =，再用与非门（输出低电平有效）变换就可以得到所需的逻辑函数，输出函数具有下列的表达形式：(,,)0356m(0,3,5,6)A B C F Y Y Y Y ==∑。
数字电子技术习题答案
习题答案第一章数制和码制1．数字信号和模拟信号各有什么特点?答：模拟信号——量值的大小随时间变化是连续的。
数字信号——量值的大小随时间变化是离散的、突变的（存在一个最小数量单位△）。
2．在数字系统中为什么要采用二进制?它有何优点?答：简单、状态数少，可以用二极管、三极管的开关状态来对应二进制的两个数。
3.二进制：0、1；四进制：0、1、2、3；八进制：0、1、2、3、4、5、6、7；十六进制：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。
4.(30.25)10=( 11110.01)2=( 1E.4)16。
(3AB6)16=( 0011101010110110)2=(35266)8。
(136.27)10=( 10001000.0100)2=( 88.4)16。
5.B E6.ABCD7.(432.B7)16=( 010*********. 10110111)2=(2062. 556)8。
8.二进制数的1和0代表一个事物的两种不同逻辑状态。
9.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
这种表示法称为原码。
10.正数的反码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
11.正数的补码与原码相同，负数的补码即为它的反码在最低位加1形成。
12.在二进制数的前面增加一位符号位。
符号位为0表示正数；符号位为1表示负数。
正数的反码、补码与原码相同，负数的反码即为它的正数原码连同符号位按位取反。
负数的补码即为它的反码在最低位加1形成。
补码再补是原码。
13.A:(+1011)2的反码、补码与原码均相同：01011；B: (-1101)2的原码为11101，反码为10010，补码为10011.14.A: (111011)2 的符号位为1，该数为负数，反码为100100，补码为100101. B: (001010)2 的符号位为0，该数为正，故反码、补码与原码均相同：001010.15.两个用补码表示的二进制数相加时，和的符号位是将两个加数的符号位和来自最高有效数字位的进位相加，舍弃产生的进位得到的结果就是和的符号。
《数字电子技术基础》复习指导（第四章）
《数字电⼦技术基础》复习指导（第四章）第四章组合逻辑电路⼀、本章知识点(⼀)概念1.组合电路：电路在任⼀时刻输出仅取决于该时刻的输⼊，⽽与电路原来的状态⽆关。
电路结构特点：只有门电路，不含存储（记忆）单元。
2.编码器的逻辑功能：把输⼊的每⼀个⾼、低电平信号编成⼀个对应的⼆进制代码。
优先编码器：⼏个输⼊信号同时出现时，只对其中优先权最⾼的⼀个进⾏编码。
3.译码器的逻辑功能：输⼊⼆进制代码，输出⾼、低电平信号。
显⽰译码器：半导体数码管(LED数码管)、液晶显⽰器(LCD)4.数据选择器：从⼀组输⼊数据中选出某⼀个输出的电路，也称为多路开关。
5.加法器半加器：不考虑来⾃低位的进位的两个1位⼆进制数相加的电路。
全加器：带低位进位的两个 1 位⼆进制数相加的电路。
超前进位加法器与串⾏进位加法器相⽐虽然电路⽐较复杂，但其速度快。
6.数值⽐较器：⽐较两个数字⼤⼩的各种逻辑电路。
7.组合逻辑电路中的竞争⼀冒险现象竞争：门电路两个输⼊信号同时向相反跳变(⼀个从1变0，另⼀个从0变1)的现象。
竞争-冒险：由于竞争⽽在电路输出端可能产⽣尖峰脉冲的现象。
消除竞争⼀冒险现象的⽅法：接⼊滤波电容、引⼊选通脉冲、修改逻辑设计(⼆)组合逻辑电路的分析⽅法分析步骤：1.由图写出逻辑函数式，并作适当化简；注意：写逻辑函数式时从输⼊到输出逐级写出。
2.由函数式列出真值表；3.根据真值表说明电路功能。
(三)组合逻辑电路的设计⽅法设计步骤：1.逻辑抽象：设计要求----⽂字描述的具有⼀定因果关系的事件。
逻辑要求---真值表(1) 设定变量--根据因果关系确定输⼊、输出变量；(2)状态赋值：定义逻辑状态的含意输⼊、输出变量的两种不同状态分别⽤0、1代表。
(3)列出真值表2.由真值表写出逻辑函数式真值表→函数式，有时可省略。
3.选定器件的类型可选⽤⼩规模门电路，中规模常⽤组合逻辑器件或可编程逻辑器件。
4.函数化简或变换式(1)⽤门电路进⾏设计：从真值表----卡诺图/公式法化简。
阎石《数字电子技术基础》(第5版)笔记和课后习题(含考研真题)详解-组合逻辑电路(圣才出品)
观，有时可将逻辑函数式转换为真值表。
2．组合逻辑电路设计方法的步骤 （1）进行逻辑抽象：提出的设计要求是用文字描述的一个具有一定因果关系的事件， 需要通过逻辑抽象的方法用一个逻辑函数来描述这一因果关系。 ①分析事件因果关系，确定输入变量和输出变量。一般总把引起事件的原因定为输入变 量，而把事件的结果作为输出变量。 ②以 0、1 定义逻辑状态的含意。 ③根据给定因果关系列出真值表。 （2）写出逻辑函数式：为便于对逻辑函数进行化简和变换，需要把真值表转换为对应 的逻辑函数式。 （3）选定器件的类型：根据对电路的具体要求和器件的资源情况决定采用小规模集成 的门电路组成相应的逻辑电路，或者中规模集成的常用组合逻辑器件或可编程逻辑器件等构 成相应的逻辑电路。 （4）将逻辑函数化简或变换成适当的形式 ①使用小规模集成门电路进行设计时，应将函数式化成最简形式，即函数式中相加的乘 积项最少，而且每个乘积项中的因子也最少； ②使用中规模集成常用组合逻辑电路设计电路时，需要将函数式变换为适当形式，以便 用最少的器件和最简单的连线接成所要求的逻辑电路。
十万种考研考证电子书、题库视频学习平台
表 4-3 74LS138 功能表
（2）二-十进制译码器：逻辑功能是将输入 BCD 码的 10 个代码译成 10 个高、低电平 输出信号。
（3）显示译码器 ①半导体数码管：每个线段都是一个发光二极管。优点是工作电压低、体积小、寿命长、 可靠性高等；缺点是工作电流比较大。 ②液晶显示器：液晶是一种既具有液体的流动性又具有光学特性的有机化合物，它的透 明度和呈现的颜色受外加电场的影响。液晶显示器最大的优点是功耗极低；缺点是响应速度 较低，限制了其应用。 （4）用译码器设计组合逻辑电路 ①首先将给定的逻辑函数化为最小项之和的形式； ②根据具体的译码器芯片输出有效电平判断是否需要将最小项变换为反函数形式； ③利用附加的门电路将这些最小项适当地组合起来。
电子教案《数字电子技术(第5版_杨志忠)》教学资源第4章_组合逻辑电路
数字电子技术（第5版）第4章组合逻辑电路1.(261)要用n 位二进制数为N 个对象编码，必须满足（）。
A. N = 2nB. N ≥ 2nC. N ≤ 2nD. N = n答案.C2.(268)串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。
A. 超前，逐位B. 逐位，超前C.逐位，逐位D.超前，超前答案.B3.(258)组合逻辑电路（）。
A. 可以用逻辑门构成B. 不可以用集成逻辑门构成C. 可以用集成逻辑门构成D. A与C均可答案.D4.(260)优先编码器的编码（）。
A.是唯一的B.不是唯一的C. 有时唯一，有时不唯一D. A、B、C都不对答案.A5.(262)用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（）。
A. 一定用与非门B. 不一定用与非门C. 一定用非门D.一定用或门答案.B6.(263)要使三线—八线译码器74LS138能正常工作时，其使能端ST A，ST B，ST C的电平信号应是（）。
A. 100B. 111C. 000D. 011答案.A7.(264)一个有n位地址码的数据选择器,它的数据输入端有（）。
A. 2n 个B. 2n- 1个C. 2n – 1个D. n个答案.A8.(270)要消除竞争—冒险，下列说法中错误的是（）。
A. 修改逻辑设计B.引入封锁脉冲C. 加滤波电容D. 以上都不对答案.D9.(266)四位比较器（74LS85）的三个输出信号A>B，A=B，A<B中，只有一个是有效信号时，它呈现（）。
A. 高电平B. 低电平C. 高阻D.任意电平答案.A10.(269)已知CAB+A+，左式和右式的两个逻辑图分别是X和Y，产生+=AABBCC竞争—冒险的是（）。
A. XB. YC. X和YD.都不是答案.B11.(267)采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（）。
A. 最高位B. 最低位C. 次高位D. 次低位答案.B12.(271)在下列逻辑电路中，不是组合逻辑电路的有（）。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
数字电子技术第4章组合逻辑电路习题解答
001
0 10
0 11
1 0 0
1 0 1
1 1 0
1 1 1
0
1
1
0
1
0
0
1
（2）由真值表得到逻辑函数表达式为：
(3)画出逻辑电路图
4.10、试设计一个8421BCD码的检码电路。要求当输入量DCBA≤4，或≥8时，电路输出L为高电平，否则为低电平。用与非门设计该电路。
解：（1）根据题意列出真值表为：
100
101
110
111
0
1
1
1
1
1
1
0
(2)
电路逻辑功能为：“判输入ABC是否相同”电路。
4.7已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。
习题4.7图
解：（1）根据波形图得到真值表：
ABC
F
000
001
010
011
100
101
110
111
1
0
0
1
0
0
1
0
(2)由真值表得到逻辑表达式为
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题4.4图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
西安电子科技大学_数字电路基础课件_4_组合逻辑电路
38
B
A1 －
Y1 Y2
C 1
A0 译 码
器 E1
E2A E2B
Y3
Y4 Y5 Y6 Y7
F
26
译码器 －－ 二－十进制译码器
二－十进制译码器（BCD译码器）：将BCD码译成10位信号 状态（高、低电平）。（如：4－10译码器74LS42）
A3 A2 A1 A0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001
E1、 E2A 、E2B都是使能端； E1为高， E2A 、E2B都为低时，译码器工作使能。
24
译码器－－3－8译码器应用
例1：某处理器有16位地址线，可以寻址64KB内存空间。现有8片8KB的存储器， 请设计寻址电路。
例2：将2－4译码器用作数据分配器。
24
38
A13
Y0
A14
－ Y1 Y2
A
A
A
B
B
B
C
C
C
5
ABC ABC
ABC ABC
F
F ABC ABC ABC ABC
组合逻辑电路的分析方法－－例子
2、化简逻辑表达式；
F ABC ABC ABC ABC ABC
A
B
C
F
0
0
0
0
0
0
1
1
3、由逻辑表达式列出真值表；
0
1
0
1
0
1
1
0
1
0
0
1
4、由真值表概括出逻辑功能。
0000111
0011011
0101101
《数字电子技术》组合逻辑电路(半加器全加器及逻辑运算)
《数字电子技术》组合逻辑电路（半加器全加器及逻辑运算）一、实验目的1、掌握组合逻辑电路的功能测试。
2、验证半加器和全加器的逻辑功能。
3、学会二进制数的运算规律。
二、实验原理数字电路分为组合逻辑电路和时序逻辑电路两类。
任意时刻电路的输出信号仅取决于该时刻的输入信号，而与信号输入前电路所处的状态无关，这种电路叫做组合逻辑电路。
分析一个组合电路，一般从输出开始，逐级写出逻辑表达式，然后利用公式或卡诺图等方法进行化简，得到仅含有输入信号的最简输出逻辑函数表达式，由此得到该电路的逻辑功能。
两个一位二进制数相加，叫做半加，实现半加操作的电路称为半加器。
两个一位二进制数相加的真值表见表5-1，表中Si 表示半加和，Ci 表示向高位的进位，Ai 、Bi 表示两个加数。
表5-1 半加器真值表从二进制数加法的角度看，表中只考虑了两个加数本身，没有考虑低位来的进位，这也就是半加一词的由来。
由表5-1可直接写出半加器的逻辑表达式：Si=AiBi AiBi +、Ci=AiBi 由逻辑表达式可知，半加器的半加和Si 是Ai 、Bi 的异或，而进位Ci 是Ai 、Bi 相与，故半加器可用一个集成异或门和一个与门组成。
两个同位的加数和来自低位的进位三者相加，这种加法运算就是全加，实现全加运算的电路叫做全加器。
如果用Ai 、Bi 分别表示A 、B 两个多位二进制数的第i 位，1i C -表示低位（第i-1位）来的进位，则根据全加运算的规则可列出真值表如表5-2。
表5-2 全加器的真值表利用卡诺图可求出Si 、Ci 的简化函数表达式：i i i i-1i i i i i i S =A B C C =(A B )C +A B ⊕⊕⊕可见，全加器可用两个异或门和一个与或门组成。
如果将数据表达式进行一些变换，半加器还可以用异或门、与非门等元器件组成多种形式的电路（见图5-2，图5-3）。
三、实验仪器及材料器件：74LS00 二输入端四与非门 3片74LA86 二输入端四异或门 1片74LS54 四组输入与或非门 1片四、预习要求1、预习组合逻辑电路的分析方法。
数字电子技术 第4章 组合逻辑电路
图 4.3.8 7448逻辑符号图
数字电子技术
/// 16 ///
图4.3.9 7448驱动BS201A数码管的工作电路 图4.3.10 有灭零控制的8位数码显示系统
数字电子技术
/// 17 ///
3．译码器的应用 由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用附加的 门电路和译码器实现逻辑函数。
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
数字电子技术
/// 4 ///
4.1.2 组合逻辑电路的分析
根据逻辑功能的不同特点，可以把数字电路分成两大类，分别是： （1）是组合逻辑电路（简称组合电路） （2）是时序逻辑电路（简称时序电路） 组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。
图4.5.6 数值比较器逻辑电路图
4.2.3 优先编码器
识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。 在优先编码器电路中，允许同时输入两个以上编码信号。 在设计优先编码器时已将所有的输入信号按优先顺序排了队，当几个编码信号同时出现时，只 对其中优先权最高的一个进行编码。
1．设计优先编码器线（4线-2 线优先编码器）
图4.1.3 组合逻辑电路设计步骤
数字电子技术
/// 6 ///
4.1.4 组合逻辑电路的竞争和冒险
同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到 达门输入端的时间会有先有后，这种现象称为竞争。
逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲的现象，称为冒险。
图4.1.6 两种冒险波形图
数字电子技术
/// 7 ///
4.2 编码器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章组合逻辑电路4.1概述1、数字电路种类：逻辑电路根据输岀信号对输入信号响应的不同分为两类：一类是组合逻辑电路，简称组合电路;另一类是时序逻辑电路，简称时序电路。
2、组合逻辑电路定义：某一时刻电路的输出状态仅由该时刻电路的输入信号决定，而与该电路在此输入信号之前所具有的状态无关。
从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。
3、电路结构框图组合电路的一般电路结构如右图所示。
可用如下表达式裏示：X n-P X n）点. | i1）电路由逻辑门构成，不含记忆元件.2）输出卷反馈到输入的回路（不含反馈元件）所以输出与电路原来状态无关时序电路（以后祥细讨论）某一时刻电路的输岀状态不仅取决于该时刻电路的输入信号,还与该电路在此输入信号之前所具有的状态有关。
组逻电合辑路X千―n-1X n组合电路有两类问题：7•给定电路，分析其功能。
4.2组合逻辑电路的分析方法与设计方法421组合电路的分析方法一、分析步骤：1、由已知的逻辑图，写出相应的逻辑函数式；2、对函数式进行化简；3、根据化简后的函数式列真值表；4、找出其逻辑功能；5、评价与改进。
（评价给定的逻辑电路是否经济、合理。
）设计步骤用框图表示如下:A®B(A^)C i+ABC (A^B)C f +AB = (A^B)C i +AB 一位二进制加法器。
A 为被加数，B 为加数, C,为低位的进位数。
S 为本位之和，C 。
是本位向高位的进位数。
• 真值表A^B0 070 11 0 00 0 0 0 0 0 1 0 0 10 1s(A©B)C Z0 01 010 01 10 01 01A®B®C.ABT" 0 0 0 0 00 0 0 1 0 1CoP0 0三个输入变量A、d、q,实现了4、功能，这种电路称为一位全加器。
其中，相加的被加数、加数，q为低位向本位的进位，Si为本位和向高位的进位。
一位全加器的符号如图所示。
s’ = 4 ㊉5㊉C)G+i =（4 ㊉B）Cj + A i B iB" q三个一位二进制数的加法运算4、耳分别为两个一位二进制数，Ci+1是本位不考虑低位来的进位，即"0, 则这样的电路称为半加器半加器的符号马。
A B\C,+1Si0000010110011110G+严AQ半加器符号真值表考虑问题：如何用半加器构成全加器?Bo B3B2Bi输出表达式:自然二进制码F3 F2Fl F。
0 00 11 0Fo = Bi * Bo 0 0 0 0_ • 一代码转换器，它将四位二进制代码转换为四位格雷码。
0 01 00 00 11 04.4分析图电路的逻辑功能Fi 二A ①(B 田 C)F 2=C-(A©B)+AB真值表功能:一位二进制全加器FCF输出表达式：卩二M• Yi +M• Xi（二选一MUX）Xo二i1>J L=iM=0Xi2M=1Xo YoY IY2G—B4.2・2组合逻辑电路的设计一、组合电路的设计步骤：1、•对给出的逻辑设计问题，进行逻辑抽象®即从逻辑的角度来描述设计问题的因果关系，再根据因果关系确定输入变量和输出变量，依据变量的状态进行逻辑赋值，确定哪种状态用逻辑“0”表示，哪种状态用逻辑“1”表示，最后列出真值羔2、根据真值表》写出设计问题的逻辑函数表达式。
3、•选定器件类型用SSI逻辑门实现组合逻辑设计时，化简逻辑函数表达式，得到最简的逻辑函数表达式，并变换成与器件种类相适应的形式；用MSI集成组件实现组合逻辑设计时，应该把逻辑函数表达式变换成与所用器件的逻辑函数式相同或类似的形式, 并用最少的器件和最简单的连线构成电路。
4、按题目要求列最简与或、或适当形式的逻辑函数表达式，画出逻辑电路图。
1、分析事件的因果关系，确定输入变量和输出变量。
逻辑抽象的主要工作2、定义逻辑状态的含义。
（哪种状态用逻辑“0”表示,哪种状态用逻辑“1”表示。
）3、根据给定的因果关系列出真值表。
二、组合逻辑电路的设计设计可分为单输出与多输出电路的设计 （一）、单输出组合逻辑电路的设计 单输出组合逻辑电路就是电路只有一个输出。
例4.6用“与一非”门设计一个监视交通信号灯工作状态的逻辑电 路。
每一组信号灯由红、黄、绿三盏灯组成。
任何时刻必须有一 盏灯亮，而且只允许有一盏灯亮。
当出现其它点亮状态时，电路 发生故障，这时要求发出故障信号，以提示维护人员去维修。
实 际上就是交通灯故障监测逻辑电路的设计设计步骤用框图表示逻辑抽象 根据题意 列真值表/逻辑式化简7诺图化简门耀丸L实际上，是组合逻辑电路分析的逆过程选定逻 辑器件1、根据给定的逻辑功能建立真值表。
用R 、A 、G 表示红、黄、绿三盏灯三个逻辑变量），用函数Z 表示故 障信号。
并约定，逻辑变量取值为1表示灯亮，取值为0表示灯灭；逻辑 函数取值为1表示有故障，取值为0表示无故障。
可用如下图表示：正常工作状态红灯Rr 单独兗-正常flooo• ooooS黄灯A -RAGRAG RAGl 其它情况T 故障绿灯G故 障状态1 ooo • o o • • oe列真值表9 RAG RAG RA G RAG RA GG ZA 0 0 0 1 00 0 按给定的逻辑功能，可列出该逻辑问题的真值表行简化*?wQ•((£>MMn+ H<1xw .A -<F~I1Z密幣观w 朝荒s c s lf?K •9Y M+dM + v ¥H Z若要求用与或非门构成逻辑电路呢？2用与或WE门构成逻辑电踣在卡诺图圈0,得到Z的反函数，再对反函数取反。
sAG R——•-----RAG 11©1■1100 01 11 10RAG AZ =RAG+RAG+RAGZ = Z = RA G + RA G + RA G例4.7设计一个四位二进制偶校验的奇偶发生器和奇偶检测器1、根据给定的逻辑功能建立真值表。
设偶校验发生器输入的四位二进制代码分别用A, B, C, D 表示，输出的偶校验位用P表示。
则遇校验发生器的真值表如表所示。
2、由真值表写出逻辑函数表达式，并化简。
A B C D F00000 00011 00101 00110 01001 01010 01100 01111 10001 10010 10100 10111 11000 110I 11 1111 01 11110P = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD =AB(CD + CD) + AB(CD + CD) + AB(CD + CD) + AB(CD + CD) =(CD + CD)(AB + AB) + (CD + CD)(AB + AB)=(C ㊉ D)A ㊉ B + C®D(A ㊉ B) =(C ㊉D)㊉(4㊉B)3、根据逻辑函数表达式画出逻辑电路图。
L\A B2)(a)偶校验发生器逻辑图 偶校验检测器逻辑图器能产生偶校验的校验位P,在偶校验发生器的基础上再增 或”门就可构成接收端的偶校验检测器，逻辑电路如图(b) BP 为偶校验发生器的偶校B ——=1C =1D ——加=级“异所示。
其中 F(bPC DA验位，根据“异或”的性质，当输出F为0,说明数据传输正确，为1时说明数据传输有误。
例4.8设计一个组合逻辑电路， 用来判别献血者与受血者血型是否 相容。
血型相容规则如表所示，表 中“V”表示献血者与受血者血型 相容。
表相容关系表00 00 01 01 1010受血 献血AB | ABA V V V VB VVV ABVOV V 1 VV受血者CD献血者 AB解第一步：根据给定的逻辑功能建立真值表。
根据题意，电路的输入变量为献血者的血型和受血者的血型。
血型共四种，所以用两个变量的四种编码可进行区分。
假设献血者的血型用A, B来表示，受血者的血型用C, D来表示，则血型编码如上表所示。
电路输岀用F表示，F=1表示血型相容，F=0 表示不相容。
根据相容规则，得到电路的真值表。
第二步：根据真值表写出逻辑函数的“最小项之和”表达式。
由上表所示的真值表，可写出逻辑函数Z的“最小项之和”表达式为=》m(0,2,5,6,10,12,13,14,15)，第三步：将逻辑函数表达式“最小项之和”的形式化简成最简‘的喪辑函数表达式。
作出函数Z的卡诺图如上图所示，用卡诺图化简得到函数的最简曲表达式为：F = AB + CD + BCD + ABD= AB + CD + BCD + AED=AB CD BCD ABD3：根据逻辑函数表达式画出逻辑电路图（略）。
二、多输出组合逻辑电路的设计7 I \多输出组合逻辑电路的设计，与单输出组合逻辑电路的设廿^方法和步骤基本相同。
设计的关键是要把多输出看成一个整体，进行逻辑抽象时应从整体功能出发考虑输入和输出的逻辑o进行逻辑化简时，充分利用各输出函数之间的关系，找出其“共享”部分，力求整体最简。
例4.9设计一逻辑电路，用水箱中A，B，C三个水位检测器控制大小两个水泵M L和％的启停工作状态. 检测器露出水面，给出高电平，否则低电平冰位M 超过C两个水泵停；水位再BC之间MS单独工作尸水位再AB之间ML单独工作;水位低于A两个水泵同时工作.在一些具体的逻辑函数中，对输入变量的某些组合（最小项）取值加以限制条件称为约束条件•记为：ABC + ABC + ABC + ABC = 0这些不可能出现的最小项的取值恒为0!一般地，将约束条件中恒等于0的最小项称为约束项.j M s = ABC + ABC\ ABC + ABC + ABC + ABC =0 （约束条件）M s=ABC+ABCABC + ABC + ABC + ABC = 0具有无关项的逻辑函数Ms="(l，7) +Zd(2A5.6)M厂工“,c(3,7) +Zd(2A5.6)隆和施的取值与是否加上了约束项没有关系，因此约束项又是逻辑函数式中的无关项.ABC制约关系M L0 0 0可能000 0 1可能100 10不可能X X0 11可能0110 0不可能10 1不可能X110不可能111可能11cMA{M s = ABC + ABC M L=ABC+ABCABC + ABC + ABC + ABC = 0 （约束条件）M厂乙皿(V7) +乙(2,4,5・6)=乙必⑶了)+》d(2,4,5・6) ABC制约关系Ms0 0 0可能00 0 0 1可能10 0 10不可能d d Oil可能01 10 0不可能d d 10 1不可能d d 110不可能d d 111可能11化简时无关项可视作.也可视作0来应用。
M L和牡的取值与是否加上了约束项没有关系，因此借助无关项可将方格圈至最大,约束项又是逻辑函数式中的无关项.---- ；=r^ru^s例4.10设计一个组合逻辑电路, 用来判别献血者与受血者血型是否 相容。