集成电路工艺复习资料
硅集成电路复习提纲(最终版)
集成电路工艺基础复习绪论1、Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
3、提拉法（CZ法，切克劳斯基法）和区熔法制备硅片：答：区熔法制备的硅片质量更高，因为含氧量低。
目前8英寸以上的硅片，经常选择选择CZ法制备，因为晶圆直径大。
4、MOS器件中常使用什么晶面方向的硅片，双极型器件呢？答：MOS器件：<100> Si/SiO2界面态密度低；双极器件：<111>的原子密度大，生长速度快，成本低。
氧化1、sio2的特性二氧化硅对硅的粘附性好，化学性质比较稳定，绝缘性好2、sio2的结构，分为结晶形与不定形二氧化硅3、什么是桥键氧和非桥键氧连接两个Si-o四面体的氧称为桥键氧；只与一个硅连接的氧称为非桥键氧。
4、在无定形的sio2中，si、o那个运动能力强，为什么？氧的运动同硅相比更容易些；因为硅要运动就必须打破四个si-o键，但对氧来说，只需打破两个si-o键，对非桥键氧只需打破一个si-o键。
5、热氧化法生长sio2过程中，氧化生长的方向是什么？在热氧化法制备sio2的过程中，是氧或水汽等氧化剂穿过sio2层，到达si-sio2界面，与硅反应生成sio2，而不是硅向sio2外表面运动，在表面与氧化剂反应生成sio26、Sio2只与什么酸、碱发生反应？只与氢氟酸、强碱溶液发生反应7、杂质在sio2中的存在形式，分别给与描述解释，各自对sio2网络的影响能替代si-o四面体中心的硅，并能与氧形成网络的杂志，称为网络形成者；存在于sio2网络间隙中的杂志称为网络改变者。
8、水汽对sio2网络的影响水汽能以分子态形式进入sio2网络中，并能和桥键氧反应生成非桥键氢氧基，本反应减少了网络中桥键氧的数目，网络强度减弱和疏松，使杂志的扩散能力增强。
9、为什么选用sio2作为掩蔽的原因，是否可以作为任何杂质的掩蔽材料为什么？10、制备sio2有哪几种方法？热分解淀积法，溅射法，真空蒸发法，阳极氧化法，化学气相淀积法，热氧化法等。
集成电路复习资料11页word
第一章1、⑴、什么是集成电路：集成电路（IC）是指用半导体工艺，或薄膜、厚膜工艺把电路元器件以相互不可分离的状态制作在半导体或绝缘体基片上，然后封装在一个管壳内，构成一个完整的、具有一定功能的电路。
⑵、集成电路分类：1.按工艺分：半导体IC、膜IC（薄/厚膜IC）、混合IC2.按功能分：数字IC：能够完成数字运算，以低电平和高电平两种状态来代表二进制数中的“0”和”1”，通过各种逻辑关系进行运算，又称为逻辑IC。
模拟IC：能对电压、电流等模拟量进行放大与转换的IC。
其中输出信号与输入信号成线性关系的电路，如直流放大器、差分放大器、低频放大器、高频放大器、线性功率放大器、运算放大器等称为线性IC。
输出信号与输入信号不成线性关系的电路，如对数放大器、振荡器、混频器、检波器、调制器等称为非线性IC。
3.按构成IC 的有源器件结构分：双极IC、MOS IC。
双极IC：有源元件采用NPN或PNP双极晶体管，管内导电的载流子要流经P型或N 型两种极性的材料。
MOS IC：有源元件采用MOS（金属－氧化物－半导体）晶体管。
4.按集成度高低分：小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）。
集成度：单块晶片上或单个封装中构成的IC的所包含的最大元件数（包括有源/无源元件）。
SSI<100个元件（或10个门电路），100<MSI<1000元件（10个～100个门电路），LSI>1000个元件以上（100个门电路以上）。
VLSI>10万个（1000门以上）⑶、集成电路遵从的定律2、Foundry与fabless之间的的关系3、IC设计所需要的知识范围（LVS、Lagout、Schmatic）1) 系统知识计算机/ 通信/ 信息/ 控制学科2) 电路知识更多的知识、技术和经验3) 工具知识任务和内容相应的软件工具4) 工艺知识元器件的特性和模型/工艺原理和过程第二章4、⑴、材料的分类分类材料电导率导体铝、金、钨、铜等105 S·cm-1半导体硅、锗、砷化镓、磷化铟等10-9~102 S·cm-1绝缘体SiO2、SiON、Si3N4等10-22~10-14 S·cm-1⑵、半导体材料的特性1）通过掺杂可明显改变半导体的电导率。
集成电路设计方法--复习提纲
集成电路设计⽅法--复习提纲1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm2.什么叫特征尺⼨？特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。
3.⽬前主流的硅圆⽚直径是多少？12英⼨4.什么叫NRE(non-recurring engineering)成本?⽀付给研究、开发、设计和测试某项新产品的单次成本。
在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。
5.什么叫recurring costs？重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。
也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。
包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。
6.什么叫有⽐电路？靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。
7.IC制造⼯艺有哪⼏种？双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。
⾯临⾯积、速度和功耗的挑战。
9.什么叫后摩尔定律？后摩尔定律下IC设计⾯临哪些挑战？解决⽅案？多重技术创新应⽤向前发展，即在产品多功能化(功耗、带宽等)需求下，将硅基CMOS和⾮硅基等技术相结合，以提供完整的解决⽅案来应对和满⾜层出不穷的新市场发展。
挑战：a单芯⽚的处理速度越来越快，主频越来越⾼，热量越来越多b.互联线延迟增⼤解决⽅案：1.多核、低功耗设计2.3D互联、⽆线互联、光互连延续摩尔定律“尺⼨更⼩、速度更快、成本更低”，还会利⽤更多的技术创新：节能、环保、舒适以及安全性架构：多核散热：研发新型散热器更薄的材料：⽤碳纳⽶管组装⽽成的晶体管速度更快的晶体管：超薄⽯墨烯做的晶体管纳⽶交叉线电路元件：忆阻器光学互联器件分⼦电路、分⼦计算、光⼦计算、量⼦计算、⽣物计算10. IC按设计制造⽅法不同可以分为哪⼏类？全定制IC：硅⽚各掩膜层都要按特定电路的要求进⾏专门设计半定制IC：全部逻辑单元是预先设计好的，可以从单元苦衷调⽤所需单元来掩模图形，可使⽤相应的EDA软件，⾃动布局布线可编程IC ：全部逻辑单元都已预先制成，不需要任何掩膜，利⽤开发⼯具对器件进⾏编程，以实现特定的逻辑功能。
集成电路原理及应用期末复习资料..
1.什么是差动放大电路？什么是差模信号？什么是共模信号？差动放大器对差模信号和共模信号分别起什么作用？差动放大电路是把两个输入信号分别输入到运算放大器的同相和反相输入端，然后在输出端取出两个信号的差模成分，而尽量抑制两个信号的共模成分的电路。
共模信号：双端输入时，两个大小相同，极性相同的信号。
差模信号：双端输入时，两个大小相等，极性相反的信号。
对差模输入信号的放大作用、对共模输入信号的抑制作用2.集成运放有哪几部分组成？各部分的典型电路分别是什么？输入级、中间级、输出级、偏置电路四大部分组成输入级的典型电路是差动放大电路, 利用它的电路对称性可提高整个电路的性能，减小温漂；中间级的典型电路是电平位移电路, 将电平移动到地电平，满足零输入时零输出的要求；输出级的典型电路是互补推挽输出放大电路，使输出级输出以零电平为中心，并能与中间电压放大级和负载进行匹配；偏置电路典型电路是电流源电路，给各级电路提供合适的静态工作点、所需的电压3.共模抑制比的定义？集成运放工作于线性区时，其差模电压增益Aud与共模电压增益Auc之比4.集成运放的主要直流参数：输入失调电压Uos、输入失调电压的温度系数△Uos/△T、输入偏置电流、输入失调电流、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰--峰电压、最大共模输入电压、最大差模输入电压5.集成运放主要交流参数：开环带宽、单位增益带宽、转换速率、全功率带宽、建立时间、等效输入噪声电压、差模输入阻抗、共模输入阻抗、输出阻抗。
6.理想集成运放的基本条件。
1.差模电压增益为无穷大2.输入电阻为无穷大3.输出电阻为04.共模抑制比CMRR为无穷大5.转换速率为无穷大即Sr=006.具有无限宽的频带7.失调电压·失调电流极其温漂均为08.干扰和噪声均为07.理想集成运放的两个基本特性：虚短和虚断。
代表的实际物理意义。
其实，虚短和虚断的原因只有一个，那就是：输入端输入电阻无穷大。
半导体集成电路工艺 复习
第一次作业：1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。
答：类别时间数字集成电路模拟集成电路 MOS IC 双极ICSSI 1960s前期MSI 1960s~1970s 100～500 30～100LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期 >2000 >300 ULSI 1980s后期~1990s后期GSI 1990s后期~20世纪初SoC 20世纪以后2，什么是芯片的集成度？它最主要受什么因素的影响？答：集成度：单个芯片上集成的元件（管子）数。
受芯片的关键尺寸的影响。
3，说明硅片与芯片的主要区别。
答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。
4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。
答：晶圆(硅片)制备(Wafer Preparation)；硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。
硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。
装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。
5，说明封装的主要作用。
对封装的主要要求是什么。
答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
主要要求：电气要求：引线应当具有低的电阻、电容和电感。
集成电路实用工艺复习资料
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
电子与通信技术：集成电路工艺原理考试资料(题库版)
电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。
引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。
2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。
分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。
特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。
可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。
3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。
一般基板的材科多采用高纯度的（96%）AL203陶瓷。
其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。
电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。
位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。
通常，外层电极采用锡一铅（S。
-PB.合金电镀而成。
电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。
保护层：保护层位于电阻膜的外部，主要起保护作用。
它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。
集成电路设计基础复习要点
集成电路设计基础复习要点第一章集成电路设计概述1、哪一年在哪儿发明了晶体管？发明人哪一年获得了诺贝尔奖？2、世界上第一片集成电路是哪一年在哪儿制造出来的？发明人哪一年为此获得诺贝尔奖？3、什么是晶圆？晶圆的材料是什么？4、晶圆的度量单位是什么？当前主流晶圆尺寸是多少？目前最大晶圆尺寸是多少？5、摩尔是哪个公司的创始人？什么是摩尔定律？6、什么是SoC？英文全拼是什么？7、说出Foundry、Fabless和Chipless的中文含义。
8、什么是集成电路的一体化(IDM)实现模式？9、什么是集成电路的无生产线(Fabless)设计模式？10、目前集成电路技术发展的一个重要特征是什么？11、一个工艺设计文件(PDK)包含哪些内容？12、什么叫“流片”？13、什么叫多项目晶圆(MPW) ？MPW英文全拼是什么？14、集成电路设计需要哪些知识范围？15、著名的集成电路分析程序是什么？有哪些著名公司开发了集成电路设计工具？16、SSI、MSI、LSI、VLSI、ULDI的中文含义是什么？英文全拼是什么？每个对应产品芯片上大约有多少晶体管数目？17、国内近几年成立的集成电路代工厂家或转向为代工的厂家主要有哪些？18、境外主要代工厂家和主导工艺有哪些？第二章集成电路材料、结构与理论1、电子系统特别是微电子系统应用的材料有哪些？2、常用的半导体材料有哪些？3、半导体材料得到广泛应用的原因是什么？4、为什么市场上90%的IC产品都是基于Si工艺的？5、砷化镓(GaAs) 和其它III/V族化合物器件的主要特点是什么？6、GaAs晶体管最高工作频率f T可达多少？最快的Si晶体管能达到多少？7、GaAs集成电路主要有几种有源器件？8、为什么说InP适合做发光器件和OEIC？9、IC系统中常用的几种绝缘材料是什么？10、什么是欧姆接触和肖特基接触？11、多晶硅有什么特点？12、什么是材料系统？13、什么是半导体材料系统？14、异质半导体材料的主要应用有哪些？15、晶体和非晶体的区别是什么？16、本征半导体有何特点？17、什么是扩散运动？什么是漂移运动？18、PN结的主要特点是什么？19、双极型三极管三个区有什么不同？20、简述双极型三极管发射结，集电结在不同偏置时的工作状态。
集成电路工艺原理试题总体答案资料
集成电路⼯艺原理试题总体答案资料⽬录⼀、填空题（每空1分，共24分） (1)⼆、判断题（每⼩题1.5分，共9分） (1)三、简答题（每⼩题4分，共28分） (2)四、计算题（每⼩题5分，共10分） (4)五、综合题（共9分） (5)⼀、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、⾼层绝缘层光刻和互连⾦属层光刻。
2.集成电路制作⼯艺⼤体上可以分成三类，包括图形转化技术、薄膜制备技术、掺杂技术。
3.晶体中的缺陷包括点缺陷、线缺陷、⾯缺陷、体缺陷等四种。
4.⾼纯硅制备过程为氧化硅→粗硅→低纯四氯化硅→⾼纯四氯化硅→⾼纯硅。
5.直拉法单晶⽣长过程包括下种、收颈、放肩、等径⽣长、收尾等步骤。
6.提拉出合格的单晶硅棒后，还要经过切⽚、研磨、抛光等⼯序过程⽅可制备出符合集成电路制造要求的硅衬底⽚。
7.常规的硅材料抛光⽅式有：机械抛光，化学抛光，机械化学抛光等。
8.热氧化制备SiO2的⽅法可分为四种，包括⼲氧氧化、⽔蒸汽氧化、湿氧氧化、氢氧合成氧化。
9.硅平⾯⼯艺中⾼温氧化⽣成的⾮本征⽆定性⼆氧化硅对硼、磷、砷（As）、锑（Sb）等元素具有掩蔽作⽤。
10.在SiO2内和Si- SiO2界⾯存在有可动离⼦电荷、氧化层固定电荷、界⾯陷阱电荷、氧化层陷阱等电荷。
11.制备SiO2的⽅法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。
12.常规平⾯⼯艺扩散⼯序中的恒定表⾯源扩散过程中，杂质在体内满⾜余误差函数分布。
常规平⾯⼯艺扩散⼯序中的有限表⾯源扩散过程中，杂质在体内满⾜⾼斯分布函数分布。
13.离⼦注⼊在衬底中产⽣的损伤主要有点缺陷、⾮晶区、⾮晶层等三种。
14.离⼦注⼊系统结构⼀般包括离⼦源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。
15.真空蒸发的蒸发源有电阻加热源、电⼦束加热源、激光加热源、⾼频感应加热蒸发源等。
16.真空蒸发设备由三⼤部分组成，分别是真空系统、蒸发系统、基板及加热系统。
集成电路工艺原理复习提纲
1本节课主要内容硅单晶的制备：CZ 直拉法、 悬浮区熔法 掺杂分布： 定向凝固、有效分凝系数衬底制备： 整形、晶体定向、晶面标识、晶面加工晶体缺陷：点缺陷、线缺陷、面缺陷、体缺陷CHAP2晶体生长2/48硅片清洗湿法清洗：Piranha，RCA（SC－1，SC－2），HF:H 2O 干法清洗：气相化学吸杂三步骤：激活，扩散，俘获碱金属：PSG，超净化＋Si 3N 4钝化保护其他金属：本征吸杂和非本征吸杂——大密度硅间隙原子＋体缺陷SiO 2的成核生长。
硅片背面高浓度掺杂，淀积多晶硅CHAP3实验净化及硅片清洗3/34净化的三个层次：净化级别高效净化净化的必要性器件：少子寿命↓，V T 改变，I on ↓I off ↑，栅击穿电压↓，可靠性↓电路：产率↓，电路性能↓杂质种类：颗粒、有机物、金属、天然氧化层强氧化天然氧化层HF:DI H 2O本征吸杂和非本征吸杂环境、硅片清洗、吸杂CHAP3实验净化及硅片清洗基于衍射理论的光刻原理投影式（远场衍射）：分辨率、焦深、MTF、不相干度SNA k R λ1=22)(NA k DOF λδ±==gW λ≈min 接触/接近式（近场衍射）:最小尺寸光刻胶：正胶/负胶光刻胶的组成i线/g线（PAC）DUV（PAG）掩模版制作光刻机工作模式：接触式，接近式，投影式CHAP4光刻原理5/41理论分辨率：NA k R λ1=短波长光源大NA ：透镜系统、浸润小k 1：RET及工艺和光刻胶改进实际分辨率：光刻胶、曝光系统、光源PSM OPCOAI焦深:22)(NA k DOF λδ±==CHAP4光刻原理6/43本节课主要内容压强、晶向、掺杂浓度、掺氯压强越高，氧化速率越快。
水汽氧化线形关系，干氧化指数关系。
（111）晶向氧化最快，（100）最慢。
B/A 与硅价键密度有关。
B 不受晶向影响，厚氧化层，晶向作用下降。
<20 nm以下的干氧化，D-G模型计算厚度远小于实际厚度。
《集成电路工艺》复习总结
2015《集成电路工艺》思考题本文档仅供参考1、将硅单晶棒制作成硅片包括哪些工序？答：滚圆，x射线定位，切片，倒角，硅片研磨，清洗，化学腐蚀，热处理2、切片可决定晶片的哪四个参数？答：晶向、厚度、斜度、翘度和平行度3、硅单晶片研磨后为何要清洗？答：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅片表面吸附杂质的存在形态有哪些？对这些形态按何种顺序进行清洗？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为何要进行化学腐蚀？腐蚀方法有哪些？答：目的：去除表面因加工应力而形成的损伤层及污染方法：喷淋、浸泡6、CMP包括哪2个动力学过程？控制参数有哪些？答：①首先吸附在抛光布上的抛光液中的氧化剂、催化剂等与单晶片表面的硅原子在表面进行氧化还原的动力学过程（化学作用）②抛光表面反应物脱离硅单晶表面，即解吸过程，使未反应的硅单晶重新裸露出来的动力学过程（机械作用）。
控制参数：抛光时间：影响磨掉材料的数量、平整性磨头压力（向下压力）：影响抛光速率、平坦化和非均匀性转盘速率：影响抛光速率、非均匀性磨头速度：影响非均匀性磨料化学成分：材料选择比（同时磨掉几种材料）、抛光速率磨料流速：影响抛光垫上的磨料数量和设备的润滑性能抛光垫修整：影响抛光速率、非均匀性、CMP工艺的稳定性硅片/磨料温度：影响抛光速率硅片背压：影响非均匀性（中央变慢）、碎片7、集成电路制造过程中常用的1号、2号、3号清洗液组成是什么？各有何用途？答：Ⅰ号洗液：NH4OH:H2O2:H2O=1:1:5→1:2:7，去油脂、去光刻胶残膜、去金属离子、去金属原子Ⅱ号洗液：HCl:H2O2:H2O=1:1:6→1:2:8，去金属离子、去金属原子Ⅲ号洗液：H2SO4:H2O2=3:1，去油、去光刻胶、去腊、去金属离子、去金属原子8、硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？答：因为不同晶面硅的共价键密度不同，成键能力也就存在差异，偏离（100）或（111）等晶向一个小角度可以获得较快的外延生长速度9、外延层杂质的分布主要受哪几种因素影响？答：①温度；②硅源；③反应剂浓度；④其它因素：衬底晶向、反应室形状、气体流速10、常用的硅源有哪些？其外延温度和生长速度有何不同？答：常用的硅源：SiCl4、SiHCl3、SiH2Cl2、SiH4外延温度：SiCl4 > SiHCl3 > SiH2Cl2 > SiH4生长速度：SiH4 > SiH2Cl2 > SiHCl3 > SiCl411、异质外延对衬底和外延层有什么要求？答：①衬底与外延层不发生化学反应，不发生大量的溶解现象；②衬底与外延层热力学参数相匹配，即热膨胀系数接近。
集成电路CAD复习
集成电路CAD一、填空题1、集成电路规模括：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路、甚大规模集成电路。
2、芯片的设计按设计对象分，可分为：正向设计、反向设计。
3、集成电路半定制设计方包括：门阵列设计方法、门海设计方法、标准单元设计方法、可编程逻辑器件设计方法。
4、门阵列的版图布置有三个区域，分别为：（I/O）和压焊块、单元区、布线通道区。
5、有通道门阵列单元结构包括：CMOS单元结构、TTL门阵列单元结构。
6、用栅格结构，通过金属内连而形成的功能电路称为：宏单元。
7、一个单元中的两个门电路必须采用电源连接技术进行隔离。
8、单元库中的每个单元都具有3种描述方式，分别是：单元的逻辑符号、单元的拓扑版图、单元的掩膜版图。
9、可编程逻辑器件PLD由逻辑阵列、输出单元（或宏单元）组成。
10、逻辑阵列由“与”矩阵、“或”矩阵和反相器组成。
11、SPICE中的双极型晶体管模型常采用 EM 模型和 GP 模型。
12、SPICE语句M3 11 13 12 10 NMOD，其中M3指的是 MOSFET 、10节点指的是衬底、11节点指的是漏极、12节点指的是源极、13节点指的是栅极。
13、SPICE操作中，用鼠标左键单击，则选中元器件，快捷键 Ctrl+R可以对该元器件进行旋转，快捷键 Ctrl+F 可以对该元器件进行镜像。
14、在PSPICE中Analysis菜单的Setup对话框中，DC Sweep意思是直流扫描分析，Transient...功能是瞬态分析。
15、电路模拟的三个步骤是：建立电路关系，列电路基本方程，求解电路基本方程。
二、选择题1、要求获得最高速度、最低功耗和最小芯片面积的设计，选择哪种设计方法最合适。
（ C ）A、半定制设计B、可编程逻辑设计C、全定制设计D、门海设计2、哪种设计方法取消常规门阵列的布线通道，宏单元之间的连线将在无用的器件区上进行。
（ C ）A、全定制设计B、可编程逻辑设计C、门海设计D、标准单元设计3、以下哪个器件的“与”矩阵和“或”矩阵都可以编程。
集成电路工艺复习资料
1.特征尺寸〔Critical Dimension,CD〕的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法〔CZ法〕和区熔法〔FZ法〕。
区熔法〔FZ法〕的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用〔100〕晶面或<100>晶向；双极集成电路通常用〔111〕晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片外表生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片外表、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
集成电路复习
集成电路复习⼀填空题：（⼀⽹上）1.在集成电路设计中，常⽤的电路仿真软件有___SPICE__________________ 、_____SPECTRE_________2.在模拟集成电路中MOS晶体管是四端器件即：_源极______、__栅极______、___漏极____、_衬底_____.3.MSO管的主要⼏何参数：沟道长度、_沟道宽度_、__栅氧化成厚度________________。
4.饱和区MOS管的直流导通电阻表达式是：________________________________________1，描述集成电路⼯艺技术⽔平的五个技术指标为：集成度、特征尺⼨芯⽚⾯积、晶⽚直径以及封装。
2．在衬底（或其外延）上制作晶体管的区域称为有源区区；⼀种很厚的氧化层，位于芯⽚上不做晶体管、电极接触的区域，称为场区。
3．摩尔定律是：?集成电路的集成度，即芯⽚上晶体管的数⽬，每隔18个⽉增加⼀倍或每3年翻两番。
4．IC设计单位不拥有⽣产线，称为⽆⽣产线，IC制造单位致⼒于⼯艺实现，没有IC设计实体，称为代⼯。
6．根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种。
7．IC⼯艺中的“制版”就是要产⽣⼀套分层的版图掩模，为将来进⾏图形转换，即将设计的版图转移到晶圆上去做准备。
8．薄层电阻⼜称⽅块电阻，其定义为正⽅形的半导体薄层，在电流⽅向所呈现的电阻，常⽤欧姆每⽅表⽰。
其值直接反映的是扩散薄层的杂质总量的多少。
9．半导体集成电路薄膜制备的主要⼯艺有：外延、氧化、蒸发、淀积。
10．在单位电场强度作⽤下，载流⼦的平均漂移速度称为载流⼦的迁移率[cm2/V?S]，它反映了载流⼦在半导体内作定向运动的难易程度，其值的⼤⼩直接影响器件的⼯作速度。
11.CMOS 逻辑电路中NMOS 管是（增强）型，PMOS 管是（增强）型；NMOS 管的体端接（地），PMOS 管的体端接（VDD ）。
12.CMOS 逻辑电路的功耗由3 部分组成，分别是（动态功耗（开关过程中的短路功耗）和（静态功耗）；增⼤器件的阈值电压有利于减⼩（短路功耗和静态）功耗。
集成电路制造原理与工艺试卷复习重点
光刻将掩膜上的几何图形转移到涂在半导体晶片表面的敏光薄层材料上的工艺过程*光刻的工艺流程：1>清洁处理：清洁的表面才能与光刻胶有良好的粘附；2>涂胶：在待光刻的硅片表面均匀地涂上一层光刻胶。
要求粘附良好，均匀；3>前烘：使光刻胶干燥，以增强胶膜与硅片表面的粘附性和胶膜耐磨性，同时使曝光时能进行充分的光化学反应；4>曝光及显影：在曝过光的硅片表面的胶膜上显影出与掩膜版相同（正性光刻胶）或相反（负性光刻胶）的图形，显影后的硅片必须严格检查，以保证光刻的质量；5>坚膜：使胶膜与硅片之间紧密粘附，防止胶层脱落，同时增强胶膜本身的抗蚀能力；6>腐蚀：以坚膜后的光刻胶作为掩蔽层，对衬底进行干法或湿法腐蚀，使之得到与光刻胶膜图形相应的图形；7>去胶：以干法或湿法去除光刻胶膜。
*负性光刻胶：曝光部分不会溶解，在光刻胶中形成的图形与掩膜板的图形相反；*正性光刻胶：曝光部分溶解，在光刻胶中形成的图形与掩膜板的图形相同。
1.扩散：将一定数量和一定种类的杂质掺入到硅片或其它晶体中，以改变其电学性质，并使掺入的杂质数量和分布情况都满足要求。
从本质上讲，扩散是微观粒子作不规则热运动的统计结果。
2.“间隙式”扩散：半径较小的杂质原子从半导体晶格的间隙中挤进去3.“替位式”扩散：半径较大的杂质原子代替半导体原子而占据格点的位置，再依靠周围空的格点（即空位）来进行扩散4.光刻技术的特点：1>光刻是一种表面加工技术；2>光刻是复印图象和化学腐蚀相结合的综合性技术；3>器件的尺寸越小，集成度越高，光刻的精度越高，难度就越大。
5.光刻的基本要求：高的图形分辨率；高灵敏度；低缺陷；精密的套刻对准。
6.影响光刻工艺水平的因素：1>光刻胶：负性光刻胶；正性光刻胶；新型光刻胶(仍然分正负胶)。
2>曝光方式：接触式曝光；接近式曝光；投影式曝光；软X射线曝光；电子束曝光。
3>腐蚀方法：湿化学腐蚀法；干法刻蚀（等离子刻蚀法；反应离子刻蚀法）。
集成电路工艺复习资料要点
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
集成电路工艺原理（期末复习资料）
集成电路⼯艺原理（期末复习资料）第⼀章概述1、集成电路：通过⼀系列特定的加⼯⼯艺，将晶体管、⼆极管等有源器件和电阻、电容等⽆源器件，按照⼀定的电路互连，“集成”在⼀块半导体单晶⽚（如Si、GaAs）上，封装在⼀个内，执⾏特定电路或系统功能。
2、特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。
它是衡量集成电路设计和制造⽔平的重要尺度，越⼩，芯⽚的集成度越⾼，速度越快，性能越好3、摩尔定律：芯⽚上所集成的晶体管的数⽬，每隔18个⽉就翻⼀番。
4、High-K材料：⾼介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提⾼信号速度5、功能多样化的“More Than Moore”：指的是⽤各种⽅法给最终⽤户提供附加价值，不⼀定要缩⼩特征尺⼨，如从系统组件级向3D集成或精确的封装级(SiP)或芯⽚级(SoC)转移。
6、IC企业的分类：通⽤电路⽣产⼚；集成器件制造；Foundry⼚；Fabless：IC设计公司；第⼆章：硅和硅⽚的制备7、单晶硅结构：晶胞重复的单晶结构能够制作⼯艺和器件特性所要求的电学和机械性能8、CZ法⽣长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法⽬的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引⼊；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度⾼，含氧低；晶圆直径⼩。
第三章集成电路制造⼯艺概况11、亚微⽶CMOS IC 制造⼚典型的硅⽚流程模型第四章氧化12、热⽣长：在⾼温环境⾥，通过外部供给⾼纯氧⽓使之与硅衬底反应，得到⼀层热⽣长的SiO2 。
13、淀积：通过外部供给的氧⽓和硅源，使它们在腔体中⽅应，从⽽在硅⽚表⾯形成⼀层薄膜。
14、⼲氧：Si（固）＋O2（⽓）－> SiO2(固)：氧化速度慢，氧化层⼲燥、致密，均匀性、重复性好，与光刻胶的粘附性好.⽔汽氧化：Si （固）＋H2O （⽔汽）－>SiO2（固）+ H2 （⽓）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
集成电路制造工艺客观题复习含答案精选全文
可编辑修改精选全文完整版集成电路制造工艺客观题复习含答案化学汽相淀积的英文缩写是（）。
[单选题]A.VPEB.CVD(正确答案)C.PVDSERPVD是指（）。
[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅LPCVD的气压控制在（）范围。
[单选题]A.10~100torrB.1~100torrC.0.01~1torr(正确答案)D.0.001~1torr低压化学汽相淀积的缩略语是（）。
[单选题]A.APCVDB.LPCVD(正确答案)C.PECVDD.LCVD常压化学汽相淀积的缩略语是（）。
[单选题]A.APCVD(正确答案)B.LPCVDC.PECVDD.LCVD等离子体增强化学汽相淀积的缩略语是（）。
[单选题]A.APCVDB.LPCVDC.PEPVD(正确答案)D.LCVD激光诱导化学汽相淀积的缩略语是（）。
[单选题]A.APCVDB.LPCVDC.PEPVDD.LCVD(正确答案)CVD的过程是（）。
[单选题]A.排出-反应-扩散B.转移-介吸-反应-扩散C.输送-扩散-吸附-反应-介吸-转移-排出(正确答案)D.反应-吸附-转移VPE是指（）。
[单选题]A.低压外延B.离子注入C.等离子体D.汽相外延(正确答案)物理汽相淀积的英文缩写是（）。
[单选题]A.VPEB.CVDC.PVD(正确答案)SERPVD是指（）。
[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅Ti.Ta.Al.Cu.Pt对应的物质分别是（）。
[单选题]A.钛.钽.铜.铝.铂B.钛.钽.铝.铜.铂(正确答案)C.钛.钽.铝.铜.金D.钛.钽.铝.铜.银蒸镀的过程为（）。
[单选题]A.蒸发—气相质量输运—淀积成膜(正确答案)B.离化—气相质量输运—淀积成膜C.蒸发—离化—淀积成膜D.离化—挥发—淀积成膜薄膜对应的英文是（）。
[单选题]A.siliconB.polyC.substrateD.film(正确答案)蒸发和溅射对应的英文是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路工艺复习资料1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
②. 固定电荷：指位于SiO2 –Si 界面2nm以内的过剩硅离子，可采用掺氯氧化降低。
③. 界面态：指界面陷阱电荷(缺陷、悬挂键），可以采用氢气退火降低。
④. 陷阱电荷：由辐射产生。
8.（硅热氧化）掺氯氧化工艺在氧化工艺中，通常在氧化系统中通入少量的HCl气体（浓度在3％以下）以改善SiO2 – Si的界面特性。
其优点：①.氯离子进入SiO2－Si界面与正电荷中和以减少界面处的电荷积累。
②.氧化前通入氯气处理氧化系统以减少可动离子沾污。
9.SiO2-Si界面的杂质分凝（Dopant Segregation）：高温过程中，杂质在两种材料中重新分布，氧化硅吸引受主杂质（B）、排斥施主杂质（P、As）。
10.SiO2在集成电路中的用途①栅氧层：做MOS结构的电介质层（热生长）②场氧层：限制带电载流子的场区隔离（热生长或沉积）③保护层：保护器件以免划伤和离子沾污（热生长）④注入阻挡层：局部离子注入掺杂时，阻挡注入掺杂（热生长）⑤垫氧层：减小氮化硅与硅之间应力（热生长）⑥注入缓冲层：减小离子注入损伤及沟道效应（热生长）⑦层间介质：用于导电金属之间的绝缘（沉积）11.硅热氧化工艺中影响二氧化硅生长的因素①氧化温度；②氧化时间；③掺杂效应：重掺杂的硅要比轻掺杂的氧化速率快④硅片晶向：<111>硅单晶的氧化速率比<100>稍快⑤反应室的压力：压力越高氧化速率越快⑥氧化方式：湿氧氧化比干氧氧化速度快12.热生长氧化层与沉积氧化层的区别①结构及质量：热生长的比沉积的结构致密，质量好。
②成膜温度：热生长的比沉积的温度高。
可在400℃获得沉积氧化层，在第一层金属布线形成完进行，做为金属之间的层间介质和顶层钝化层。
③硅消耗：热生长的消耗硅，沉积的不消耗硅。
13.杂质在硅中的扩散机制①间隙式扩散；②替位式扩散。
14.扩散杂质的余误差函数分布特点（恒定表面源扩散属于此分布）①杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。
当扩散温度不变时，表面杂质浓度维持不变；②扩散时间越长，扩散温度越高，则扩散进入硅片内的杂质总量就越多；③扩散时间越长，扩散温度越高，杂质扩散得越深。
15.扩散杂质的高斯分布特点（有限源扩散属于此分布）①在整个扩散过程中，杂质总量保持不变；②扩散时间越长，扩散温度越高，则杂质扩散得越深，表面浓度越低；③表面杂质浓度可控。
16.结深的定义杂质扩散浓度分布曲线与衬底掺杂浓度曲线交点的位置称为结深。
17.离子注入的概念：离子注入是在高真空的复杂系统中，产生电离杂质并形成高能量的离子束，入射到硅片靶中进行掺杂的过程。
18.离子注入工艺相对于热扩散工艺的优缺点：优点：①精确地控制掺杂浓度和掺杂深度；②可以获得任意的杂质浓度分布；③杂质浓度均匀性、重复性好；④掺杂温度低；⑤沾污少；⑥无固溶度极限。
缺点：①高能杂质离子轰击硅原子将产生晶格损伤；②注入设备复杂昂贵。
19.离子注入效应沟道效应：当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时就发生了沟道效应。
控制沟道效应的方法：①倾斜硅片；②缓冲氧化层；③硅预非晶化（低能量（1KEV）浅注入应用非常有效）；④使用质量较大的原子。
注入损伤：高能杂质离子轰击硅原子将产生晶格损伤。
消除晶格损伤的方法：①注入缓冲层；②离子注入退火工艺。
20.离子注入退火工艺目的：消除晶格损伤，并且使注入的杂质转入替位位置从而实现电激活。
①高温热退火通常的退火温度：＞950℃，时间：30分钟左右缺点：高温会导致杂质的再分布。
②快速热退火采用RTP，在较短的时间（10－3～10－2秒）内完成退火。
优点：杂质浓度分布基本不发生变化21.在先进的CMOS 工艺中，离子注入的应用①深埋层注入；②倒掺杂阱注入；③穿通阻挡层注入；④阈值电压调整注入；⑤轻掺杂漏区（LDD）注入；⑥源漏注入；⑦多晶硅栅掺杂注入；⑧沟槽电容器注入；⑨超浅结注入；⑩绝缘体上的硅（SOI）中的氧注入。
22.部分离子注入工艺的作用①深埋层注入：高能（大于200KEV）离子注入，深埋层的作用：减小衬底横向寄生电阻，控制CMOS的闩锁效应。
②倒掺杂阱注入：高能量离子注入使阱中较深处杂质浓度较大，倒掺杂阱改进CMOS器件的抗闩锁和穿通能力。
③穿通阻挡层注入：作用：防止亚微米及以下的短沟道器件源漏穿通，保证源漏耐压。
④轻掺杂漏区（LDD）注入：减小最大电场，增强抗击穿和热载流子能力。
⑤超浅结注入：大束流低能注入。
作用：抑制短沟道效应23.光刻的概念光刻是把掩膜版上的电路图形精确地转移到硅片表面光刻胶膜上的过程。
光刻是集成电路制造的关键工艺。
24.光刻工艺的8个基本步骤：①气相成底膜；②旋转涂胶；③软烘；④对准和曝光；⑤曝光后烘培（PEB）；⑥显影；⑦坚膜烘培；⑧显影检查。
25.什么是光刻胶、光刻胶的用途、光刻对光刻胶的要求光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化，而未曝光的部分在显影液中几乎不溶解。
光刻胶的用途：①做硅片上的图形模版（从掩膜版转移到硅片上的图形）；②在后续工艺中，保护下面的材料（例如刻蚀或离子注入）。
光刻对光刻胶的要求：①分辨率高；②对比度好；③敏感度好；④粘滞性好⑤粘附性好；⑥抗蚀性好；⑦颗粒少。
26. 正胶和负胶区别正胶：曝光的部分易溶解，占主导地位；负胶：曝光的部分不易溶解。
负胶的粘附性和抗刻蚀性能好，但分辨率低。
27. 数值孔径（NA ）28. 分辨率（R ）分辨率是将硅片上两个相邻的关键尺寸图形区分开的能力。
分辨率是光刻中一个重要的性能指标。
k 为工艺因子，范围是0.6～0.8；λ为光源的波长；NA 为曝光系统的数值孔径。
提高分辨率的方法：①减小工艺因子k ：先进曝光技术②减小光源的波长：汞灯→准分子激光（→等离子体）③增大介质折射率：浸入式曝光④增大θm ：增大透镜半径、减小焦距29. 焦深（DOF ）焦深是焦点上下的一个范围，在这个范围内图像连续保持清晰。
焦深类似照相的景深，集成电路光刻中的景深很小，一般在1.0μm 左右。
焦深限制光刻胶厚度，并要求表面平坦化30. 刻蚀的概念、工艺目的、分类、应用概念：用化学或物理的方法，有选择地去除硅片表面层材料的过程称为刻蚀。
工艺目的：把光刻胶图形精确地转移到硅片上，最后达到复制掩膜版图sin m NA n n θ=≈⨯透镜半径透镜焦长形的目的。
刻蚀是在硅片上复制图形的最后图形转移工艺，是集成电路制造的重要工艺之一。
刻蚀的分类：①按工艺目的分类：有图形刻蚀、无图形刻蚀。
无图形刻蚀：材料去除和回蚀。
②按工艺手段分类：干法刻蚀和湿法刻蚀。
③按刻蚀材料分类：金属刻蚀、介质刻蚀、硅刻蚀。
应用：在硅片上制作不同的特征图形，包括选择性氧化的氮化硅掩蔽层、沟槽隔离和硅槽电容的沟槽、多晶硅栅、金属互联线、接触孔和通孔。
31.干法刻蚀与湿法刻蚀把硅片置于气态产生的等离子体，等离子体中的带正电离子物理轰击硅片表面，等离子体中的反应粒子与硅片表面发生化学反应，从而去除暴露的表面材料。
干法刻蚀用物理和化学方法，可实现各向异性刻蚀，能实现图形的精确转移。
干法刻蚀是集成电路刻蚀工艺的主流技术，广泛用于有图形刻蚀、回蚀和部分材料去除工艺。
把硅片置于液体化学试剂，化学腐蚀液与硅片表面发生化学反应，从而去除暴露的表面材料。
湿法刻蚀用化学方法，一般是各向同性刻蚀，不能实现图形的精确转移。
湿法刻蚀基本只用于部分材料去除工艺。
32.干法刻蚀的优缺点（与湿法刻蚀比）优点：①刻蚀剖面各向异性，非常好的侧壁剖面控制；②好的CD控制；③最小的光刻胶脱落或粘附问题；④好的片内、片间、批间的刻蚀均匀性；⑤化学品使用费用低。
（为什么现代集成电路工艺多采用干法刻蚀？）缺点：①对下层材料的刻蚀选择比较差；②等离子体诱导损伤；③设备昂贵。
33.刻蚀参数①刻蚀速率；②刻蚀偏差；③选择比；④均匀性；⑤刻蚀剖面。
34.ULSI对刻蚀的要求①对不需要刻蚀的材料（主要是光刻胶和下层材料）的高选择比；②可接受产能的刻蚀速率；③好的侧壁剖面控制；④好的片内均匀性；⑤低的器件损伤；⑥宽的工艺窗口。
35.为什么0.25微米以下工艺的干法刻蚀需要高密度等离子体？传统的RIE系统等离子体离化率最大0.1%，因而需要较多的气体以产生足够的粒子。
较高的气压使得粒子碰撞频繁，反应粒子很难进入小尺寸高深宽比图形，反应产物也很难排出。
高密度等离子体的离化率达到10%，用于0.25微米以下的工艺。
36.为什么多晶硅的干法刻蚀要采用氯基气体而不是氟基气体？不用SF6等F基气体是因为Cl基气体刻蚀多晶硅对下层的栅氧化层有较高的选择比。
37.化学气相沉积CVD的概念（Chemical Vapor Deposition）化学气相沉积是利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反应，生成固态物质并沉积在衬底表面形成薄膜的过程。