适用于SAR ADC的CMOS比较器的设计

适用于SAR ADC的CMOS比较器的设计
广泛应用于从模拟信号到数字信号的转换过程当中。

在模一数转换过程中，经过采样的信号经过比较器以打算模拟信号输出的数字值。

比较器可以比较一个模拟信号和另外一个模拟信号或参考信号的大小。

比较器大都采纳开环模式，这种开环结构不必对照较器举行补偿，同时，未举行补偿的比较器可以获得较大的带宽和较高的频率响应。

然而因为MOS 器件的失配误差，以及的增益和速度之间的互相制约，使得在一定工艺条件下同时实现比较器的高速和高精度十分困难。

本文提出一种带时钟控制的可再生比较器，适用于在时光上离散的信号。

此设计在传统的前置预放和锁存器级联的理论基础上，通过引入交错耦合负载、复位和钳位技术，与文献相比，实现了更高的速度和相对较高的精度。

2 比较器结构与设计
该比较器的结构简化1所示。

它由两级结构相同的前置放大器和一级带有复位再生的高速锁存器组成，每一级中都带有一个内置正反馈的设计。

前置放大器使输入的变幻足够大，并且将其加载到锁存器的输入端，这样获得的最佳特性。

2.1 前置放大器的设计及优化
传统的前置放大器结构2所示，这种内置正反馈比较器由一个差分输入对，一个伪源和一对交错耦台负载组成，负载衔接成差分的模式。

M1和M2组成差分输入对，M3、M33、M4、M44组成带有正反馈的负载，以提高电路的增益，这个正反馈单元电路可以通过调节M3、M4和M33、M44管的宽长比(W／L)来形成弱正反馈或强正反馈。

2.2 前置放大器电路中的正反馈分析
正反馈是通过衔接到M3和M4的源一漏极的并联反馈。

其比较的工作过程为：差分输入信号加到NMOS对管M1和M2的栅极，假设一端加正
第1页共4页。