10M锁100MHz锁相频率源
电子测量_第四章_信号源
28
2. 频率合成分类及特点
• ⑴直接频率合成
通过频率的混频、倍频和分频等方法来产生一系列频率信 号并用窄带滤波器选出,下图是其实现原理。
谐波发生器(倍频)1Mz H 晶振 8M 分频(÷10)
2.8MHz
0.28MHz
1MHz
Hz 2MH
混频(+)
z 6MH
混频(+)
滤波
分频(÷10)
6.28MH
f
fmax
S fmax fmin f0
t 1天
fmin t
1天
征了老化漂移和随机起伏。 图a
图b
13
频率稳定度的表征
3)短期频率稳定度的表征
◆相对频率起伏
根式中据fx频由率于噪准声确引度起定寄义生调:频、 调 相ff0 ,,ffx应f为x 时f0 间t的函数,则频率准确
度和频率稳定度均为时间t的函数。
第4章 信号的产生
4.1 信号源概述 4.2 正弦、脉冲及函数发生器 4.3 锁相频率合成信号的产生 4.4 直接数字合成技术
1
4.1 信号源概述
• 信号源的作用和组成 • 信号源的分类 • 正弦信号源的性能指标
2
4.1.1 信号源在电子测量中的作用和组成
1.信号源的作用 信号源是能够产生不同频率、不同幅度的规则
或不规则波形的信号发生器。 信号源的用途主要有以下三方面:
☆ 激励源。 ☆ 信号仿真。 ☆ 标准信号源。
3
2. 信号源的组成
主振器
缓冲
调制
输出
电源
监测
信号发生器结构框图
信号 输出
4
4.1.2 信号源的分类
1. 按频率范围 大致可分为六类: 超低频信号发生器 0.0001Hz~1000Hz; 低频信号发生器 1Hz~200KHz;
频率合成技术
频率合成技术一、频率合成技术简述频率合成技术起步于上世纪30年代,至今已有七十年的历史。
其原理是通过一个或多个参考信号源的线性运算,在某一频段内,产生多个离散频率点。
基于此原理制成的频率源称为频率合成器。
频率合成器是现代电子系统的重要组成部分,是决定整个电子系统系统性能的关键设备,不仅在通信、雷达、电子对抗等军事领域,更在广播电视、遥控遥测、仪器仪表等民用领域得到了广泛的应用。
随着电子技术在各领域内占有越来越重要的地位,现代雷达和精确制导等高精尖电子系统对频率合成器的各项指标提出了越来越高的要求,推动了频率合成技术的发展。
频率合成器的主要性能指标包括:(1).输出频率范围,是频率合成器输出的最低频率和最高频率之间的变化范围。
一般来说,输出的带宽越高越容易满足系统对于频率源的需求。
(2).频率分辨率,是输出频率两个相邻频率点之间的最小间隔。
作为标准信号源的频率合成器,频率分辨率越精细越好。
(3).频率切换时间,是输出频率由一个频率切换到另一个指定的频率的时间,电子对抗时的频率跳变对此有着极高的要求。
(4).频谱纯度,频谱的噪声包括杂散分量和相位噪声两方面,杂散又称为寄生信号,主要由频率合成过程中的非线性失真产生;相位噪声是衡量输出信号相位抖动大小的参数。
(5).频率稳定度,是指在规定的时间间隔内,频率合成器输出频率偏离指定值的数值,由作为参考信号源的时钟和各种随机噪声决定。
(6).调制性能,频率合成器是否具有调幅(AM)、调频(FM)和调相(PM)功能。
初期的频率合成技术采用一组晶体组成的晶体振荡器,输出频率点由晶体个数决定,频率准确度和稳定度由晶体性能决定,频率切换由人工手动完成。
随着时间的推移,频率合成技术理论的完善和微电子技术的发展,后来的科学家不断的提出了若干频率合成方法,现代的频率合成技术主要经历了三个阶段:直接模拟频率合成、间接频率合成和直接数字频率合成。
直接模拟频率合成(Direct Frequency Synthesis,DS)技术也是一种早期的频率合成技术,使用一个或几个晶体振荡器作为参考频率源,通过分频、混频和倍频的方法对参考源频率进行加减乘除的运算,然后用滤波器处理杂散频率得到需求的不同频率。
多通道低相噪同步频率源设计
电路与系统多通道低相噪同步频率源设计胥伟,潘明海,张艳睛(南京航空航天大学电子信息工程学院,江苏南京211106)摘要:针对数字射频存储器(Digital Radio Frequency Memory,DRFM)系统在进行对外部输入信号采集时,对高稳频率源需求问题,提出了一种基于两级锁相环的多通道低相噪同步频率源设计方法,实现了6路在2.26〜2600MHz 范围内任意频率信号输出遥通过线性叠加的方法,理论分析了锁相环中相位噪声的模型,并根据相位噪声的来源进行优化设计遥最后对频率源电路杂散和相位噪声进行测试,测试结果表明该频率源电路输出1.25GHz频率时的杂散抑制优于-60dBc,相位噪声抑制优于-104.91dBc/Hz@500kHz遥关键词:频率源;锁相环;相位噪声;杂散中图分类号:TN95文献标识码:A DOI:10.16157/j.issn.0258-7998.200921中文引用格式:胥伟,潘明海,张艳睛.多通道低相噪同步频率源设计[J].电子技术应用,2021,47(3):97-101,114.英文引用格式:Xu Wei,Pan Minghai,Zhang Yanjing.Design of multi-channel low phase noise synchronous frequency source[J]. Application of Electronic Technique,2021,47(3):97-101,114.Design of multi-channel low phase noise synchronous frequency sourceXu Wei,Pan Minghai,Zhang Yanjing(School of Electronic Information Engineering,Nanjing University of Aeronautics and Astronautics,Nanjing211106,China) Abstract:In order to meet the requirement of high stability frequency source when DRFM(Digital Radio Frequency Memory)systemcollects external input signals,a design method of multi-channel,low phase noise synchronous frequency source based on two-stage PLL is proposed in this paper.Six channels of arbitrary frequency signal output in the range of2.26〜2600MHz are realized.Through the method of linear superposition,the phase noise model of PLL is analyzed theoretically,and the optimal design is carried out according to the source of phase noise.Finally,the spurious and phase noise of the frequency source circuit are tested.The test results show that the spurious suppression is better than-60dBc and the phase noise suppression is better than-104.91dBc/ Hz@500kHz when the frequency source circuit outputs 1.25GHz frequency.Key words:frequency source;phase locked loop;phase noise;spurious0引言DRFM系统在产生雷达欺骗干扰回波时,需要一个高稳定度的频率源信号用于对外部输入信号的采集与重构。
锁相环环路滤波器的元件值计算
R1=(Kd*Kφ)/(ω*ω*N*C2),
R2=2ξ/(ωn*C2);
其中Kd是鉴相器的鉴相灵敏度,HMC440的Kd是0.286 V/rad,Kφ是VCO的压控灵敏度(rad/V),N是锁相环的倍频倍数。阻尼系数ξ为兼顾滤波器的过冲和衰减取0.707~1之间的一个值即可。
4、有源环路的特点总结如下:
有源环路滤波器的用处十分广泛,例如有源环路能够提供较高的环路增益,因此可以使锁相环具备较宽的同步带等,有时VCO以及其他振荡器的调谐范围非常宽而导致调谐电压非常高,这是可以采用有源环路来实现;但是这种情况下由于运算放大器的放大倍数太高而导致相噪恶化以及产生不必要的频率调制现象等等。但是,实际上有源环路的优点远远多于其缺点的,一般来说,不要把倍数放大得太高,反而可以降低环路上的杂散以及优化相位噪声,例如:可以优化环路滤波器的电阻带来的噪声等等;所以合适地使用有源环路中的运放,会收到比无源意想不到的效果。
3、采用有源的常常为以下几个方面:
要求锁相环具备极好的稳定性时建议用有源方式,虽然无源方式也能锁定;
不采用捷变频并且要求振荡器的调谐电压非常高的时候
对相位噪声等要求非常高,例如仪器仪表等;虽然无源方式也能锁定;(此时需要一定的基础才行)并且此时的运算放大器选择也非常讲究,我一般选择BB公司的OPA227等运放;
纯粹模拟锁相环,例如利用混频器鉴相,二极管鉴相等等;
相噪要求非常高场合,例如相噪要求小于-140dBc/Hz@10KHz等等不一而足;
极窄锁相环时,例如深空探测等的锁相环,极低的锁相时间要求,例如环路带宽要求100KHz以上等等建议用有源方式;
总之,何时用有源何时用无源,需要根据实际情况而定,不能一概而论;
频率源综述
频率源综述高树廷刘洪升本文对频率源的类型和它们的基本原理并对频率源的重要性关键词它的好坏直接影响雷达通讯仪表等的性能指标它们的电子系统性能好频谱分析仪这些仪表的关键技术是有一个好的频率源有关单位就展开了频率合成技术的研制工作因技术难度大到了80年代国内整机单位因工程需要这些研制班子经过20多年的奋斗研制班子变动多次频率综合技术与发达国家相比这足够证明频率源技术的难度2.频率源简介频率源是用来提供各种信号的电子设备随着电子技术的发展即相位噪声越来越低它们的频率稳定度一般在10-5以上`¼´ÆµÂÊ×ÛºÏÆ÷¸ÃƵÂÊÔ´ÓÐÈçÏÂÌصãÄ¿Ç°×îСƵÂʲ½½øÄÜ×öµ½uHZÓÈÆä¶ÌÎÈc. 自动化使用灵活方便自激振荡源和合成频率源常见的自激振荡源有晶体振荡器介质振荡器YIG振荡器和波形产生器等调谐带宽表1给出他们的区别和特点技术含量高合成频率源主要优点是频率稳定度高甚至比原子钟的相噪还低控制方便缺点造价高合成频率源一般可分为四大形式直接数字式频综它们的优缺点由表2给出项目相噪杂散频率步进工作频率跳频速度调制能力体积重量成本直接模拟式很好较难抑制很难做小全频段快有限大高直接数字式好很难抑制很小低快方便小较低间接模拟式好好较难做小全频段慢有限较小较高间接数字式较好较好较小较低慢有限小低2.2 合成频率源的主要技术指标合成频率源的输出频率范围输出波形和调制状态电源下面仅对相噪频率步进和跳频时间四项做一简介相噪就是短期频率稳定度是输出频率两边富氏频率的函数记为-dBc/HZËüÖ±½ÓÓ°ÏìÏÖ´úµç×ÓϵͳµÄÐÔÄÜÓ°Ïì½ÓÊÕ»úµÄ¼ì²âÄÜÁ¦ÏàλÔëÉùµÄ´óСÓëÊä³öƵÂÊÓйØ既按20lgN变坏杂散又没有被充分的抑制掉一般用偏离输出频率多少频率上的频谱功率表示它也是合成频率源的一项重要技术指标一般要求-60dBc频率步进是一个频率点一个频率点合成出来的把起始频率到终止频率叫最大频率步进也就是频率捷变时间这段时间叫跳频时间一般用相位差定义以上四项技术指标是合成频率源中最重要的技术指标3.合成频率源的基本原理合成频率源的合成方法不同分直接模拟式间接模拟式和间接数字式四种简介如下归纳起来都是对基准频率进行各种各样的加减乘除倍频器可视为对频率相乘通过对频率进行加减乘除产生出各种新频率经放大器这种方法也是经典方法目前100MHZ晶振市场上能买到-169dBc/HZ@10kHZ的产品杂散决定滤波器的好坏和电磁兼容性设计的合理程度目前开关速度一般在几十nus到几百nus¿ª¹ØµÄͨ¶Ï±ÈÏÖÔÚÒ»°ã¶¼ºÜºÃÕâÖÖƵ×ÛÈç¹û²½½ø̫СÂ˲¨Æ÷Ò²ºÜÄÑÉè¼Æ³É±¾¸ßÊÇÖ±½ÓÄ£ÄâʽƵ×ÛµÄÖ÷ҪȱµãDDSDDSËüʹÓÃÊý×Ö¼¼ÊõÍê³ÉƵÂʺͲ¨ÐεĺϳɾßÌå½²°Ñ²¨Ðεķù¶È²ÎÊýºÍÏàλÐÅÏ¢¹¤×÷ʱ°´ÒªÇó¹æÂÉÈ¡³öÐÅÏ¢Êý¾ÝÔÙ¾-¹ýÂ˲¨¾ÍÍê³ÉÁËÖ±½ÓÊý×ÖʽµÄºÏ³É¾Í´æÔÚÁ¿»¯¾«¶ÈÎÊÌâ免的数字量存在造成某些情况下不可避免的幅度失真和相位失真采取相应措施但必定不能彻底消除图1. DDS原理框图这种用DDS技术做成的频综跳频速度快调制灵活目前输出频率不高基本原理框图如图1所示在时钟的控制下相位累加器在频率码控制下进行相位线形累加经过D/A变换得到相对应的幅度阶梯波形3.3间接模拟式基本原理间接模拟式频率源主要是利用模拟锁相环锁定VCO来实现频率合成所以间接式频率源跳频时间比直接式慢锁相环可等效为窄带滤波器基本原理框图如图2所示所以相噪较好体积较大由图看出将VCO频率平移到中频频段混频后信号经放大器再与晶振产生的一系列频率标准进行同频鉴相使VCO输出频率相位跟综晶振相位利用频率控制实现不同频率锁定和频率捷变当VCO频率不高时也可以不使用倍频器和混频器f c倍频器频率控制码图2 间接模拟式频综原理图3.4 间接数字式基本原理间接数字频率源是由数字锁相环构成的就是在锁相环内插入数字分频器和数字鉴相器吞除脉冲分频器和小数分频器成本低使用方便可靠大量应用在通信技术中因为锁相环内使用了分频器分频次数N越大一般按20lgN 变坏使用小频分频器相对比吞除脉冲分频器好一些从图3中看出目的是把VCO频率除到鉴相器基准频率fr左右鉴相器输出通过积分滤波电路变成模拟电压控制VCO频率看出当N越大经鉴相器后等效把VCO相位不稳定度放大了N倍图3 间接数字式频率源原理框图5.频率源的发展和重要性频率源技术近30年发展很快低杂散技术和DDS 技术突飞猛进杂散几年就降低一个数量级在国内该技术发展并不理想耗资大所以西方人40年代就提出的频率合成观念在国内目前还主要靠进口频谱分析仪还有合成频率源中的关键元器件微波小体积滤波器近20年发展起来的DDS 合成技术更是如此该合成技术尽管目前还有一些缺点解决了一些其它合成技术无法解决的技术难题 频率源的好坏直接影响微波系统高频系统的性能例如在雷达系统中接收机本振信号因此可以说频率源是现代微波和高频电子系统的心脏频率源在现代电子系统中是非常重要的它的关键技术就是低相噪设计和低杂散设计及实现这些设计的电磁兼容保证措施不论是方案设计还是电磁兼容设计甚至印制板设计因为低相噪全面考虑才能达到目的只靠一个合理的方案和一个满足要求的低相噪晶振还是不行的正确的印制板设计及精心的调试技术才能全面保证达到低相噪不仅要有一个正确的方案合理的元器件选择高带外抑制的滤波器7.结束语本文对频率源的各个方面作了简介但是与国外相比我们落后很多比如仪器通信业等等这对我国的现代化国内研制单位尽管很多并没有真正掌握其关键技术知识面又较宽为我国的国防事业做出更多贡献上述观点仅是自己的一点体会难免有错参考文献12002年度 中国兵器工业二零六研究所第八研究室低噪声频率合成 3 高树廷 刘洪升 微波电磁兼容第六届全国学术会议 2002年银川分频器注。
频率合成技术
1、直接模拟频率合成
直接模拟频率合成技术是一种早期旳频率合成技术,它用一种或几 种参照频率源经谐波发生器变成一系列谐波,再经混频、分频、倍频和 滤波等处理产生大量旳离散频率,这种措施旳优点是频率转换时间短、 相位噪声低,但因为采用大量旳混频、分频、倍频和滤波等途径,使频 率合成器旳体积大、成本高、构造复杂、轻易产生杂散分量且难于克制。 不能实现单片集成,逐渐被锁相频率合成,直接数字频率合成技术替代。
K
累加寄存器输出旳累加相位数据相加,把相加后旳成果送至累加寄存器旳数据输入端。累 加寄存器将加法器在上一种时钟脉冲作用后所产生旳新相位数据反馈到加法器旳输入端, 以使加法器在下一种时钟脉冲旳作用下继续与频率控制字相加。这么,相位累加器在时钟 作用下,不断对频率控制字进行线性相位累加。由此能够看出,相位累加器在每一种时钟 脉冲输入时,把频率控制字累加一次,相位累加器输出旳数据就是合成信号旳相位,相位 累加器旳溢出频率就是DDS输出旳信号频率。
DDS问世之初,构成DDS元器件旳速度旳限制和数字化引起旳噪声这两个主要缺 陷阻碍了DDS旳发展与实际应用。近几年超高速数字电路旳发展以及对DDS旳进一步 研究,DDS旳最高工作频率以及噪声性能已接近并到达锁相频率合成器相当旳水平。
2、锁相频率合成技术 (1)锁相环路工作原理
PD ————产生误差电压 ,LF ————产生控制电压, VCO ————产生瞬时输 出频率
PLL环路在某一原因作用下,利用输入与输出信号旳相位差产生误差电压,并滤除其 中非线性成份与噪声后旳纯净控制信号控制压控振荡器,使相位差朝着缩小固有角频 差方向变化,一旦相位差趋向很小常数(称为剩余相位差)时,则锁相环路被锁定了,
波形存储器设计主要考虑旳问题是其容量旳大小,利用波形幅值旳奇、偶对称特征,能够节省3/4 旳资源,这是非常可观旳。为了进一步优化速度旳设计,能够选择菜单Assign|Global Project Logic Synthesis旳选项Optimize10(速度),并设定Global Project logic Synthesis Style为FAST,经寄存器性 能分析最高频率到达100MHz以上。用FPGA实现旳DDS能工作在如此之高旳频率主要依赖于FPGA先 进旳构造特点。
小型化低成本频率源设计
小型化低成本频率源设计李宝新(中国电子科技集团公司第二十研究所,西安 710068)摘 要:本文采用集成式锁相环(Phase-Locked Loop,PLL)ADF5355实现一款超宽带、小尺寸、低成本的频率源,锁相环利用单片机C8051F340控制。
首先锁相环芯片ADF5355可以实现54 MHz~13600 MHz的频率输出,可以满足较大频率范围固定点频源的要求;另外,选择的锁相环芯片ADF5355和单片机C8051F340,再加一个稳压器芯片就可以实现低成本频率源的设计;通过合理的空间布局,可以实现小尺寸频率源的设计,具有较大的工程应用价值。
关键词:锁相环;单片机;稳压器中图分类号:TN74 文献标识码:A 文章编号:1674-7976-(2020)-06-438-04 Design Miniaturized and Low Cost Fixed Frequency SourceLI BaoxinAbstract:This paper design a fixed frequency source with the phase-locked loop chip ADF5355. Controlled by MCU C8051F340, the source realized the goal of miniaturized, low cost and ultra wideband. First, the phase-locked loop chip ADF5355 can realize frequency range from 54 MHz to 13600 MHz, so it can fulfill the request of the frequency range of the fixed frequency source. In addition, this source is formed by the PLL chip ADF5355, MCU C8051F340 and a LDO (Low dropout regulator) chip. Through reasonable PCB design, the size of this source is 30mm×30mm, with great practical value in engineering.Key words:PLL; MCU; LDO0 引言频率源是雷达、通信等系统实现高性能指标的关键技术之一,很多现代电子系统的功能实现都直接与频率源的性能有关,因此频率源被誉为无线电系统的心脏,其性能的优劣直接影响到整机的性能。
博威集成电路 集成晶体振荡器目录 说明书
晶振电路的生产研发条件质量保证命名规则恒温晶体振荡器(OCXOs)OX253B-H-MR-V-10M OX362D-H-MR-V-10MOX20系列10~40SC±0.01~0.20.2S/T/HOX30x系列10~120SC±0.005~0.20.5S/T/H-140/-14556●●9●1215订购表7●OX14B-T-HU-V-10MOX12A-T-HT-V-40M温度补偿晶体振荡器(TCXOs)TX12/TX14/TX15系列10~120±0.5~512/5/3.3S/T/H/CTXG36B-S-KW-R@300M1922命名规则●-55~+85CTX7A-C-GU-V@10M TX12B-T-JW-N@20M注:ppm=10,120MHz以上为倍频输出,可选定制产品;10MHz以下为分频输出;产品概览8●型号频率范围f(MHz)频率温度稳定度压控频率范围工作电压V输出选择*电压控制晶体振荡器(VCXOs)ppmVX12/VX14/VXM14(SMD)ppm压控线性注:ppm=10, 除VXM15系列外,频率>35MHz压控频率范围为±30ppm; 需宽压控频率范围可选倍频输出。
*:S:Sinewave; LC:L VCMOS; LP:LVPECL。
VXM15B-T-HQ-A@100M页码24命名规则●VX12/VX14/VXM14集成晶体振荡器目录封装外形尺寸图35(TMs )±ppmppm时钟模块概述VTM18B-T-HT-001页码TM18系列±4.62/2CMOS5/3.328±0.370.008~32.768●27集成晶体振荡器目录(XTALs )封装页码29命名规则●±5ppm1、完善的晶体谐振器生产线2 我们拥有1000m 资上千万元完整的晶体谐振器生产线,其主要设备从国外引进,可生产高Q、低老化冷压焊和电阻焊(抽真空)SC、AT切晶体。
锁相与频率合成技术
1.PLL典型部件
1.鉴相器 鉴相器的种类有很多,但大致可以分为两类。 (1)模拟鉴相器→即以乘法器(混频器作鉴 相器)。
i ( p)
e (t )
V (t ) K
K V sin e (t )
a ( p)
1.PLL典型部件
V
2
2
e (t )
其有效鉴相区域为-π/2~ π/2,且近似线 性区域仅在0点附近。只具备鉴相功能 (必需同频)。目前已较少应用。
1 1 C2 ( ~ )C1 5 10
1 1 R2C2 ( ~ ) R1C1 5 10
1.PLL典型部件
KVCO KVCO N 1 1 R2 ( ~ ) R1 3 10
2. 频率合成
由较少的基准频率源(通常为晶振)合成输 出较多的频率点的信号。 一般分为两类: 1.直接合成
2.间接合成
1.PLL典型部件
(2)脉冲鉴相器→输入信号为脉冲信号。 典型的有异或门鉴相器与双D鉴相器,为大多 数集成芯片所采用。既具鉴相也具鉴频功能。
V
4
2
0
e (t )
2
4
1.PLL典型部件
鉴相区域为-2π~+2 π,在区域内呈线性。 输出大多为两路信号(脉冲),以脉冲宽 度差代表相差。
缩相与频率合成技术
缩相技术的特点
锁定时无剩余频差 良好的窄带载波跟踪性能 良好的宽带调制跟踪性能 门限性能好 易于集成 缩相电路的基本应用:缩相解调、载波提 取与位同步以及频率合成
缩相环的基本组成与原理
缩相环(PLL)由三个基本部件组成:鉴相器、环 路滤波器、压控振荡器
安装空间受限的北斗接收机电磁干扰分析和解决方法
安装空间受限的北斗接收机电磁干扰分析和解决方法薛雯,卢飞平(上海电控研究所上海200092)【摘要】北斗卫星导航系统信号非常微弱,电磁干扰是制约接收机灵敏度的关键因素。
针对新研制的安装空间受限的北斗接收机,接收机的电磁辐射经有源天线耦合进接收机导致灵敏度下降的电磁兼容问题,采取理论分析和实测相结合的方法,找出噪声源为62MHz时钟。
分析了噪声源出现的原因,重新进行了接收机时钟电路设计,信号完整性设计,解决了电磁兼容问题。
【关键词】北斗卫星导航系统(BDS);捕获灵敏度;电磁干扰(EMI);数字时钟【中图分类号】TP31【文献标识码】A【文章编号】1009-5624(2021)05-0234-041引言北斗接收机的工作波段属于微波波段,传播模式为空间波,卫星到达地面的标准功率只有-133dBm,容易受到各类能化恢复,促进系统自配效率的提升,不断优化完善网络结构,而且能自动检测分析通信网络运行中的故障,并将产生的问题上报到核心系统,以便工作人员及时进行维修,同时可大大降低人为操作失误的发生频率,以保证网络运营的可靠性与稳定性。
(3)其他关键技术又包括毫米波通信技术、D2D通信技术等。
其中,毫米波通信技术是一种能实现微波向高频变化、光波向低频变化的新技术。
毫米波是一种电磁波,其波长为1〜10mm,频率为30〜300GHz。
为使该技术更好地应用于5G 通信网络,提高毫米波利用率很有必要。
而为增加信息传输频率,需改变天线数量与改进波长。
由于毫米波具有传输损耗较大的缺点,故需与大规模MIMO技术进行有效结合,降低毫米波的传输损耗,从而促进信号质量的提高。
D2D通信技术指的是使两个对等的用户节点进行直接通信的一种技术。
D2D 通信主要分为单播、多播与广播等三种形式,这些通信形式在结构上较为复杂,在调度上相对困难,目前这个问题还有待解决。
此外该技术与WIFI、蓝牙通信技术相比具有明显的优势,其能更好地使设备与蜂窝网络相连接,并避免蜂窝网络数据传输消耗很多流量,在数据连接上具有更高的稳定性,能在更远距离下进行数据传输,具有较高的信息数据传输速率,而且在数据传输上延时性较低、功耗较少。
C频段宽带高速跳频锁相环频率源设计
C频段宽带高速跳频锁相环频率源设计作者:孙文权来源:《科学与技术》2018年第18期摘要:本文基于HMC833LP6GE多核VCO锁相环芯片,采用乒乓式锁相环结构形式,通过手动校准预置VCO子段快速搜寻方法,实践并优化关键设计参数,实现了C频段4~6GHz、跳速30000跳/秒、频率转换时间50ns的宽带高速跳频的频率源设计。
关键词:跳频;锁相环;HMC833;C频段;频率源1 引言频率源是现代微波通信系统的“心脏”,作为本振信号和中频信号进行上、下变频,或者直接用作时钟信号,其性能优劣直接关系到整个系统的抗干扰性、隐蔽性及数字处理能力。
随着电子对抗、跳频抗干扰、隐蔽通信等领域技术的发展,对频率源在高频率、宽频带、低相噪、高跳速、小体积等方面提出越来越高的要求。
跳频工作频率更宽、频率转换时间更短、体积功耗重量更小的跳频源一直是中外射频设计师的研究热点。
乒乓式锁相环结构能够缩短一半的锁相时间,常常被用于高速跳频系统中,具有输出杂散好、结构简单的特点[1]。
2 设计原理某新一代预研通信项目的信道变频模块需要一个宽带高速跳频本振信号,其关键指标包括:频率4~6GHz、频率分辨率100Hz、跳频速率20000跳/秒、频率转换时间100ns、相位噪声优于-95dBc@10kHz,杂散优于-60dBc。
锁相环(PLL)和直接数字频率合成(DDS)是实现频率源的两种主要方式,PLL受限于锁频时间和高分辨率,DDS受限于宽带高频和杂散抑制。
经技术指标分析并结合软件仿真,本文基于锁相环芯片HMC833,利用乒乓式锁相环实现快速跳频切换,实现低成本、小型化的宽带高速跳频的频率源。
PLL1与PLL2采用基于HMC833频率合成器芯片进行设计,两者电路一致,由外部100MHz晶振和FPGA提供参考时钟和SPI控制,然后通过3个单刀双掷射频开关HMC347进行乒乓式快速切换,提高PLL1与PLL2的输出隔离度。
链路中的高通滤波器HPF3800用于抑制HMC833的基频VCO频率(2~3GHz),固定增益放大器不仅用于提高输出功率,而且作为反向隔离可避免锁相环输出的负载牵引。
【电赛参考资料】E题80MHz-100MHz频谱分析仪
若vco采用多谐振荡,产生组合频率干扰 可能性就大,因为其本振频率包含有谐 波分量;
频率分辩率是频谱仪的重要指标,它主 要取决于带通滤波器的带通,若用晶体 滤波,其带宽可做到25KHz,这样分辩率 就不成问题; 在测试时应用100MHz的载频加100KHz 的调制电压的调幅波来测;但考虑到各 校可能没有这样的信号源,因此这次用 90MHz和90.1MHz来测;
组合频率干扰是衡量混频器作得好坏一 个重要指标;混频器是一个非线性电路, 虽然用模拟乘法器,它是一个近似乘法; 这样混频器就会产生很多组合频率分量 mfs+nfl (m.n=0……) 若这些分量落在带通滤波的带宽内就组 成组合频率干扰;
二.发挥部分 制作80MHz-100MHz频谱分析仪; 1.频率范围 80MHz-100MHz; 2.分辩率 100KHz; 3.能显示信号频谱和中心频率; 4.可在频段内扫瞄并显示; 5.测试在全频段内的杂散频率(大于主频分量 幅度的10%为杂散频率)个数;
出题思路 1.将仪器类的频率提高到100MHz以上, 培养学生高频电子线路的能力; 2.熟练的掌握锁相技术; 3.了解混频器产生的组合频率干扰;
捕捉时间为失锁到锁定所需时间,一般 由频率牵引时间加快捕时间组成,快捕 时间是很短的,一般在1ms以下;因此加 在VCO上的预置电压保证预置在快捕带 内即可;
发挥部分只要上面的频率源完成较好,这部 分要简单一些;其组成为
被测信号
混频器
带通滤波
显示
频率源
混频器可用模拟乘法器MC1496或 MC1596完成,其最高完成200MHz的相 乘; 带通滤波可用窄带晶体滤波来完成;有 的用多级陶瓷滤波;
微波倍频器介绍
2次 倍频 400MHz
3次 倍频 1.2GHz
X波段 8倍频
滤波器 放大器
X波段 隔离器
13dBm 9.6GHz
-115dBc/Hz@10kHz
6
毫米波低相噪锁相源实现方案
(M) 谐波混频器
f
LO LO
毫米波
VCO
RF
f’LO=MfLO
f RF
倍频器
f
LO
(M)
fm=fRF-f’LO LLO = LLO+20lgM
Pnm P n m
m 0m
P
0m
0
P
m 1
0m
0
P
m2
P01
P0 m 1 100% P01
1、忽略变容管的电阻损耗; 2、除n次谐波外的所有谐波信 号都接电抗性负载; 理论倍频效率达到100%
24
一、电抗性倍频器
2、变容管倍频器
高次谐波不会产生电压,除非允许低次谐波电流流过
DDS提供频率精调;PLL提供频率粗调
缺点:PLL切换时,速度减慢
13
几种频率合成技术的性能比较
类别 主要特征
DS 高 差 快 很低 高
PLL 较高 一般 慢 较低 低ຫໍສະໝຸດ DDS 低 极高 快 低 高
工作频率 分 辨 率 速 噪 杂 度 声 散
在实际的工作中根据具体设计要求采用不同的方 式,也可以结合起来应用使最终的结果满足要求
9
DDS的特点
频率分辨率极高:由FCW=1可得分辨率Δf= fc/2A,A达到48位 (AD9852),使得分辨率极高(微Hz级) 频率捷变很快:FCW的传输时间及以LPF为主的器件响应时间 很短,使得高速DDS系统的频率切换时间可达ns级 变频相位连续: FCW 的改变实质是改变相位增长率,而相位 本身保持不变,使得系统有良好的相参性 易于控制、集成和实现功能扩展:改变 ROM中存储的数据, 可以实现任意波形输出 杂波抑制差:DDS全数字结构带来了许多优点,但正是由于这 种结构以及寻址 ROM时采用相位截断、 DAC位数有限决定了 DDS杂波抑制差的主要缺点 输出频率低:受器件速度(特别是 DAC)的限制,使得工作时钟 频率fc较低(AD9858:1GHz) 输出相对带宽很宽:0~40%fc (Nyquist带宽限制了DDS的输出 上限)
锁相技术课件PPT(完整版)
FSK 输入
锁定 指示
NE567方框图
NE567 拨号音解码 电路实现
一、概述
§6.3 频率合成
1. 概念
频率合成器是将一个高精确度和高稳定度的标准
参考频率,经过混频、倍频与分频等对它进行加、
减、乘、除的四则运算,最终产生大量的具有同样
精确度和稳定度的频率源。
2. 应用 频率合成器在雷达、通信、遥控遥测、电视广
§6.1 跟踪滤波器 概念:跟踪滤波器的中心频率自动的跟踪输入信号 载波频率的变化,但相对带宽不变。
锁相环路可以实现跟踪滤波
VCO输出的 信号就是经 过滤波后的
输入信号
当n时,uo (t)是ui (t) 的复制品。 当n时,uo (t)是提纯的载波,但有90 o 的相差。
一、跟踪特性的测量 跟踪特性:环路uo(t) 和ui (t) 瞬时频率的变化关系。
uc (t)
1 Ko
d dt
2
(t
)
1 H ( j) sin{t Arg[H ( j)]}
Ko
电路实现: 5G4046实现FM解调电路
确定振荡 频率和FM 载频一致
NE562实现FM解调器电路
三、数字调频和调相信号的调制与解调 1. 移频键控(FSK)和移相键控(PSK)
2. FSK调制器的电路实现(XR-215)
解调器用锁相环实现调幅信号解调lpftuamturtuftuturam?ttmtmtuccacacc??????sincos2cos2sin??????????锁相技术221sincos222caacummtt?????sin22sin22acacmtmt????????????调制信号成分载波的二次谐波载波的二次谐波经lpf后输出调制信号第6章锁相环路的应用am信号的pll同步解调原理锁相技术第6章锁相环路的应用am信号pll同步解调电路实现ne561锁相技术rut90度移相第6章锁相环路的应用90移相网络lf锁相技术tuamvco频率调整第6章锁相环路的应用二模拟调频和调相信号的调制与解调1
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
题目10M锁100MHz锁相频率源
一、设计任务与要求
1、理解锁相环相关概念,熟悉ADF4002锁相环芯片;
2、应用ADF4002锁相环芯片,设计100MHz锁相频率源,单片机写入ADF4002的控制字;
3、应用ADIsimPLL软件进行环路滤波器仿真;
4、输入信号10MHz,输出100MHz,环路带宽在10Hz~100Hz之间;
5、熟悉ADF4002硬件电路设计;
二、方案设计
1.微处理器最小系统电路
方案1:STM32F103C8T6
方案2:STC51
方案3:FPGA
STM与FPGA的优缺点
一个属于单片机STM32 ,一个属于可编程阵列FPGA。
STM32由于有各种外设操作起来简单,可以处理模拟以及数字信号,适用于设计的控制电路FPGA应用也比较广泛,只能处理数字信号,但是能同时运行多条指令,也就是并行执行,这是单片机、ARM等比不了的,主要用于处理各种逻辑。
STM32代表ARM Cortex-M内核的32位微控制器,具有高性能,实时性强,低功耗,便于低电压操作等优点,同时还易于开发。
我们选择方案2,因为STC51是STC公司推出的以MCS-51为内核的单片机的。
和AT89C51基本一致,但是可以通过串口直接烧写所以被广泛使用。
MCS-51是入门级一款很经典的MCU,特点就是简单,所以在教学时大量采用。
而FPGA耗财贵,上手难度大,所以选择了方案2。
2.ADF4002模块电路
方案一:TIDA-01346设计结合使用两个LMX2594合成器,与使用一个合成器相比,产生的噪声更低。
通过结合相位中两个合成器的输出,理论3dB相位噪声优势可能是由于输出功率高6dB,而噪声功率仅高3dB。
LMX2594是这种应用的理想合成器,因为它具有SYNC功能,该功能使其具有确定性的可重复相位以及可编程相位,可以用来校正由于线迹失配或任何其他因素导致的任何相位误差。
方案二:该ADF4002频率合成器用于在无线接收器和发射器的上变频和下变频
部分中实现本地振荡器。
它由低噪声数字鉴频鉴相器(PFD),精密电荷泵,可编程参考分频器和可编程N分频器组成。
14位参考计数器(R计数器)允许PFD输入处的可选REFIN频率。
如果合成器与外部环路滤波器和压控振荡器(VCO)一起使用,则可以实现完整的锁相环(PLL)。
此外,通过将R和N编程为1,该器件可用作独立的PFD和电荷泵。
方案比较:由两种方案可以看出,ADF4002频率合成器截止频率为400MHz,更适合本设计电路,能有效的利用其本身的资源。
所以我们选择方案二。
三、理论计算
(一)环路滤波器仿真计算
图3.1 仿真滤波器参数
在14.7Hz到205Hz之间选择的滤波带宽为55.5Hz,相位裕度为60,最终计算出来的滤波器参数为:
C1=12.2nF,R1=68.6KΩ,C2=157nF
四、系统的硬件电路设计
图4.1 系统硬件电路图
此电路包含了ADF4002频率合成器,供电电路模块,参考源产生电路,环路
滤波器电路和输出电路。
五、系统的程序设计
#include "C8051F330.h"
#define OPEN_MODE
sbit SCK_Pad = P0^3;
sbit SDI_Pad = P0^4;
sbit LE2_Pad = P0^5;
sbit SDO2_Pad = P0^6;
sbit LE1_Pad = P0^7;
sbit SDO3_Pad = P1^1;
sbit LE3_Pad = P1^2;
sbit CEN_Pad = P1^3;
void Oscillator_Init()
{
OSCICN = 0x82; // 使能内部H-F振荡器,SYSCLK为12.25MHzRSTSRC = 0x04; // 使能时钟丢失检测器,检测到时钟丢失时触发复位CLKSEL = 0x00; // 系统时钟取自内部高频振荡器,分频数由OSCICN寄存器中的IFCN位决定。
}
void PCA_Init()
{
PCA0MD &= ~0x40; // 禁止看门狗定时器
PCA0MD = 0x00; // PCA计数器的时钟源为系统时钟的12分频PCA0H = 0x00;PCA0L = 0x00;
PCA0CPL2 = 0xFF; // PCA捕捉模块2低字节置0xFF,超时间隔64.2ms
PCA0MD |= 0x40; // PCA模块2用作看门狗定时器PCA0CN = 0x40; // 启动PCA计数器/定时器
}
void main(void)
{
PCA0MD &= ~0x40;
Oscillator_Init();
Port_IO_Init();PCA_Init();EA = 0x1;delay(1000);
LE1_Pad = 0x1;
LE2_Pad = 0x0;
LE3_Pad = 0x0;SDI_Pad = 0x1;
SCK_Pad = 0x1;CEN_Pad = 0x1;
---------------------
作者:宇宙379
来源:CSDN
原文:https:///a379039233/article/details/44465123
版权声明:本文为博主原创文章,转载请附上博文链接!六、测试结果(一)10MHz参考频率源参数测试
表6.1 10MHz参考频率源数据
测试参数测试结果测试仪器型号备注
输出频率10.00000375MHz VC1365
占空比49.88% GDS—1102B
上升/下降时间16.2ns/15.4ns GDS—1102B
峰-峰值(Vp-p) 3.12V GDS—1102B
图6.1 10MHz参考频率源测试图
图6.2 10MHz参考频率源频率测试图
(二)100MHz输出测试结果(用表格或者图片实现)
表6.2 100MHz参考频率源数据
测试参数测试结果测试仪器型号备注
输出频率100.0000370MHz VC1365
图6.3 100MHz参考频率源频率测试图
对比表6.1和表6.2的测试参数可以看出,10MHz的参考源偏离中心3.7Hz,在输出端测量的结果偏离100MHz的中心频率37Hz,及实现了频率的跟随,及锁相环的功能。
由于更改10MHz参考源频率比较难以实现,我们就只做了一组数据的测试。
七、实验过程中遇到的问题及解决方法
本次专周实验中,遇到了许多问题。
1.用了一款不太熟悉的芯片,芯片手册为英语版。
借助翻译工具和上网查阅资料
寻找解决方法。
2.仿真软件不会用,在老师指导使用。
3.给单片机下载程序时遇到困难。
可能是因为焊接不准确和调试器接线错误。
解决办法为更换处理器,使用stm32代替89c51运行程序。
八、总结及心得体会
略。