TDR和SET2DIL测试教程

material glass style
prepreg style in stackup
Advantage modified material
standard glass
spread glass
low Dk glass
PCB信号完整性技术探讨
Page1
1、信号完整性基础 2、信号完整性测量技术 3、PCB制造与信号完整性
Page2
目录
1、信号完整性基础
1.1 信号完整性
1.2 高速信号和传输线
1.3 反射
1.4 阻抗
1.5 介电常数（Dk）和介质损耗因子（Df）
1.6 插入损耗的概念
Page3
1 信号完整性基础
TRL校准件设计工具
Page25
2 信号完整性测量技术
2.2 VNA测试 TRL校准理念在于，将线路的两段各取一部分作为中间剩余部分线路测量的探针。
表示将被校准掉的线路
校准完成后其延时和损耗均为0
表示被当做探针的长度
用于校准不同频率范围
用于校准直流
注意各图形长 度对应关系
被测线路
TRL校准图形
Page26
Page27
2 信号完整性测量技术
2.3 SET2DIL测试
理论上，损耗属于频域范畴，具有很强的频率相关性。此处涉及两个重要概念： 假设近似和线路完全对称； 按SDD21（插损）=0.5*（S21-S23-S41+S43）， 在差分对完全对称时，INTEL算法假定：
S21=S43 S23=S41 于是SDD21=S21-S41
选材，设计PCB工程文件 制作样品 VNA测试S参数 提取Dk/Df 通过仿真验证Dk/Df
Dk/Df提取基本流程
2 信号完整性测量技术
2.4 Dk/Df提取
TRL校准模 块
DkDf提取模 块
P片类型 1 P片类型 2
P片类型 3
P片类型 4
2 信号完整性测量技术
2.4 Dk/Df提取
软件操作界面
介质损耗因子与频率的相关性
Page13
1 信号完整性基础
1.6 插入损耗的概念
插入损耗（简称插损，数学描述为S21，或insertion loss）：在二端口网 络中，S21定义为从端口2出来的正弦波和从端口1进入的正弦波的比值。
入射信号
端口一
端口二
反射信号
相位差 幅度
简单二端口网络示意图
接收信号
INTEL的算法可以通过测量时域的信号响应参数，再通过傅里叶变换转化成频域 数值，最终得到插损测量值。从而相当于：
TDD21=T21-T41
于是，按此等式，只需测试T21和T41即可计算出SDD21，即插入损耗值。
Page28
2 信号完整性测量技术
2.3 SET2DIL测试 理论上，损耗属于频域范畴，具有很强的频率相关性。此处涉及两个重要概念：
57ohm
50ohm
11inch单端阻抗线TDR曲线
Page21
2 信号完整性测量技术
2.1 阻抗测试 阻抗的不规则波动是由于线路和介质加工质量引起的； 而阻抗的上升趋势主要是由于长线传输线损耗的不可忽略造成的。
阻抗线
取值区间 华为长线阻抗的标准测量方法
Page22
2 信号完整性测量技术
1.1 信号完整性 信号完整性（Signal Integrity, SI）包含由于信号传输速率加快而产生的互连、电
源、器件等引起的所有信号质量及延时等问题。
Page4
1 信号完整性基础
1.2 高速信号和传输线
对于高速产品，并没有明确定义，一般认为对损耗有特定要求的产品为高速产品 。
传输线模型
时钟频率超过100MHz、数字信 号上升时间小于1ns时，长度超 过1inch（2.54cm）的互连线表 现出传输线特性； 其特征为：线路向周围环境辐射 能量，介质中的粒子（图中圆圈 表示）也会振动吸收能量，产生 时延和衰减等。
3.1 材料 树脂：
树脂体系和loss tangent之间的关系
Page37
3 PCB制造与信号完整性
普通树脂和低损耗树脂对SI的影响
Page38ቤተ መጻሕፍቲ ባይዱ
3 PCB制造与信号完整性
Material MAX MIN AVE
Insertion loss at 4GHz(unit: dB/inch)
I
M
N
T
ρ：电阻率 l： 导体长度 S： 导体横截面积
R（AC）：高频下的交流阻抗 f： 工作频率 f0：产生明显趋肤效应的临界频率 R：该临界频率下的阻抗
交流电阻随频率变化关系
Page10
1 信号完整性基础
1.4 阻抗：过孔阻抗
寄生电容：
C 1.41 rTD1
D2 D1
寄生电感：
L

5.08hln
是一个真正的挑战。
右图为传输线中主要 插入损耗来源于传输 的信号频率之间关系 示意图
Page16
1 信号完整性基础
1.6 插入损耗的概念
损耗和传输线长度的关系
Page17
目录
2、信号完整性测量技术
2.1 阻抗测试 2.2 VNA测试 2.3 SET2DIL测试 2.4 Dk/Df测试
Page18
扫频信号
Page23
2 信号完整性测量技术
2.2 VNA测试 对于一个测试频率范围为20GHz的VNA，可以测试被测物从0到20GHz中间任何 频率点上的响应特性。
S11：反映端口阻抗特性
S21：反映端口插损特性
信号相位特性
信号延时特性
VNA中可观测到的端口特性
Page24
2 信号完整性测量技术
目录
3、PCB制造与信号完整性
2.1 材料 2.2 工艺 2.3 PCB设计
Page35
3 PCB制造与信号完整性
随着信号频率的增加，PCB基材介质和导线都会吸收能量，造成信号完整性问题。 除此之外，PCB加工过程中对材料的处理也会引入信号完整性问题。
Stub length
Page36
3 PCB制造与信号完整性
如下图所示，沿着时间轴的每一点都对应着被测线上的不同位置阻抗 值。
线宽变化导致阻抗变化 的TDR测试曲线
Page20
2 信号完整性测量技术
2.1 阻抗测试 PCB阻抗测试时选择合适的阻抗线长度是十分必要的，根据经验，在
阻抗线长度超过6inch，且线路损耗较大时，阻抗线后端的阻抗值将有明显 上升趋势。
2 信号完整性测量技术
2.1 阻抗测试
阻抗测试主要应用TDR（Time Domain Reflector，时域反射计）的方法， TDR 使用阶跃信号发生仪和示波器，在被测得传输线上发送一个快速的上 升沿，再特定的点上用示波器观察反射电压波形。 这种技术可以测出传输显得特性阻抗，并显示出每个阻抗不连续点的位置 和特性（阻抗、感抗和容抗）。
2.2 VNA测试
TRL校准： VNA的精确测量是基于精确而复杂的校准基础上的。由于电缆、探头、SMA
头、设备本身的误差，VNA系统校准十分必要，常用的有机械校准和电子校准； 另外，实际测试中过孔对于损耗测量结果有十分明显的影响，因此需进一步
去除掉过孔的影响，而产生了LRM、TRL、SOLT等去嵌（de-embed）校准方式。
由于TDR产生的信号幅度、测试电缆阻抗、仪器输出阻抗确定，因此根 据TDR设备接收到的反射信号幅度和时间轴数据，很容易计算出不连续阻 抗的数值。
阶跃信号
测试电缆
被测物体
TDR测试原理
Page19
2 信号完整性测量技术
2.1 阻抗测试
利用TDR技术，所有这些信息都是在示波器上实时显示。相对于其他技 术，TDR 能够给出更多的关于系统宽带相应的信息。
2.2 VNA测试
测试原理：
VNA（Vector Network Analyzer， 矢量网络分析仪）的信号源在测试时产生一个 连续扫频的正弦波，以此激励被测物（DUT，device under test），之后测量DUT 的反射信号和传输信号。 VNA把被测物（无论是一条线、一个面或信号网络）当做二端口网络，由于其激 励信号是扫频信号，在每一个频点均可得到被测端口的频率响应，VNA通过分析 这些激励信号和响应信号，计算出被测端口S参数，再通过这些参数得到我们需要 的量化参数值。
从信号传输品质的角度来看，介电常数的含义可以理解为介质对电荷的吸附能 力，介电常数越大，其对信号的吸附能力越强，可供使用的信号余量便越小。 介电能力即相当于容电能力。
介电能力对比（左）和线路传输模型（右）
Page12
1 信号完整性基础
1.5 介电常数（Dk）和损耗因子（Df）
损耗因子（Df）即为散失因子（dissipation factor），表示信号传输时在介质 中损失掉的能量（loss），将这个损失掉的能量与未损失的能量（stored）对 比时，即得到Df。
2 信号完整性测量技术
2.3 SET2DIL测试 Single End Trace To drive DIfferential Loss,利用单端线路测量差分损耗的方法。 目的：简化测量，从而使传统的差分四端口测试变为简单的单端测试，并将此测 试方法用于批量板的监控。
传统差分测试需要四 个端口同时测量
THRU
T21 T41
按INTEL算法所推导出的差分信号线时域参数测量方法
Page29
2 信号完整性测量技术
2.3 SET2DIL测试 测试精度评价：与VNA相比还存在一定差距。
随着频率升高， 精度不断下降。
12GHz
Page30
2 信号完整性测量技术
2.3 SET2DIL测试
2 信号完整性测量技术
1.4 阻抗 趋肤深度：
δ：趋肤深度 μ： 磁导率 σ：电导率 f： 频率
对于纯铜导线：
μ=4πⅹ10-7 H/m σ=5.8 ⅹ107 S/m
则在1GHz频率下：
δ 铜=2.1um
即信号的传导仅仅在铜线的表面进行。
Page9
1 信号完整性基础
1.4 阻抗 均匀导体直流电阻计算公式： 均匀导体高频阻抗计算公式：
Page14
1 信号完整性基础
1.6 插入损耗的概念
能量向环境 中发射
辐射
导线发热
导体热 消耗
反射
阻抗不连续
与邻近传输 线干扰作用
插入损耗
耦合、 串扰
增加导体阻 抗消耗能量
趋肤效 应
介质损 耗
介质中粒子 振动导致
Page15
1 信号完整性基础
1.6 插入损耗的概念 无损传输线是不存在的，通路上的每一个节点都会造成损耗，损耗受控
4h d
1
D1: 焊盘直径 D2: 反焊盘直径 H: 过孔长度 d: 过孔孔径
Page11
1 信号完整性基础
1.5 介电常数（Dk）和损耗因子（Df）
介电常数（Dk）准确讲应该称为相对介电常数。 干燥空气的实际介电常数ε0，数值为8.85pF/m，为方便起见，把这个值设为 1pF/m，从而得到其他介质的相对介电常数值（Relative Permittivity），即我 们现在常用的介电常数（dielectric constant）。
（3.2Gbps）
光模块产品 （6.25Gbps）
高性能光模块 （25Gbps）
一些高速电子产品和设备及其传输速率
Page6
1 信号完整性基础
1.3 反射
信号传输时，每时每刻都会感受到一个瞬态阻抗，当这个阻抗不连续时就会 将信号的一部分反射回信号源端；
Vi Ii
Vf If
Rs1
Rs1
Rs2
Rs1≠Rs2
2.4 Dk/Df提取
方式 设备和软件 测试coupon 验证
VNA测试PCB两段长度差为10inch的信号线的S参数，利用 ADS仿真软件分析提取其中的DkDf信息 E5071C网分仪、ADS DkDf提取模块
设计不同胶含量、玻纤类型等结构，差分/单端带状线
用仿真提取的DkDf建模，对比阻抗和损耗的测试和仿真结果
0.42
0.48
0.50
0.46
0.35
0.36
0.37
0.41
0.38
0.41
0.40
0.43
普通树脂和低损耗树脂对SI的影响
Page39
3 PCB制造与信号完整性
玻纤
Standard E Glass
Dk 6.6
低损耗Fabric NE glass (Dk 4.6)
Page40
3 PCB制造与信号完整性
Vt It
Rs2
Page7
1 信号完整性基础
1.4 阻抗 低频或直流情况下阻抗基本等于导体的电阻； 高速或高频情况下，主要受趋肤效应影响，信号在导体中传输感受到的阻抗将 远大于导体在直流情况下的电阻。
圆形导体和方形导体的趋肤效应（红色 表示电流密度最大，蓝色表示最小）
Page8
1 信号完整性基础
microstrip
基本传输线种类
stripline
Page5
1 信号完整性基础
1.2 高速信号和传输线 目前几乎所有高速存储器、服务器、路由器以及很多消费电子产品都具有高传输
速率的特性，PCB产业也已迈进高速的方向。
USB2.0 (480Mbps)
交换机 (1Gbps)
基站 (2.3Gbps)
IEEE 1394(B) 接口