模拟CMOS集成电路设计课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
20
沿沟道x点处的电荷密度为： 沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中： 得到：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
PPT学习交流
22
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
综合 门级仿真 自动布局布线 物理验证 后 仿真 制版流片 封装测试
单元库
逻 辑 及 电 路 单元库 设 计
版 图 设 计
数字ASIC设计流程
PPT学习交流
10
9
1.2 金属氧化物半导体晶体管（MOSFET)
PPT学习交流
11
10
MOSTET，导电性由电容控制的器件。
◦ 电容上的电压用来控制导电沟道电流强度。
p+
电流。
p-
n+
n+
耗尽层
PPT学习交流
16
15
（2）当VGS>0，VGB>0，VDS＝0
➢ 衬底中的电子受到吸引，向衬 底表面运动；空穴受到排斥，向 衬底内部运动。向上运动的电子 与表面的空穴复合，形成了一层 耗尽层，形成一个栅极指向衬底 的垂直电场EV 。
➢随着VGS的升高，电场EV越来越
强，表面层吸引的电子越来越多， B
耗尽层也越来越厚。
p+
p-
VDS -+
-+
VGS
G
S
D
n+
n+
EV
PPT学习交流
17
16
➢当VGS 增大到一定值时，在耗尽层和绝
缘层之间形成一个N型薄层，称为“反
型层”。
➢该反型层将漏极和源极两个N＋有源区 连通，构成了源漏之间的导电沟道。
➢刚好产生反型层所需的VGS电压称为阈
值电压或开启电压（Vth）。
19
2、NMOS 管IV特性推导与分析
（1）IV特性推导
Id
载流子从源级运动至漏极，设沟道中的电流为I，沿电流 方向的的电荷密度为Qd（C/m），电荷移动的速度为v （m/s)，则
当VGS＝VTH时，开始形成反型层，其电荷密度正比于VGS－ VTH 。
单位长度总电荷
单位长度总电容 PPT学习交流
21
模拟CMOS集成电路设计
Design of Analog CMOS Integrated Circuit
PPT学习交流
1
Institute of VLSI Design, Hefei U.of Tech
第一讲 基础知识
PPT学习交流
2
1
1.1 概 述
PPT学习交流
3
2
1、为什么需要模拟集成电路？
◦ 氧化层构成控制电容
栅极
源极
L
S
G
D
n+ p
衬底或（硅）体B
CGC
CBC
氧化层
导电沟道 Leff
n+ 耗尽层
漏极
当Vgs>Vth时， 形成一个N型的 反型层(少子）， W 构成导电沟道。
通过Vgs、Vds 电压控制导电沟 道中的电流强度。
NMOS管结构
PPT学习交流
12
11
MOS晶体管的版图和电路符号
沟道长度
沟沟道道宽宽度度
PPT学习交流
13
12பைடு நூலகம்
PPT学习交流
14
13
1.3 MOS管工作原理
PPT学习交流
15
14
（一）NMOS管工作原理
1、工作原理 D
（1）VGS ＝0
－两个有源区被衬底分 隔，等效于背靠背的
B
v
D
+
S
-
G
+ -
vS GS
v DS
-+
vGS
-+
G
两个PN结
B
S
D
－源极和漏极之间没有
医学图像处理、音频处理
PPT学习交流
6
5
2、集成电路工艺
速度高， 功耗大， 集成度低
最早MOS工 艺，速度低
超高速、高频 IC
光电集成器件
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强
PPT学习交流
7
6
CMOS工艺
B
S
G
D
B
S
G
D
n+
n+
p+
p+
p 型衬底
n 型阱
n 阱CMOS工艺
B
S
G
D
电路设计
仿真占用大量设计 时间
需要对工艺、器件、 修 改 电 路 参 数 、 拓 扑 电路的深入理解
在各个不同的设计
阶段都需要知识和
工
经验
艺
模拟集成电路设计
是基于电路知识和
经验之上的艺术创
造
PPT学习交流
9
8
系统要求
系统设计和
系
功能划分
统
及
功
系统仿真
能
级
寄存器传输
设
级(RTL)设计
计
功能仿真
压降，栅极与沟道中各点的电压差
不再相等，栅极与源极之间的电压
VGS最高，和漏极之间的电压VGD最 B
低。
p+
➢沟道中垂直方向的电场EV沿源极到 p漏极的方向逐渐变弱，导致沟道越
来越窄。
VDS -+
VGS S
n+
+ G
EH
D n+
ID
PPT学习交流
19
18
➢漏极电位进一步上升， 当
VDS≥VGS－VTH时，即VGD<VTH，
（2）IV特性分析
过驱动 电压
B
p+
➢VGS电压越大，电场EV越强，吸引的电
子越多，导电沟道就越厚。
p-
➢导电沟道出现后，若VDS=0，还不能 产生沟道电流。
VDS -+
-+ VGS
G
S
D
n+
n+
反型层
PPT学习交流
18
17
（3）当VGS>0，VDS>0
➢如果VDS >0，则电子从源极向漏 极移动，产生了沟道电流ID。
➢同时，由漏极沿沟道至源极将产生
漏极的反型层消失，出现由耗尽层
构成的夹断区。
➢电子沿沟道从源极向漏极运动，达
到夹断区边缘时，受夹断区强电场
的作用，很快漂移到漏极。 B
➢VDS的变化主要体现在夹断区上，
p+
对沟道长度和沟道内的场强影响不
大，因此可以近似认为沟道电流保
p-
持恒定。
VDS
-+
-+
VGS
G
S
D
n+
n+
夹断区
PPT学习交流
20
电子（便携）设备的需求 —减小尺寸、重量 —降低功耗 —提高可靠性
系统集成的需求 —SOC （System on a chip） —模拟/混合信号集成电路设计的需要
PPT学习交流
5
4
（3）模拟/混合信号IC发展趋势和主流应用方向
发展趋势： —高速 —高精度 —低功耗 —小尺寸
主流应用方向 无线通信系统、蜂窝手机、数字电视、数码相机、
B
S
G
D
n+ p 型阱
n+ p 阱CMOS工艺
p+
p+
n 型衬底
双阱工艺（集成N阱、P阱），提高器件密度，抑制
寄生晶体管影响以及闩锁现象。
PPT学习交流
8
7
3、 模拟集成电路设计流程
设计目标和性能要求 确定电路拓扑结构和初始
器件参数
仿真验证电路性能
版图设计 版图参数提取
测试方案设计
芯片制造 测试与分析
（1）为什么需要模拟电路
处理自然界信号
自然界的信 号大多是模
拟信号
—信号的采集、接收、放大、滤波
（传感器、无线射频接收器、放大器、模拟滤波器）
数字信号处理链路必需且重要的器件
—模拟信号到数字信号的转换，如ADC
—数字信号到模拟信号的转换，如DAC
模拟集成电路的重要性
PPT学习交流
4
3
（2）为什么要集成
沿沟道x点处的电荷密度为： 沟道x点的电势，以源级为参考点
电流为：
载流子为电子，电荷为负，电荷运动方向与电流 方向相反
其中： 得到：
v＝μE μ为载流子的迁移率，E为电场 E＝－dV(x）/dx
PPT学习交流
22
21
在整个沟道长度内积分得：
由于ID沿沟道方向是常数，因此：
电流随VGS的 增大而增加
综合 门级仿真 自动布局布线 物理验证 后 仿真 制版流片 封装测试
单元库
逻 辑 及 电 路 单元库 设 计
版 图 设 计
数字ASIC设计流程
PPT学习交流
10
9
1.2 金属氧化物半导体晶体管（MOSFET)
PPT学习交流
11
10
MOSTET，导电性由电容控制的器件。
◦ 电容上的电压用来控制导电沟道电流强度。
p+
电流。
p-
n+
n+
耗尽层
PPT学习交流
16
15
（2）当VGS>0，VGB>0，VDS＝0
➢ 衬底中的电子受到吸引，向衬 底表面运动；空穴受到排斥，向 衬底内部运动。向上运动的电子 与表面的空穴复合，形成了一层 耗尽层，形成一个栅极指向衬底 的垂直电场EV 。
➢随着VGS的升高，电场EV越来越
强，表面层吸引的电子越来越多， B
耗尽层也越来越厚。
p+
p-
VDS -+
-+
VGS
G
S
D
n+
n+
EV
PPT学习交流
17
16
➢当VGS 增大到一定值时，在耗尽层和绝
缘层之间形成一个N型薄层，称为“反
型层”。
➢该反型层将漏极和源极两个N＋有源区 连通，构成了源漏之间的导电沟道。
➢刚好产生反型层所需的VGS电压称为阈
值电压或开启电压（Vth）。
19
2、NMOS 管IV特性推导与分析
（1）IV特性推导
Id
载流子从源级运动至漏极，设沟道中的电流为I，沿电流 方向的的电荷密度为Qd（C/m），电荷移动的速度为v （m/s)，则
当VGS＝VTH时，开始形成反型层，其电荷密度正比于VGS－ VTH 。
单位长度总电荷
单位长度总电容 PPT学习交流
21
模拟CMOS集成电路设计
Design of Analog CMOS Integrated Circuit
PPT学习交流
1
Institute of VLSI Design, Hefei U.of Tech
第一讲 基础知识
PPT学习交流
2
1
1.1 概 述
PPT学习交流
3
2
1、为什么需要模拟集成电路？
◦ 氧化层构成控制电容
栅极
源极
L
S
G
D
n+ p
衬底或（硅）体B
CGC
CBC
氧化层
导电沟道 Leff
n+ 耗尽层
漏极
当Vgs>Vth时， 形成一个N型的 反型层(少子）， W 构成导电沟道。
通过Vgs、Vds 电压控制导电沟 道中的电流强度。
NMOS管结构
PPT学习交流
12
11
MOS晶体管的版图和电路符号
沟道长度
沟沟道道宽宽度度
PPT学习交流
13
12பைடு நூலகம்
PPT学习交流
14
13
1.3 MOS管工作原理
PPT学习交流
15
14
（一）NMOS管工作原理
1、工作原理 D
（1）VGS ＝0
－两个有源区被衬底分 隔，等效于背靠背的
B
v
D
+
S
-
G
+ -
vS GS
v DS
-+
vGS
-+
G
两个PN结
B
S
D
－源极和漏极之间没有
医学图像处理、音频处理
PPT学习交流
6
5
2、集成电路工艺
速度高， 功耗大， 集成度低
最早MOS工 艺，速度低
超高速、高频 IC
光电集成器件
主流工艺，集 成度高、功耗 低、速度快、 抗干扰性强
PPT学习交流
7
6
CMOS工艺
B
S
G
D
B
S
G
D
n+
n+
p+
p+
p 型衬底
n 型阱
n 阱CMOS工艺
B
S
G
D
电路设计
仿真占用大量设计 时间
需要对工艺、器件、 修 改 电 路 参 数 、 拓 扑 电路的深入理解
在各个不同的设计
阶段都需要知识和
工
经验
艺
模拟集成电路设计
是基于电路知识和
经验之上的艺术创
造
PPT学习交流
9
8
系统要求
系统设计和
系
功能划分
统
及
功
系统仿真
能
级
寄存器传输
设
级(RTL)设计
计
功能仿真
压降，栅极与沟道中各点的电压差
不再相等，栅极与源极之间的电压
VGS最高，和漏极之间的电压VGD最 B
低。
p+
➢沟道中垂直方向的电场EV沿源极到 p漏极的方向逐渐变弱，导致沟道越
来越窄。
VDS -+
VGS S
n+
+ G
EH
D n+
ID
PPT学习交流
19
18
➢漏极电位进一步上升， 当
VDS≥VGS－VTH时，即VGD<VTH，
（2）IV特性分析
过驱动 电压
B
p+
➢VGS电压越大，电场EV越强，吸引的电
子越多，导电沟道就越厚。
p-
➢导电沟道出现后，若VDS=0，还不能 产生沟道电流。
VDS -+
-+ VGS
G
S
D
n+
n+
反型层
PPT学习交流
18
17
（3）当VGS>0，VDS>0
➢如果VDS >0，则电子从源极向漏 极移动，产生了沟道电流ID。
➢同时，由漏极沿沟道至源极将产生
漏极的反型层消失，出现由耗尽层
构成的夹断区。
➢电子沿沟道从源极向漏极运动，达
到夹断区边缘时，受夹断区强电场
的作用，很快漂移到漏极。 B
➢VDS的变化主要体现在夹断区上，
p+
对沟道长度和沟道内的场强影响不
大，因此可以近似认为沟道电流保
p-
持恒定。
VDS
-+
-+
VGS
G
S
D
n+
n+
夹断区
PPT学习交流
20
电子（便携）设备的需求 —减小尺寸、重量 —降低功耗 —提高可靠性
系统集成的需求 —SOC （System on a chip） —模拟/混合信号集成电路设计的需要
PPT学习交流
5
4
（3）模拟/混合信号IC发展趋势和主流应用方向
发展趋势： —高速 —高精度 —低功耗 —小尺寸
主流应用方向 无线通信系统、蜂窝手机、数字电视、数码相机、
B
S
G
D
n+ p 型阱
n+ p 阱CMOS工艺
p+
p+
n 型衬底
双阱工艺（集成N阱、P阱），提高器件密度，抑制
寄生晶体管影响以及闩锁现象。
PPT学习交流
8
7
3、 模拟集成电路设计流程
设计目标和性能要求 确定电路拓扑结构和初始
器件参数
仿真验证电路性能
版图设计 版图参数提取
测试方案设计
芯片制造 测试与分析
（1）为什么需要模拟电路
处理自然界信号
自然界的信 号大多是模
拟信号
—信号的采集、接收、放大、滤波
（传感器、无线射频接收器、放大器、模拟滤波器）
数字信号处理链路必需且重要的器件
—模拟信号到数字信号的转换，如ADC
—数字信号到模拟信号的转换，如DAC
模拟集成电路的重要性
PPT学习交流
4
3
（2）为什么要集成