第1章 集成电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
绪
论
集成电路设计概论
西安交通大学微电子学系
刘润民
第1章
集成电路的基本制造工艺
CH1 集成电路的基本制造工艺 1
集成电路(Integrated Circuit)是指通过一系列特 定的制造工艺，将多个晶体管、二极管等有源器件 和电阻、电容等无源元件，按照一定的电路连接集 成在一块半导体晶片或陶瓷等基片上，作为一个不 可分割的整体执行某一特定功能的电路组件。 1952年，英国皇家研究所的达默在美国工程师 协会举办的座谈会上发表的论文中第一次提出了集 成电路的设想。“可以想象，随着晶体管和半导体 工业的发展，电子设备可以在一个固体块上实现， 而不需要外部的连线，这块电路将由绝缘体、导体 和具有整流放大作用的半导体等材料组成。” 1958年美国德克萨斯仪器公司的科学家制出了 世界上第一块集成电路，并与1959公布了该结果。
P
P+
N+
N+-BL P-SUB
P
P+
B
P
C N+ P+
反刻铝
淀积钝化层及光刻
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(四)
P-SUB
图1.2 典型数字集成电路中NPN晶体管剖面图
CH1 集成电路的基本制造工艺 17 CH1 集成电路的基本制造工艺 18
3
1.衬底选择 衬底选择主要根据集成电路的电性能参数要 求统筹考虑。选择的参数有： • 导电类型（N,P） • 掺杂浓度 • 晶向（111） • 缺陷
CH1 集成电路的基本制造工艺 13 P-SUB
N+-BL
衬底制备
N-epi N+-BL P-SUB
一次氧化
N-epi N+-BL P-SUB
隐埋层光刻
隐埋层扩散
N-epi N+-BL P-SUB
外延生长
N-epi N+-BL P-SUB
热氧化
N-epi N+-BL P-SUB
隔离光刻 P+
N-epi N+-BL P-SUB
2.第一次光刻(N+隐埋层扩散孔光刻) 由于集成电路中所有元器件的电极引出都在 表面，为了减小晶体管集电极的串连电阻和寄生 PNP管的影响，在制作元器件的外延层和衬底之 间需要制作N+隐埋层，隐埋层版图形及隐埋层扩 散后的芯片剖面图如图1.3所示。 隐埋层杂质选择的原则是： • 杂质固溶度大 • 杂质的扩散系数要小 • 与硅衬底的晶格匹配好 通常以As作为隐埋层扩散的首选杂质
CH1 集成电路的基本制造工艺 11
本课程以介绍双极集成电路的基础知识为主 ，重点介绍双极集成电路的器件结构和版图设计 。因此用了较多的篇幅来描述集成电路中元器件 的结构、版图，分析了各种元器件的特性、寄生 效应以及怎样减小寄生效应；讨论了常用的双极 数字集成电路的电路结构、工作原理和版图形式 ，并以具体产品为例，介绍了集成电路的正向设 计和可靠性设计。 通过本课程的学习，使同学对集成电路的内 涵及集成电路的分析、设计方法有所了解，为分 析和设计集成电路打下良好的基础。
CH1 集成电路的基本制造工艺 2
近50年的发展，集成电路已经从最初的小规模 发展到目前的超大规模集成电路和系统芯片，单个 电路芯片集成的元件数从当时的几十个发展到目前 的几亿甚至几十亿个。集成电路的迅速发展，除了 物理原理之外还得益于许多新工艺的发明。 早期研究和生产的集成电路是双极型的，1962 年以后出现了由金属－氧化物－半导体(MOS)场效应 晶体管组成的MOS集成电路。双极和MOS一直处于相 互竞争、相互促进、共同发展的状态。由于MOS集成 电路具有功耗低、适合于大规模集成等优点，MOS集 成电路在整个集成电路领域中所占的份额越来越大 ，现已经成为集成电路领域的主流。虽然双极集成 电路在总份额中占的比例在减小，但它的绝对份额 仍然在增加，而且在一些领域有着MOS集成电路不可 替代优势。
1
3.按结构形式分类 • 单片集成电路： 它是指电路中所有元器件都制 作在同一块半导体基片(Si,GaAs)上的集成电路。 • 混合集成电路：是指将多个半导体集成电路芯 片或半导体集成电路芯片与各种分立元器件通过 一定的工艺进行二次集成，构成一个完整的、更 复杂的功能器件，该功能器件最后被封装在一个 管壳中，作为一个整体使用。所以有时也称其为 混合集成电路或二次集成电路，在这种混合电路 中，主要由无源元件(电阻、电容、电感、电位器 等)、半导体芯片(IC、晶体管)、带有互连金属化 层的绝缘基板(玻璃、陶瓷)以及封装管壳组成。
CH1 集成电路的基本制造工艺 22
CH1 集成电路的基本制造工艺 21
外延层厚度Tepi 选择的原则是 Tepi f x jc + xmc + TBL−UP + t epi −OX 式中：x jc为基区扩散的结深，xmc为集电结耗尽区的宽度； TBL−UP为隐埋层上推的距离， t epi −OX 为外延淀积后各道工序生产氧化层所消耗的 外延层厚度
CH1 集成电路的基本制造工艺 3
集成电路的分类
1.按器件结构类型分类 根据集成电路中有源器件的结构类型和制造工 艺技术可以将集成电路分为三类，分别为双极、 MOS和双极-MOS混合型(BiMOS)集成电路。 • 双极集成电路：这种电路采用的有源器件是双极 晶体管，在双极集成电路中，又可以根据双极晶体 管类型的不同而将它细分为NPN和PNP型双极集成电 路。电路特点：速度高、驱动能力强；功耗较大、 集成度较低。 • MOS集成电路：这种电路中所用的晶体管为MOS晶 体管，所以称其为MOS集成电路。根据MOS晶体管类 型的不同，MOS集成电路又可以分为NMOS、PMOS和 CMOS集成电路。电路特点：输入阻抗高、抗干扰能 力强、功耗小、集成度高。
CH1 集成电路的基本制造工艺 12
2
1.1 双极集成电路的基本制造工艺
双极集成电路的基本制造工艺可粗略地分为 在元器件间要做电隔离区和元器件间自然隔离两 大类。做电隔离区的工艺又分为PN结隔离、全介 质隔离及PN结-介质混合隔离等，其电路形式有： 线性/ECL、TTL/DTL、STTL；而自然隔离的电路如 I2L。 典型PN结隔离的掺金TTL电路芯片制造工艺流 程如图1.1所示(不包含中测以后的划片、压焊、 装配与封装等后工序)，总的工艺步骤大约有40道 左右。
P+
P+
隔离扩散
热氧化
基区光刻
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(一)
CH1 集成电路的基本制造工艺 14
P N+-BL P-SUB
P+
N+-BL P-SUB
P
P+
N+
N+-BL P-SUB
P
P+
N+
N+-BL P-SUB
P
P+
基区扩散
再分布及氧化
发射区扩散 N+ P+
N+-BL P-SUB P
CH1 集成电路的基本制造工艺 9
• 模拟集成电路(Analog IC)： 是指处理模拟信号的集成电路。模拟电路的 用途很广，例如在工业控制、测量、通信、家电 等领域都有广泛的应用。 模拟电路早期主要用于线性放大电路，因此 长期以来被称为线性IC，直到后来出现了振荡器 、定时器以及数据转换器等许多非线性电路以后 ，才将这类电路叫做模拟集成电路。所以模拟集 成电路也可以分为线性和非线性集成电路。 线性集成电路产品有：运算放大器、电压比 较器、跟随器等；非线性集成电路有：振荡器、 定时器等。
再分布及氧化 N+
N+-BL P-SUB
P N+-BL P-SUB
P+
N+-BL P-SUB
P
P+
P
P+
背面掺金
发射区光刻
接触孔光刻
淀积铝
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(二)
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(三)
CH1 集成电路的基本制造工艺 15
CH1 集成电路的基本制造工艺 16
CH1 集成电路的基本制造工艺 20
CH1 集成电路的基本制造工艺 19
SiO2
N+-BL P-SUB 图1.3 第一次光刻的掩膜版图形 及隐埋层扩散后的芯片剖面
3.外延层淀积 外延层淀积是集成电路制造必不可少一个重要工 序。对双极集成电路来说，主要是解决器件之间的隔 离和晶体管集电结击穿电压和集电极串连电阻对杂质 浓度要求相互茅盾的措施之一。外延淀积考虑的因素 主要有：外延层厚度和掺杂浓度。通常的选择是在满 足击穿电压的同时，尽量使电阻率小以满足串连电阻 的要求。对TTL电路来说Vcc=5V，对BVCBO 的要求不高 ，但对Rcs 、VCES的要求高，所以通常选择外延层的电 阻率ρepi≈0.2Ω·cm，相应的厚度Tepi 3～7μm。 对于模拟集成电路来说，Vcc＞5V, 典型的ρepi≈ 0.5∼5 Ω·cm， Tepi 7～17μm。
CH1 集成电路的基本制造工艺 7
根据混合集成电路的制作工艺，还可将其分为 厚膜和薄膜混合集成电路。 在厚膜IC中，需要采用厚膜工艺在陶瓷板上制 作电阻和互连线，采用的主要材料是各种浆料，如 氧化钯-银等电阻浆料、金或铜等金属浆料以及作 为隔离介质的玻璃浆料等。各种浆料通过丝网印刷 的方法涂敷到基板上，形成电阻或互连线图形，图 形的形状、尺寸和精度主要由丝网掩模决定，每次 完成浆料印刷后要进行干燥和烧结。 薄膜集成电路是指利用薄膜(薄膜的厚度一般 小于1μm)工艺制作电阻、电容元件和金属互连线， 采用的工艺主要有真空蒸发、溅射等，各种薄膜的 图形通常采用光刻、腐蚀等工序实现。
CH1 集成电路的基本制造工艺 10
• 数模混合集成电路(Digital-Analog IC)： 既包含数字电路又包含模拟电路的集成电路 称为混合集成电路。早期由于制造工艺和设计技 术的限制，通常采用混合集成电路技术实现这种 电路，直到70年代，随着半导体工艺技术的发展 ，才研制成功单片数模混合集成电路。 早期的混合集成电路产品有数据转换器，主 要用来连接电子系统中的数字部件和模拟部件， 用以实现数字信号和模拟信号的互相转换，因此 它可以分为数模(D/A)转换器和模数(A/D)转换器 两种。目前已经成为数字技术和微处理器在信号 处理、过程控制等领域推广应用的关键组件。除 此以外，数模混合电路还有电压-频率转换器和 频率-电压转换器等。
数字集成电路 类型 MOS IC SSI MSI LSI VLSI ULSI ＜102 102～103 103～105 105～107 107～109
CH1 集成电路的基本制造工艺 6
模拟集成电路 双极 IC ＜100 100～500 500～2000 ＞2000 ＜30 30～100 100～300 ＞300
CH1 集成电路的基本制造工艺 8
4. 按电路功能分类 • 数字集成电路(Digital IC)： 是指处理数字信号的电路，即采用二进制方 式进行数字计算和逻辑函数运算的一类集成电路 。由于这些电路都有某种特定的逻辑功能，因此 也称为逻辑电路。 根据输入信号的时序关系又可以将该类IC分 为组合逻辑电路和时序逻辑电路。前者的输出结 果只与当前的输入信号有关，例如反相器、与非 门、或非门等都属于组合逻辑电路；后者的输出 结果不仅与当前的输入信号有关，而且还与以前 的逻辑状态有关，例如触发器、寄存器、计数器 等就属于时序逻辑电路。
CH1 集成电路的基本制造工艺 4
• 双极-MOS(BiMOS)集成电路： 同时包括双极和MOS晶体管的集成电路为BiMOS 集成电路。 该电路综合了双极集成电路的速度高、驱动能 力强以及MOS集成电路功耗低、抗干扰能力强、集成 度高等优势，但这种电路具有制造工艺复杂的缺点 。同时，随着CMOS集成电路中器件特征尺寸的不断 减小，CMOS集成电路的速度越来越高，已经接近双 极集成电路，因此，目前集成电路的主流技术仍然 是CMOS技术。 2.按集成电路规模分类 每块集成电路中包含的元器件数目叫做集成度，
CH1 集成电路的基本制造工艺 5
根据集成电路规模的大小，通常将集成电路分为小 规模(Small Scale IC)、中规模(Medium Scale IC)、 大规模(Large Scale IC)、超大规模(Very Large Scale IC)、特大规模(Ultra Large Scale IC)等。
1.1.2 双极集成电路中元件的形成过程和元件结构 由典型PN结隔离的掺金TTL电路工艺制作的集 成电路，晶体管的剖面图如图1.2所示。可以看出 它基本是由表面图形和纵向杂质浓度分布所决定， 下面结合主要工艺流程来介绍双极集成电路中元器 件的形成过程及其结构。
E N+
N+-BL
N+
N+-BL P-SUB
论
集成电路设计概论
西安交通大学微电子学系
刘润民
第1章
集成电路的基本制造工艺
CH1 集成电路的基本制造工艺 1
集成电路(Integrated Circuit)是指通过一系列特 定的制造工艺，将多个晶体管、二极管等有源器件 和电阻、电容等无源元件，按照一定的电路连接集 成在一块半导体晶片或陶瓷等基片上，作为一个不 可分割的整体执行某一特定功能的电路组件。 1952年，英国皇家研究所的达默在美国工程师 协会举办的座谈会上发表的论文中第一次提出了集 成电路的设想。“可以想象，随着晶体管和半导体 工业的发展，电子设备可以在一个固体块上实现， 而不需要外部的连线，这块电路将由绝缘体、导体 和具有整流放大作用的半导体等材料组成。” 1958年美国德克萨斯仪器公司的科学家制出了 世界上第一块集成电路，并与1959公布了该结果。
P
P+
N+
N+-BL P-SUB
P
P+
B
P
C N+ P+
反刻铝
淀积钝化层及光刻
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(四)
P-SUB
图1.2 典型数字集成电路中NPN晶体管剖面图
CH1 集成电路的基本制造工艺 17 CH1 集成电路的基本制造工艺 18
3
1.衬底选择 衬底选择主要根据集成电路的电性能参数要 求统筹考虑。选择的参数有： • 导电类型（N,P） • 掺杂浓度 • 晶向（111） • 缺陷
CH1 集成电路的基本制造工艺 13 P-SUB
N+-BL
衬底制备
N-epi N+-BL P-SUB
一次氧化
N-epi N+-BL P-SUB
隐埋层光刻
隐埋层扩散
N-epi N+-BL P-SUB
外延生长
N-epi N+-BL P-SUB
热氧化
N-epi N+-BL P-SUB
隔离光刻 P+
N-epi N+-BL P-SUB
2.第一次光刻(N+隐埋层扩散孔光刻) 由于集成电路中所有元器件的电极引出都在 表面，为了减小晶体管集电极的串连电阻和寄生 PNP管的影响，在制作元器件的外延层和衬底之 间需要制作N+隐埋层，隐埋层版图形及隐埋层扩 散后的芯片剖面图如图1.3所示。 隐埋层杂质选择的原则是： • 杂质固溶度大 • 杂质的扩散系数要小 • 与硅衬底的晶格匹配好 通常以As作为隐埋层扩散的首选杂质
CH1 集成电路的基本制造工艺 11
本课程以介绍双极集成电路的基础知识为主 ，重点介绍双极集成电路的器件结构和版图设计 。因此用了较多的篇幅来描述集成电路中元器件 的结构、版图，分析了各种元器件的特性、寄生 效应以及怎样减小寄生效应；讨论了常用的双极 数字集成电路的电路结构、工作原理和版图形式 ，并以具体产品为例，介绍了集成电路的正向设 计和可靠性设计。 通过本课程的学习，使同学对集成电路的内 涵及集成电路的分析、设计方法有所了解，为分 析和设计集成电路打下良好的基础。
CH1 集成电路的基本制造工艺 2
近50年的发展，集成电路已经从最初的小规模 发展到目前的超大规模集成电路和系统芯片，单个 电路芯片集成的元件数从当时的几十个发展到目前 的几亿甚至几十亿个。集成电路的迅速发展，除了 物理原理之外还得益于许多新工艺的发明。 早期研究和生产的集成电路是双极型的，1962 年以后出现了由金属－氧化物－半导体(MOS)场效应 晶体管组成的MOS集成电路。双极和MOS一直处于相 互竞争、相互促进、共同发展的状态。由于MOS集成 电路具有功耗低、适合于大规模集成等优点，MOS集 成电路在整个集成电路领域中所占的份额越来越大 ，现已经成为集成电路领域的主流。虽然双极集成 电路在总份额中占的比例在减小，但它的绝对份额 仍然在增加，而且在一些领域有着MOS集成电路不可 替代优势。
1
3.按结构形式分类 • 单片集成电路： 它是指电路中所有元器件都制 作在同一块半导体基片(Si,GaAs)上的集成电路。 • 混合集成电路：是指将多个半导体集成电路芯 片或半导体集成电路芯片与各种分立元器件通过 一定的工艺进行二次集成，构成一个完整的、更 复杂的功能器件，该功能器件最后被封装在一个 管壳中，作为一个整体使用。所以有时也称其为 混合集成电路或二次集成电路，在这种混合电路 中，主要由无源元件(电阻、电容、电感、电位器 等)、半导体芯片(IC、晶体管)、带有互连金属化 层的绝缘基板(玻璃、陶瓷)以及封装管壳组成。
CH1 集成电路的基本制造工艺 22
CH1 集成电路的基本制造工艺 21
外延层厚度Tepi 选择的原则是 Tepi f x jc + xmc + TBL−UP + t epi −OX 式中：x jc为基区扩散的结深，xmc为集电结耗尽区的宽度； TBL−UP为隐埋层上推的距离， t epi −OX 为外延淀积后各道工序生产氧化层所消耗的 外延层厚度
CH1 集成电路的基本制造工艺 3
集成电路的分类
1.按器件结构类型分类 根据集成电路中有源器件的结构类型和制造工 艺技术可以将集成电路分为三类，分别为双极、 MOS和双极-MOS混合型(BiMOS)集成电路。 • 双极集成电路：这种电路采用的有源器件是双极 晶体管，在双极集成电路中，又可以根据双极晶体 管类型的不同而将它细分为NPN和PNP型双极集成电 路。电路特点：速度高、驱动能力强；功耗较大、 集成度较低。 • MOS集成电路：这种电路中所用的晶体管为MOS晶 体管，所以称其为MOS集成电路。根据MOS晶体管类 型的不同，MOS集成电路又可以分为NMOS、PMOS和 CMOS集成电路。电路特点：输入阻抗高、抗干扰能 力强、功耗小、集成度高。
CH1 集成电路的基本制造工艺 12
2
1.1 双极集成电路的基本制造工艺
双极集成电路的基本制造工艺可粗略地分为 在元器件间要做电隔离区和元器件间自然隔离两 大类。做电隔离区的工艺又分为PN结隔离、全介 质隔离及PN结-介质混合隔离等，其电路形式有： 线性/ECL、TTL/DTL、STTL；而自然隔离的电路如 I2L。 典型PN结隔离的掺金TTL电路芯片制造工艺流 程如图1.1所示(不包含中测以后的划片、压焊、 装配与封装等后工序)，总的工艺步骤大约有40道 左右。
P+
P+
隔离扩散
热氧化
基区光刻
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(一)
CH1 集成电路的基本制造工艺 14
P N+-BL P-SUB
P+
N+-BL P-SUB
P
P+
N+
N+-BL P-SUB
P
P+
N+
N+-BL P-SUB
P
P+
基区扩散
再分布及氧化
发射区扩散 N+ P+
N+-BL P-SUB P
CH1 集成电路的基本制造工艺 9
• 模拟集成电路(Analog IC)： 是指处理模拟信号的集成电路。模拟电路的 用途很广，例如在工业控制、测量、通信、家电 等领域都有广泛的应用。 模拟电路早期主要用于线性放大电路，因此 长期以来被称为线性IC，直到后来出现了振荡器 、定时器以及数据转换器等许多非线性电路以后 ，才将这类电路叫做模拟集成电路。所以模拟集 成电路也可以分为线性和非线性集成电路。 线性集成电路产品有：运算放大器、电压比 较器、跟随器等；非线性集成电路有：振荡器、 定时器等。
再分布及氧化 N+
N+-BL P-SUB
P N+-BL P-SUB
P+
N+-BL P-SUB
P
P+
P
P+
背面掺金
发射区光刻
接触孔光刻
淀积铝
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(二)
图1.1 典型的PN结隔离的掺金TTL电路工艺流程(三)
CH1 集成电路的基本制造工艺 15
CH1 集成电路的基本制造工艺 16
CH1 集成电路的基本制造工艺 20
CH1 集成电路的基本制造工艺 19
SiO2
N+-BL P-SUB 图1.3 第一次光刻的掩膜版图形 及隐埋层扩散后的芯片剖面
3.外延层淀积 外延层淀积是集成电路制造必不可少一个重要工 序。对双极集成电路来说，主要是解决器件之间的隔 离和晶体管集电结击穿电压和集电极串连电阻对杂质 浓度要求相互茅盾的措施之一。外延淀积考虑的因素 主要有：外延层厚度和掺杂浓度。通常的选择是在满 足击穿电压的同时，尽量使电阻率小以满足串连电阻 的要求。对TTL电路来说Vcc=5V，对BVCBO 的要求不高 ，但对Rcs 、VCES的要求高，所以通常选择外延层的电 阻率ρepi≈0.2Ω·cm，相应的厚度Tepi 3～7μm。 对于模拟集成电路来说，Vcc＞5V, 典型的ρepi≈ 0.5∼5 Ω·cm， Tepi 7～17μm。
CH1 集成电路的基本制造工艺 7
根据混合集成电路的制作工艺，还可将其分为 厚膜和薄膜混合集成电路。 在厚膜IC中，需要采用厚膜工艺在陶瓷板上制 作电阻和互连线，采用的主要材料是各种浆料，如 氧化钯-银等电阻浆料、金或铜等金属浆料以及作 为隔离介质的玻璃浆料等。各种浆料通过丝网印刷 的方法涂敷到基板上，形成电阻或互连线图形，图 形的形状、尺寸和精度主要由丝网掩模决定，每次 完成浆料印刷后要进行干燥和烧结。 薄膜集成电路是指利用薄膜(薄膜的厚度一般 小于1μm)工艺制作电阻、电容元件和金属互连线， 采用的工艺主要有真空蒸发、溅射等，各种薄膜的 图形通常采用光刻、腐蚀等工序实现。
CH1 集成电路的基本制造工艺 10
• 数模混合集成电路(Digital-Analog IC)： 既包含数字电路又包含模拟电路的集成电路 称为混合集成电路。早期由于制造工艺和设计技 术的限制，通常采用混合集成电路技术实现这种 电路，直到70年代，随着半导体工艺技术的发展 ，才研制成功单片数模混合集成电路。 早期的混合集成电路产品有数据转换器，主 要用来连接电子系统中的数字部件和模拟部件， 用以实现数字信号和模拟信号的互相转换，因此 它可以分为数模(D/A)转换器和模数(A/D)转换器 两种。目前已经成为数字技术和微处理器在信号 处理、过程控制等领域推广应用的关键组件。除 此以外，数模混合电路还有电压-频率转换器和 频率-电压转换器等。
数字集成电路 类型 MOS IC SSI MSI LSI VLSI ULSI ＜102 102～103 103～105 105～107 107～109
CH1 集成电路的基本制造工艺 6
模拟集成电路 双极 IC ＜100 100～500 500～2000 ＞2000 ＜30 30～100 100～300 ＞300
CH1 集成电路的基本制造工艺 8
4. 按电路功能分类 • 数字集成电路(Digital IC)： 是指处理数字信号的电路，即采用二进制方 式进行数字计算和逻辑函数运算的一类集成电路 。由于这些电路都有某种特定的逻辑功能，因此 也称为逻辑电路。 根据输入信号的时序关系又可以将该类IC分 为组合逻辑电路和时序逻辑电路。前者的输出结 果只与当前的输入信号有关，例如反相器、与非 门、或非门等都属于组合逻辑电路；后者的输出 结果不仅与当前的输入信号有关，而且还与以前 的逻辑状态有关，例如触发器、寄存器、计数器 等就属于时序逻辑电路。
CH1 集成电路的基本制造工艺 4
• 双极-MOS(BiMOS)集成电路： 同时包括双极和MOS晶体管的集成电路为BiMOS 集成电路。 该电路综合了双极集成电路的速度高、驱动能 力强以及MOS集成电路功耗低、抗干扰能力强、集成 度高等优势，但这种电路具有制造工艺复杂的缺点 。同时，随着CMOS集成电路中器件特征尺寸的不断 减小，CMOS集成电路的速度越来越高，已经接近双 极集成电路，因此，目前集成电路的主流技术仍然 是CMOS技术。 2.按集成电路规模分类 每块集成电路中包含的元器件数目叫做集成度，
CH1 集成电路的基本制造工艺 5
根据集成电路规模的大小，通常将集成电路分为小 规模(Small Scale IC)、中规模(Medium Scale IC)、 大规模(Large Scale IC)、超大规模(Very Large Scale IC)、特大规模(Ultra Large Scale IC)等。
1.1.2 双极集成电路中元件的形成过程和元件结构 由典型PN结隔离的掺金TTL电路工艺制作的集 成电路，晶体管的剖面图如图1.2所示。可以看出 它基本是由表面图形和纵向杂质浓度分布所决定， 下面结合主要工艺流程来介绍双极集成电路中元器 件的形成过程及其结构。
E N+
N+-BL
N+
N+-BL P-SUB