高速数字电路PCB设计中的阻抗控制

环测威官网：/阻抗控制技术在高速数字电路设计中非常重要，其中必须采用有效的方法来确保高速PCB 的优异性能。

PCB上高速电路传输线的阻抗计算及阻抗控制

•传输线上的等效模型

图1显示了传输线对PCB的等效影响，这是一种包括串联和多电容，电阻和电感（RLGC 模型）的结构。

串联电阻的典型值在0.25至0.55欧姆/英尺的范围内，并且多个电阻器的电阻值通常保持相当高。随着PCB传输线中增加的寄生电阻，电容和电感，传输线上的总阻抗被称为特征阻抗（Z 0）。在线直径大，线接近电源/接地或介电常数高的条件下，特征阻抗值相对较小。图3示出了具有长度dz的传输线的等效模型，基于该模型，传输线的特征阻抗可以推导为

公式：。在这个公式中，L“传感线”是指传输线上每个单位长度的电感，而C是指传输线上每个单位长度的电容。

环测威官网：/

在上面的公式中，Z 0表示阻抗（欧姆），W表示线的宽度（英寸），T表示线的粗细（英寸），H表示到地面的距离（英寸），是指衬底的相对介电常数，t PD是指延迟时间（ps / inch）。•传输线的阻抗控制布局规则

基于上述分析，阻抗和信号的单位延迟与信号频率无关，但与电路板结构，电路板材料的相对介电常数和布线的物理属性有关。这一结论对于理解高速PCB和高速PCB设计非常重要。而且，外层信号传输线的传输速度比内层传输速度快得多，因此关键线布局的排列必须考虑这些因素。

阻抗控制是实现信号传输的重要前提。但是，根据传输线的电路板结构和阻抗计算公式，阻抗仅取决于PCB材料和PCB层结构，同一线路的线宽和布线特性不变。因此，线路的阻抗在PCB的不同层上不会改变，这在高速电路设计中是不允许的。

本文设计了一种高密度高速PCB，板上大多数信号都有阻抗要求。例如，CPCI信号线的阻抗应为650欧姆，差分信号为100欧姆，其他信号均为50欧姆。根据PCB布线空间，必须使用至少十层布线，并确定16层PCB设计方案。

由于电路板的整体厚度不能超过2mm，因此在堆叠方面存在一些困难，需要考虑以下问题：1）。每个信号层具有与其相邻的图像平面，以保护阻抗和信号质量。

2）。每个电源平面都有完整的接地层，因此可以很好地保证电源的性能。

3）。电路板的堆叠需要平衡，避免电路板翘曲。

环测威官网：/

介质的介电常数设定为4.3。基于上述堆叠设计，应根据计算结果设置线宽和线间距离，以保证信号阻抗的要求。获得线宽，结果如下：

1）。表面层上信号线的宽度为5密耳，阻抗为58.7欧姆。

2）。表面层上CPCI信号线的宽度为4.5密耳，阻抗为61.7欧姆。

3）。内层信号线宽度为4.5mils，阻抗为50.2Ohms。

4）。内层和表层BGA区域的线宽为4mils，表层阻抗为64.6Ohms，内层阻抗为52.7Ohms。5）。内层微带差分线宽度为5mils，线间距离为6mils，阻抗为100.54Ohms。

6）。内层带状线差分线的宽度为4.5mils，线间距离为10mils，阻抗为96.6Ohms。

线之间的距离设置如下：

1）。表面层上信号线（5密耳）之间的距离为5.0密耳。

2）。表面层上CPCI信号线（4.5密耳）之间的距离为9.0密耳。

3）。。内层信号线（4.5密耳）之间的距离为7.0密耳。

4）。表面层和内层之间的线之间的距离为4.0密耳。

5）。内层和它们与其他信号线之间的差分信号线之间的距离应保持至少25密耳。

6）。表面层上和它们与其他信号线之间的差分信号线之间的距离应保持至少20密耳。

后PCB印刷，测试板的阻抗由POLAR-Cits500阻抗测试仪，在下面的表格的结果进行测试。数据表明，在高速PCB设计和制造过程中，阻抗必须控制在500hm％，600Om％和100Omm％的范围内。

LVDS及其对PCB的阻抗控制

•LVDS

环测威官网：/ LVDS是一种高速串行信号传输级，具有传输速度快，功耗低，抗干扰能力强，传输距离远，匹配可行等优点。LVDS的应用领域包括计算机，通信和消费。

•LVDS的阻抗设计

LVDS的电压摆幅仅为350MV，最长传输距离超过10米。为了确保信号在传输线信号传输过程中不受反射信号的影响，传输线的阻抗必须受到单线阻抗50欧姆和差分阻抗100欧姆的控制。在实际应用中，通过设置合理的堆叠厚度和介质参数，调整线宽和线间距，并借助一些高速仿真分析工具计算单线和差分线的阻抗，可以控制阻抗。

但是，大多数情况下，满足单线阻抗和差分阻抗的要求相对困难。一方面，线宽W的调节范围和线S之间的距离由物理设计空间控制。例如，带有BGA或DIP的边缘连接器中的布线和线宽受焊盘尺寸和距离的影响。另一方面，W和S的变化将影响单线和差分阻抗的结果。到目前为止，可以轻松方便地找出预设线宽与线距之间的关系。

•LVDS路由规则

一般而言，差分信号路由是根据阻抗设计规则实现的，其能够确保LVDS质量。在实际路由中，LVDS应符合以下规则：

1）。差分对应尽可能短，线应该是直的，通孔的数量应该缩小。差分对中信号线之间的距离应相同。所有这些规则都有助于避免长路由和多次关闭。关于关闭，应使用45度关闭而不是90度。

2）。差分对之间的距离应保持10次以上，以减少线之间的串扰。必要时，可以在差分对之间放置接地通孔以进行隔离。

3）。LVDS不能跨表面分割。尽管两个差分信号是相互返回路径，但是由于跨表面分裂，信号返回路径不能被削减。然而，由于缺少图像平面，传输线可能导致阻抗不连续。4）。避免层之间的差分信号。在PCB制造期间，层之间的堆叠对准精度远低于同一层中的蚀刻精度加上堆叠期间的介质损耗，所有这些都导致差分对之间的差分阻抗的变化。5）。在阻抗设计中，应使用耦合方法。

6）。应设置合适的PCB堆叠结构，以确保电压电平信号和LVDS之间的隔离。在可能的情况下，可以在不同的层上设置高速TTL / CMOS等信号，与地面和电源层的LVDS路由隔离。

7）。差分信号对应与路由长度兼容。