数字电路各章重点复习

同学们，数电这门课程考察的主要是一些二进制、十进制和十六进制之间转 换，还有就是一些简单的逻辑公式的推理，常用公式的简单计算等等，不是 很难但考察多样，这部分课程不会很难，而且考察的题量也比较小，主要就 是一些逻辑运算和基本门电路的考察。

第一章 逻辑代数基础知识要点一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码（此部分大家查阅一下课本，编者在此不列出具体公式了。

）二、逻辑代数的三种基本运算以及 5 种复合运算的图形符号、表达式和真值表：与、或、非逻辑代数的基本公式消去律： A + AB = A + B 多余项定律： AB + AC + BC = AB + AC反演定律： AB = A + B 基本规则：反演规则和对偶规则四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为：真值表、函数式、逻辑图会从这三种中任一种推出其它二种逻辑函数的最小项表示法：最小项的性质；五、逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简AB + AB = AA+ B = A • BAB + AB = AB + A B吸收律： A + AB = A逻辑代数常用公式：三、逻辑代数的基本公式和常用公式、基本规则例1.1 利用公式法化简 F ( ABCD) = ABC + AB + AD + C + BD解： F ( ABCD) = ABC + AB + AD + C + BD= AB + AB + AD + C + BD= B + AD + C + BD= B + D + AD + C= B+ D+C例 1.2 利用卡诺图化简逻辑函数约束条件为 ( A BC + C = A B + C ) ( AB + AB = B) ( B + BD = B + D) ( D + AD = D) Y ( ABCD ) = ∑ m(3、 6、、 ) 5、 7 101、 4 8) ∑ m(0、2、、一、三极管开、关状态 Y = A + BD第二章门电路知识要点1、饱和、截止条件：截止： V be < V T ， 饱和： i B > I BS =2、反相器饱和、截止判断二、基本门电路及其逻辑符号与门、或非门、非门、与非门、OC 门、三态门、异或；传输门、OC/OD 门及三态门的应用三、门电路的外特性1、输入端电阻特性：对 TTL 门电路而言，输入端通过电阻接地或低电平时，由于输入电流流过 该电阻，会在电阻上产生压降，当电阻大于开门电阻时，相当于逻辑高电平。

I CSβ解：函数 Y 的卡诺图如下：以下内容了解2、输入短路电流I IS输入端接地时的输入电流叫做输入短路电流I IS。

3、输入高电平漏电流I IH输入端接高电平时输入电流4、输出高电平负载电流I OH5、输出低电平负载电流I OL6、扇出系数N O一个门电路驱动同类门的最大数目第三章组合逻辑电路知识要点一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关二、组合逻辑电路的分析方法（按步骤解题）逻辑图→写出逻辑函数式→化简→真值表→逻辑功能三、若干常用组合逻辑电路译码器（74LS138）全加器（真值表分析）数选器（74151 和74153）四、组合逻辑电路设计方法五、用门电路设计1、用译码器、数据选择器实现例3.1试设计一个三位多数表决电路1、用与非门实现2、用译码器74LS138 实现3、用双4 选1 数据选择器74LS153解：1. 逻辑定义设A、B、C 为三个输入变量，Y 为输出变量。

逻辑 1 表示同意，逻辑0 表示不同意，输出变量Y=1 表示事件成立，逻辑0 表示事件不成立。

2. 根据题意列出真值表如表3.1 所示表3.13. 经化简函数Y 的最简与或式为：Y = AB + BC + AC4. 用门电路与非门实现函数Y 的与非—与非表达式为：Y = AB BC AC逻辑图如下：5. 用3—8 译码器74LS138 实现由于74LS138 为低电平译码，故有Y i = m i由真值表得出Y 的最小项表示法为：Y = m3 + m 5 + m 6 + m 7= m3 ⋅ m 5 ⋅ m 6 ⋅ m 7= Y3 ⋅ Y5 ⋅ Y6 ⋅ Y7用74LS138 实现的逻辑图如下：74LS1386. 用双4 选1 的数据选择器74LS153 实现74LS153 内含二片双4 选1 数据选择器，由于该函数Y 是三变量函数，故只需用一个4 选1 即可，如果是 4 变量函数，则需将二个 4 选1 级连后才能实现74LS153 输出Y1 的逻辑函数表达式为：Y1 = A1 A0 D10 + A1 A0 D11 + A1 A0 D12 + A1 A0 D13三变量多数表决电路Y 输出函数为：Y = ABC + A BC + ABC + ABC令A=A1，B=A0，C 用D10~D13 表示，则Y = A B ⋅ 0 + AB ⋅ C + A B ⋅ C + AB ⋅ 1∴D10=0，D11=C，D12=C，D13=1注：实验中 1 位二进制全加器设计：用138 或153 如何实现？1 位二进制全减器呢？一、触发器：能储存一位二进制信号的单元二、各类触发器框图、功能表和特性方程RS：Q n +1 = S + RQ nSR=0JK：D：Q n +1 = J Q n + KQ nQ n +1 = DD121D13A1 A0A B第四章触发器知识要点C D11Y Y0D10逻辑图如下：T ：T'：三、 Q n +1 = T Q n + T Q n Q n +1 = Q n 各类触发器动作特点及波形图画法基本 RS 触发器：S D 、R D 每一变化对输出均产生影响时钟控制 RS 触发器：在 CP 高电平期间 R 、S 变化对输出有影响主从 JK 触发器：在 CP=1 期间，主触发器状态随 R 、S 变化。

CP 下降沿，从触发器按主触发器状态翻转。

在 CP=1 期间，JK 状态应保持不变，否则会产生一次状态变化。

T'触发器：Q 是 CP 的二分频边沿触发器：触发器的次态仅取决于 CP （上升沿/下降沿）到达时输入信号状态。

四、触发器转换时序逻辑电路由组合逻辑电路和存储电路组成。

二、同步时序逻辑电路的分析方法（按步骤解题）逻辑图→写出驱动方程→写出状态方程→写出输出方程→画出状态转换图三、典型时序逻辑电路1. 移位寄存器及移位寄存器型计数器。

2. 用 T 触发器构成二进制加法计数器构成方法。

T 0=1T 1=Q 0···T i =Q i-1 Q i-2 ··Q 1 Q 0·3. 集成计数器框图及功能表的理解4 位同步二进制计数器 74LS161：异步清 0（低电平），同步置数，CP 上升沿计数，功能表 4 位同步十进制计数器 74LS160：同 74LS161同步十六进制加/减计数器 74LS191：无清 0 端，只有异步预置端，功能表双时钟同步十六进制加减计数器 74LS193：有二个时钟 CPU ，CPD ，异步置 0（H ），异步预置关。

一、时序逻辑电路的组成特点：任一时刻的输出信号不仅取决于该时刻的输入信号，还和电路原状态有 第五章 时序逻辑电路知识要点D 触发器和 JK 触发器转换成 T 和 T’触发器（L）四、时序逻辑电路的设计1．用触发器组成同步计数器的设计方法及设计步骤逻辑抽象→状态转换图→画出次态以及各输出的卡诺图→利用卡诺图求状态方程和驱动方程、输出方程→检查自启动（如不能自启动则应修改逻辑）→画逻辑图2．用集成计数器组成任意进制计数器的方法置0 法：如果集成计数器有清零端，则可控制清零端来改变计数长度。

如果是异步清零端，则N 进制计数器可用第N 个状态译码产生控制信号控制清零端，如果是同步清零，则用第N-1 个状态译码产生控制信号，产生控制信号时应注意清零端时高电平还是低电平。

置数法：控制预置端来改变计数长度。

如果异步预置，则用第N 个状态译码产生控制信号如果同步预置，则用第N-1 个状态译码产生控制信号，也应注意预置端是高电平还是低电平。

两片间进位信号产生：有串行进位和并行进位二种方法第六章可编程逻辑器件知识要点一、半导体存储器的分类及功能（了解）从功能上分二、半导体存储器结构（了解）ROM、RAM 结构框图以及两者差异三、RAM 存储器容量扩展位扩展：增加数据位数字扩展：增加存储单元第八章 脉冲波形产生和整形知识要点重点：555 电路及其应用（过难基本不会出）一、用 555 组成多谐振荡器1. 电路组成如图 6.5 所示 占空比： 二、用 555 电路组成施密特触发器1. 电路如图 6.1 所示2. 回差计算2 V T + = V CC3回差 ΔV = V T + − V T − 3. 对应 V i 输入波形、输出波形如图 6.2 所示三、用 555 电路组成单稳电路1. 电路如图 6.3 所示稳态时 V O =0 。

V i2 有负脉冲触发时 V O =1 。

， 1 V T − = V CC 3t R + R 2q = w1 = 1TR 1 + 2R 2充电τ ：(R 1+R 2)C 放电τ ： R 2C 周期：T=(R 1+2R 2)C ln22. 电路参数：图 6.52. 脉宽参数计算3. 波形如图6.4 所示第九章数模和模数转换知识要点一、D/A 转换器D/A 转换器的一般形式为：V O=KD i，K 为比例系数，D i 为输入的二进制数，D/A 转换器的电路结构主要看有权电阻、权电流、权电容以及开关树型D/A 转换器。

权电阻及倒T 型电阻网络D/A 转换器输出电压和输入二进制数之间关系的推导过程。

二、A/D 转换器1. A/D 转换器基本原理取样定理：为保证取样后的信号不失真恢复变量信号，设采样频率为f S ，原信号最高频率为f max ，则f S ≥ 2 f max 。

A/D 转换器过程：采样、保持、量化、编码2. 典型A/D 转换器的工作原理逐次逼近型A/D 转换器原理计数型A/D 转换器原理。