(第五版完全配套)数字电路(精品)第六章6
合集下载
电路第五版课件(第六章)
固有频率
无阻尼时，电路自由振荡的频率。
阻尼比
描述阻尼对振荡的影响程度，影响振荡的幅度和频率。
二阶动态电路的强迫振荡与欠阻尼振荡
强迫振荡
当外部激励频率与固有频率相近时， 电路产生共振现象，振幅迅速增大。
欠阻尼振荡
阻尼比小于1时，电路表现出衰减的 振荡特性，最终达到稳态值。
THANKS FOR WATCHING
当多个电阻首尾相接时，称为电阻的 串联。串联电阻的总电阻等于各电阻 之和。
电阻的并联
当多个电阻的各端点都连接在一起时 ，称为电阻的并联。并联电阻的总电 阻的倒数等于各电阻倒数之和。
电压源与电流源的等效变换
电压源
电压源是一种电源，其输出电压 恒定，而电流则根据负载阻抗变
化。
电流源
电流源是一种电源，其输出电流恒 定，而电压则根据负载阻抗变化。
基尔霍夫定律
基尔霍夫电流定律
基尔霍夫电流定律是电路的基本 定律之一，它指出在任意时刻， 流入一个节点的电流之和等于流 出该节点的电流之和。
基尔霍夫电压定律
基尔霍夫电压定律也是电路的基 本定律之一，它指出在任意时刻 ，沿着闭合回路的电压降之和等 于零。
03
线性电阻电路的分析
电阻的串联与并联
电阻的串联
电路第五版课件(第六 章)
contents
目录
• 第六章导言 • 电路元件与电路模型 • 线性电阻电路的分析 • 电路定理 • 一阶动态电路的分析 • 二阶动态电路的分析
01
第六章导言
电路理论的发展历程
19世纪初
20世纪中叶至今
电路理论起始于法拉第和亨利等科学 家的电磁实验研究，初步形成了电路 理论的基础。
电感元件
无阻尼时，电路自由振荡的频率。
阻尼比
描述阻尼对振荡的影响程度，影响振荡的幅度和频率。
二阶动态电路的强迫振荡与欠阻尼振荡
强迫振荡
当外部激励频率与固有频率相近时， 电路产生共振现象，振幅迅速增大。
欠阻尼振荡
阻尼比小于1时，电路表现出衰减的 振荡特性，最终达到稳态值。
THANKS FOR WATCHING
当多个电阻首尾相接时，称为电阻的 串联。串联电阻的总电阻等于各电阻 之和。
电阻的并联
当多个电阻的各端点都连接在一起时 ，称为电阻的并联。并联电阻的总电 阻的倒数等于各电阻倒数之和。
电压源与电流源的等效变换
电压源
电压源是一种电源，其输出电压 恒定，而电流则根据负载阻抗变
化。
电流源
电流源是一种电源，其输出电流恒 定，而电压则根据负载阻抗变化。
基尔霍夫定律
基尔霍夫电流定律
基尔霍夫电流定律是电路的基本 定律之一，它指出在任意时刻， 流入一个节点的电流之和等于流 出该节点的电流之和。
基尔霍夫电压定律
基尔霍夫电压定律也是电路的基 本定律之一，它指出在任意时刻 ，沿着闭合回路的电压降之和等 于零。
03
线性电阻电路的分析
电阻的串联与并联
电阻的串联
电路第五版课件(第六 章)
contents
目录
• 第六章导言 • 电路元件与电路模型 • 线性电阻电路的分析 • 电路定理 • 一阶动态电路的分析 • 二阶动态电路的分析
01
第六章导言
电路理论的发展历程
19世纪初
20世纪中叶至今
电路理论起始于法拉第和亨利等科学 家的电磁实验研究，初步形成了电路 理论的基础。
电感元件
数字电子技术第五版阎石第五版第6章的习题答案
第六章习题课后一、选择题1．PROM和PAL的结构是。
A.PROM的与阵列固定，不可编程B. PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D. PAL的与阵列可编程2．PAL是指。
A.可编程逻辑阵列B.可编程阵列逻辑C.通用阵列逻辑D.只读存储器3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4．PLD器件的基本结构组成有。
A.输出电路B.或阵列C. 与阵列D. 输入缓冲电路5．PLD器件的主要优点有。
A.集成密度高B. 可改写C.可硬件加密D. 便于仿真测试6．GAL的输出电路是。
A.OLMCB.固定的C.只可一次编程D.可重复编程7．PLD开发系统需要有。
A.计算机B. 操作系统C. 编程器D. 开发软件8．只可进行一次编程的可编程器件有。
A.PALB.GALC.PROMD.PLD9．可重复进行编程的可编程器件有。
A.PALB.GALC.PROMD.ISP-PLD10．ISP-PLD器件开发系统的组成有。
A.计算机B.编程器C.开发软件D.编程电缆11．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。
A.PALB.GALC.PROMD.PLA12.GAL16V8的最多输入输出端个数为。
A.8输入8输出B.10输入10输出C.16输入8输出D.16输入1输出13一个容量为1K×8的存储器有个存储单元。
A.8B. 8192C.8000D. 8K14．要构成容量为4K×8的RAM，需要片容量为256×4的RAM。
A. 8B.4C. 2D.3215．寻址容量为16K×8的RAM需要根地址线。
A. 8B. 4C.14D.16KE. 1616．RAM的地址码有8位，行、列地址译码器输入端都为4个，则它们的字线加位线共有条。
A.8B.16C.32D.25617．某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。
电路 第五版 邱关源 第6章(新版)
3.并联的等效电感 并联的等效电感
串联的等效电感等于各个电感之和； 串联的等效电感等于各个电感之和； 并联等效电感的倒数等于各个电感倒数之和
本章小结
• 电容和电感元件的性质，作用 电容和电感元件的性质， • 电容和电感元件特性（库伏特性和伏安特 电容和电感元件特性（ 性） • 电容和电感元件的功率及能量 • 电容和电感串并联的等效电容
• 关于电感元件的结论： 关于电感元件的结论：
（1）电感元件是一个无源元件，动态元件，具有 ）电感元件是一个无源元件，动态元件， 记忆”功能的元件， “记忆”功能的元件， 短路直流的作用 （2）能储存和释放能量。具有短路直流的作用 ）能储存和释放能量。具有短路直流
（ ） 注: 1）实际的电感线圈的模型可用线性电感元件和电阻元 件串联组合。 件串联组合。 （2）非线性电感元件韦安特性不是直线 ）非线性电感元件韦安特性不是直线, 电感元件 （3）L ） 元件的参数
第六章： 第六章：储能元件
• 本章的重点： 1.电容和电感元件的特性和伏安关系 2.电容和电感的串并联的等效参数 • 本章难点： 对电容和电感元件特性的理解
§6-1 电容元件
一、电容元件符号： 电容元件符号： 二、电容元件特性（库伏特性） 电容元件特性（库伏特性）
任何时刻， 任何时刻 ， 当电压的参考方向 与电容元件极板上存储电荷的方向 一致时，电荷q与电压 成正比。 一致时，电荷 与电压 u 成正比。 C
分部电容，三极管极间存在的杂散电容。 分部电容，三极管极间存在的杂散电容。 (2)实际电容元件的模型是电容和电阻元件的并联组合。 实际电容元件的模型是电容和电阻元件的并联组合。 实际电容元件的模型是电容和电阻元件的并联组合
(3)非线性电容元件库伏特性不是直线，如变容 非线性电容元件库伏特性不是直线，
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
康华光第五版数电答案数电课后答案康华光第五版(完整)
康华光第五版数电答案数电课后答案康华光第五版(完整)第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数 0001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB 0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于（2）127 （4）2.718 解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43（3）254.25 解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+（2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0011，则（00011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1111,1101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式 (3)（A⊕B）=AB+AB 解：真值表如下 A B AB +AB 0 0 01 011 011 0 0 0 01 01 0 0 0 011 0 0111 由最右边2栏可知，与+AB的真值表完全相同。
《数字电子技术基础》第五版阎石第6章
取决于该时刻电由路触的发输器入保存 还取决于前一时刻电路的状态
时序电路： 组合电路 + 触发器
电路的状态与时间顺序有关
输 X1 入 Xp
…
组合电路
…
Y1 输 Ym 出
Q1 Qt …
存储电路
W1 … Wr
时序电路在任何时刻的稳定输出，不仅与 该时刻的输入信号有关，而且还与电路原来的 状态有关。
构成时序逻辑电路的基本单元是触发器。
输出方程
Y (( AQ1Q2 ) ( AQ1Q2 )) AQ1Q2 AQ1Q2
③计算、 Y
列状态转 换表
输A入Q1Q2现 AQ态1Q2
A Q2 Q1
000
001
010
QQ102*1*
Q11 A0
Q1
1 0 Q2
101
110
111
次态
Q2* Q1*
寄存器和移位寄存器
一、寄存器 在数字电路中，用来存放二进制数据或代码
的电路称为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进制 代码的寄存器，需用n个触发器来构成。
01 10 11 00 11
00 01 10
输出
Y
0 0 0 1 1 0 0 0
QQ2*1*DD21
Q1 A
Q1
Q2
Y AQ1Q2 AQ1Q2
转换条件
画状态转换图
输入 现 态
电路状态 A/Y
A
Q2 Q1
Q2Q1
0
转换方向 0
0
00 1/0 01
0 1
0/1 1/1
数字电路-第六章 正弦波振荡电路
(4) 稳幅环节：使振幅稳定、改善波形。有的振荡电路的稳幅是 通过负反馈实现的。
二、振荡电路的分析
• 首先判断它能否产生正弦波振荡。
• 对能振荡的电路，其振荡频率可根据选频 网络选频条件推算，为了保证振荡电路起 振，必须由起振条件确定电路的某些参数。
1、 判断能否产生正弦波振荡的步骤
(1) 检查电路的基本组成，一般应包含放大电路、 反馈网络、选频网络和稳幅环节等。
(2) LC振荡电路：选频网络由L、C元件组成。可分为变 压器反馈式、电感三点式和电容三点式等3种LC振荡电路。
(3) 石英晶体振荡电路：选频作用主要依靠石英晶体谐振 器来完成。根据石英晶体谐振器的工作状态和联接形式的 不同，可以分为并联式和串联式两种石英晶体振荡电路。
6.3 RC振荡器
一、 电路组成
6.1 正弦波振荡电路的基本原理
一、产生振荡的条件
+
Vd′
Vo
基本放大电路 A
放大电路净输入电压：
Vi=0
Vi+ Vf
+
.
.
.
Vd' = Vi + V f
反馈网络 F Vf
.
.
产生正弦波振荡时，应满足振：荡V条d件' = V f
（电路维持振荡的平衡条件）
A& F&
=1
.
..
••
V f = F VO
1 振荡的基本概念 2 RC振荡器
6.0 振荡的基本概念
振荡器是一种不需外加信号激励就能直接将
直流能源转换成具有一定频率、一定幅度和一 定波形的交流能量输出的电路
– 从能量的观点看，放大器是一种在输入信号控 制下，将直流电源提供的能量转变为按输入信号 规律变化的交变能量的电路 – 而振荡器是不需要输入信号控制，就能自动地 将直流电源的能量转变为特定频率和幅度的交变 能量的电路
二、振荡电路的分析
• 首先判断它能否产生正弦波振荡。
• 对能振荡的电路，其振荡频率可根据选频 网络选频条件推算，为了保证振荡电路起 振，必须由起振条件确定电路的某些参数。
1、 判断能否产生正弦波振荡的步骤
(1) 检查电路的基本组成，一般应包含放大电路、 反馈网络、选频网络和稳幅环节等。
(2) LC振荡电路：选频网络由L、C元件组成。可分为变 压器反馈式、电感三点式和电容三点式等3种LC振荡电路。
(3) 石英晶体振荡电路：选频作用主要依靠石英晶体谐振 器来完成。根据石英晶体谐振器的工作状态和联接形式的 不同，可以分为并联式和串联式两种石英晶体振荡电路。
6.3 RC振荡器
一、 电路组成
6.1 正弦波振荡电路的基本原理
一、产生振荡的条件
+
Vd′
Vo
基本放大电路 A
放大电路净输入电压：
Vi=0
Vi+ Vf
+
.
.
.
Vd' = Vi + V f
反馈网络 F Vf
.
.
产生正弦波振荡时，应满足振：荡V条d件' = V f
（电路维持振荡的平衡条件）
A& F&
=1
.
..
••
V f = F VO
1 振荡的基本概念 2 RC振荡器
6.0 振荡的基本概念
振荡器是一种不需外加信号激励就能直接将
直流能源转换成具有一定频率、一定幅度和一 定波形的交流能量输出的电路
– 从能量的观点看，放大器是一种在输入信号控 制下，将直流电源提供的能量转变为按输入信号 规律变化的交变能量的电路 – 而振荡器是不需要输入信号控制，就能自动地 将直流电源的能量转变为特定频率和幅度的交变 能量的电路
数字电子技术课件第六章 时序逻辑电路(调整序列码)0609
（3）移入数据可控的并行输入移位寄存器
Z
M
Z D3 X Q3MX Q3NX
N 0 1 0 1
Q3n+1 置0 Q3不变 Q3计翻 置1
0 0 1 1
X 0, Z D3 同步（并行）置数 X 1, Z M Q3 NQ3 右移
右移数据由MN组合而定
3、双向移位寄存器 加选通门构成。
t1
t2
t3
存1 个 数 据 占 用1 个 cp
D1 D2 D3、 Q1 Q2 Q3波形略
二、移位寄存器
移位：按指令(cp),触发器状态可 向左右相邻的触发器传递。 功能：寄存，移位。
构成：相同的寄存单元（无空翻触发器）
共用统一的时钟脉冲（同步工作） 分类：单向、双向
1、单向移位寄存器（4位，右移为例，JK触发器构成） （1）电路：4个相同寄存单元(4个JK触发器)； 同步cp为移位指令； 移1(即: Qn+1 =1) → J=1，K=0 移0(即: Qn+1 =0) → J=0，K=1
1
4个脉冲以后 可从Q3～Q0并 行输出1101
2、并行输入移位寄存器
可预置数的移 位寄存器
（1）选通门——与或逻辑，2选1数据选择器 A B X X:控制信号 F=AX+BX X=1,F=A X=0,F=B
1
&
≥1
F
（2）电路（4位，右移，JK触发器构成）
X控制信号：X＝0，置数； X＝1，右移。 Dr右移数据输入端。 D3～D0并行数据输入端。
X控制信号：X＝0，左移，DL左移数据输入端。 X＝1，右移，Dr右移数据输入端；
双向移位寄存器示例，X控制信号：X＝0，左移， X＝1，右移，
《数字电子技术基础》第五版课件第六章_时序逻辑电路
例
J Q0 CP CP
K Q0
J Q1 CP
K Q1
J Q2 CP
K Q2
J Q3 CP K Q3
异步时序电路，时钟方程：
1
CP0 CP
写
CP1 CP3 Q0
均为下降沿触发
方 程
CP2 Q1 驱动方程： J 0 K 0 1
式
J1 Q3n
K1 1
J2 K2 1
J3 Q2nQ1n K3 1
《数字电子技术基础》第五版
第六章 时序逻辑电路
6.1 概述
《数字电子技术基础》第五版
一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还 与电路原来的状态有关。
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
0010
0011
0100
1101
1001 1000
0111
0110
0101
1100
CP
01 0 1 0 1 0 1 0 1 0 Q0
Q1 0 0
1
1
0
0
1
1
0
0
0
Q2 0 0 0 0 1 1 1 1 0 0 0
Q3 0 0 0 0 0 0 0 0 1 1 0
《数字电子技术基础》第五版
5
电路功能
从状态图和时序图可以看出，此电 路为异步十进制加法计数器。
Q3
Q0n1 Di、Q1n1 Q0n、Q2n1 Q1n、Q3n1 Q2n
输入 Di CP
现态
Q0n Q1n Q2n Q3n
第六章 数字电路基本器件及组合逻辑电路 第四节TTL集成逻辑门
非门处于关态时输出端得到的高电平值。典型值为3.6V。 b.输出低电平UOL：当输入全为高电平时，与非门处于开
态时输出端得到的低电平值。典型值为0.3V。 c.关门电平Uoff：在保证输出电压为额定高电平3.6V的
90％时，允许的最大输入低电平值。一般Uoff≥0.8V。
数字电路基本器件及组合逻辑电路
即总的输出P为二个OC门单独输出P1和P2的“与”，等效 电路如图6－21 (b)所示。可见，OC与非门的“线与”可以 用来实现与或非逻辑功能。
数字电路基本器件及组合逻辑电路
②实现“总线”（BUS）传输 如果将多个OC与非门按图6－22所示连接，当某一个门 的选通输入Ei为“1”，其他门的选通输入皆为“0”时，这 时只有这个OC门被选通，它的数据输入信号Di就经过此选通 门被送上总线（BUS）。为确保数据传送的可靠性，规定任 何时刻只允许一个门的输出数据被选通，也就是只能允许一 个门挂在数据传输总线（BUS）上，因为若多个门被选通， 这些OC门的输出实际上会构成“线与”，就将使数据传送出 现错误。
TTL与非门是采用双极型的晶体管－晶体管形式集成的 与非逻辑门电路。
数字电路基本器件及组合逻辑电路
6.4.1 TTL与非门电路组成
图6－13是TTL与非门（CT54／74系列）的典型电路，它 由三部分组成：
输入级：由多发射极管VT1和电阻R1组成，完成“与” 逻辑功能。
中间级：由VT2和电阻R2、R3组成，从VT2的集电极和发 射极同时输出两个相位相反的信号，作为VT3、VT4输出级的 驱动信号，使VT3、VT4始终处于一管导通而另一管截止的工 作状态。
数字电路基本器件及组合逻辑电路
6.4.4 集成与非门芯片介绍 常用的TTL与非门集成电路有7400和7420等芯片，采用
态时输出端得到的低电平值。典型值为0.3V。 c.关门电平Uoff：在保证输出电压为额定高电平3.6V的
90％时，允许的最大输入低电平值。一般Uoff≥0.8V。
数字电路基本器件及组合逻辑电路
即总的输出P为二个OC门单独输出P1和P2的“与”，等效 电路如图6－21 (b)所示。可见，OC与非门的“线与”可以 用来实现与或非逻辑功能。
数字电路基本器件及组合逻辑电路
②实现“总线”（BUS）传输 如果将多个OC与非门按图6－22所示连接，当某一个门 的选通输入Ei为“1”，其他门的选通输入皆为“0”时，这 时只有这个OC门被选通，它的数据输入信号Di就经过此选通 门被送上总线（BUS）。为确保数据传送的可靠性，规定任 何时刻只允许一个门的输出数据被选通，也就是只能允许一 个门挂在数据传输总线（BUS）上，因为若多个门被选通， 这些OC门的输出实际上会构成“线与”，就将使数据传送出 现错误。
TTL与非门是采用双极型的晶体管－晶体管形式集成的 与非逻辑门电路。
数字电路基本器件及组合逻辑电路
6.4.1 TTL与非门电路组成
图6－13是TTL与非门（CT54／74系列）的典型电路，它 由三部分组成：
输入级：由多发射极管VT1和电阻R1组成，完成“与” 逻辑功能。
中间级：由VT2和电阻R2、R3组成，从VT2的集电极和发 射极同时输出两个相位相反的信号，作为VT3、VT4输出级的 驱动信号，使VT3、VT4始终处于一管导通而另一管截止的工 作状态。
数字电路基本器件及组合逻辑电路
6.4.4 集成与非门芯片介绍 常用的TTL与非门集成电路有7400和7420等芯片，采用
电路 第五版 高等教育出版社 邱关源 第六章 课件
讨论：
(1) u的大小取决与 i 的变化率，与 i 的大小无关；
(微分形式)（动态元件）
(2) 电感元件是一种记忆元件；(积分形式) (3) 当 i 为常数(直流)时，di/dt =0 u=0。 电感在直流电路中相当于短路；
(4) 表达式前的正、负号与u，i 的参考方向有关。当
u，i为关联方向时，u=Ldi/dt； u，i为非关联方向时，u= –Ldi/dt 。
6、电容元件
q =Cu
电压和电流取关联参考方向时 dq du i C dt dt 电容是一个动态元件，对于直流相当于开路。
u(t ) 1 C idξ u( t 0 ) 1 C
t t
0
t
idξ
电容是一个具有记忆的元件。
du p吸 ui u C dt
1 2 WC Cu (t ) 2
§6 -3 电容、电感元件的串联和并联
电容和电感元件为串、并联组合时，可以用一个等效 电容或等效电感来替代。
1、电容的串、并联
n个电容串联时，等效电容由下式决定。 1 1 1 1 Ceq C1 C2 Cn n个电容并联时，等效电容为各电容之和。
Ceq C1 C2 Cn
线性电容元件：任何时刻，电容元件极板上的电荷q与
电压 u 成正比。
C 电路符号
1. 元件特性
与电容有关两个变量: C, q
i 对于线性电容，有： q =Cu +
+
u –
C
–
q C u
def
C 称为电容器的电容
电容 C 的单位：F (法)
(Farad，法拉)
F= C/V = A•s/V = s/ 常用F，nF，pF等表示。
电子技术基础(数字部分)第五版课件第六章
数字系统的设计举例
计数器设计
利用触发器和门电路设计一个计 数器，实现二进制数的加法运算。
序列检测器设计
利用寄存器和门电路设计一个序 列检测器，检测输入数据中是否
出现某一特定序列。
数字钟设计
利用计数器、寄存器、译码器等 设计一个数字钟，显示当前时间。
THANKS FOR WATCHING
感谢您的观看
。
译码器
将二进制码转换为输出信号的 电路，常用于数据解码和显示
。
数据选择器
根据输入信号选择输出信号的 电路，常用于多路复用和数据
选择。
加法器
实现二进制加法的电路，常用 于数字计算和数据处理。
03
时序逻辑电路
时序逻辑电路概述
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与电路的过去状态
可编程阵列逻辑的应 用
可编程阵列逻辑在数字系统设计中也 具有广泛的应用，如数字信号处理、 图像处理、通信等领域。通过编程， 可编程阵列逻辑可以实现各种数字逻 辑功能，从而简化数字系统的设计过 程。与可编程逻辑器件相比，可编程 阵列逻辑的灵活性更高，可以实现更 复杂的数字逻辑功能。
05
数字系统设计初步
逻辑门电路的实现
介绍如何利用晶体管等元件实现逻辑门电路，包括基本元件的选择 和电路设计的基本原则。
逻辑函数的表示方法
01
02
03
真值表
通过真值表表示逻辑函数， 可以直观地看出函数的输 入和输出之间的关系。
逻辑表达式
使用逻辑代数的基本运算 来表示逻辑函数，可以方 便地进行函数的化简和分 析。
卡诺图
通过卡诺图来表示逻辑函 数，可以直观地看出函数 的最简形式，便于分析和 设计数字电路。
数电6.6(第五版)—康华光
6.6.3 状态图的 状态图的Verilog HDL建模 建模
描述状态图是十分方便的， 用Verilog描述状态图是十分方便的，可以直接写出描 描述状态图是十分方便的 述语句。描述状态图的方法很多，最常用的是利用 述语句。描述状态图的方法很多，最常用的是利用always 语句和case语句。下图是一个有3个状态的状态图，可用于 语句。下图是一个有 个状态的状态图 个状态的状态图， 语句和 语句 检测连续输入序列110。 检测连续输入序列 。
6.6.1 移位寄存器的 移位寄存器的Verilog HDL建模 建模
下面例子通过行为级描述语句always描述了一个 位双 描述了一个4位双 下面例子通过行为级描述语句 描述了一个 向移位寄存器，它有两个选择输入端、 向移位寄存器，它有两个选择输入端、两个串行数据输 入端、4个并行数据输入端和 个并行输出端，的功能与 个并行数据输入端和4个并行输出端 入端、 个并行数据输入端和 个并行输出端， 74194类似。它有5种功能：异步置 、同步置数、左移、 类似。它有 种功能 异步置0、同步置数、左移、 种功能： 类似 右移和保持原状态不变。 右移和保持原状态不变。
6.6.2 计数器的 计数器的Verilog HDL建模 建模
下面通过一实例介绍同步二进制计数器。 下面通过一实例介绍同步二进制计数器。该 模块具有 异步置0、 位同步二进制计数器， 异步置 、并行置数功能 的4位同步二进制计数器，完成 位同步二进制计数器 的功能同74161类似。 类似。 的功能同 类似
//Behavioral counter with parallel load and enable //See Fig.6.5.13 and Table 6.5.6 module counter74x161(CET,CEP,PE,D,Q,CP,CR,TC); input CET,CEP,PE,CP,CR; input [3:0] D; output TC; output[3:0] Q; reg [3:0] Q; wire CE; assign CE=CET&CEP; assign TC=CET&(Q==4’b1111); always @(posdege CP or negedge CR) if(~CR) Q<=4’b0000; else if (~PE) Q<=D; else if Q<=Q; else if Q<=Q+1’b1; endmodule
电子技术基础数字部分第五版康光华主编第6章习题答案
第六章作业答案解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。
00/010/06.1.8已知状态表如表题6.1.8所示，若电路的初始状态为Q 1Q 0=00，输入信号A 的波形如图题6.1.8所示，输出信号为Z ，试画出Q 1Q 0的波形（设触发器对下降沿敏感）。
解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：CPAQQ16.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
CP AZ解：由电路图可写出该电路的状态方程和输出方程分别为：1n n Q A Q Z AQ+=⊕=状态图如下所示：0/1Q 和Z 的波形如下所示：CP A Q Z6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A CPZ解：电路的激励方程组为：10101011J Q K AQ J Q K ==== 状态方程组为：()11101101100nn n nnnnnn n Q Q Q QQ Q AQ Q Q Q A ++==+=+输出方程为： 10Z AQ Q =根据状态方程组和输出方程可列出状态表如下：状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D 触发器设计时的最简激励方程组。
解：由状态图可知，要实现该时序电路需要用3个D 触发器。
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下：22110nnnD Q D Q D Q === 6.3.5试用下降沿触发的JK 触发器和最少的门电路实现图6.3.5所示的Z 1和Z 2输出波形。
Z Z解：从Z 1和Z 2输出波形可以看出，对于每一个Z 1或Z 2周期，均可等分为4段时间间隔相等的状态，即Z 2 Z 1=00、Z 2 Z 1=01、Z 2 Z 1=11和Z 2 Z 1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。
第六章清华11662
z1g1(x1,x2, ,xi,q 1,q2, ,ql) zkg1(x 1,x2, ,xi,q 1,q2, ,ql)
驱 动 YF 方 (X ,Q )程
q 1*h 1(z1,z2, ,zi,q 1,q 2, ,q l) q lh l(z1,z2, ,zi,q 1,q 2, ,q l)
《数字电子技术基础》第五版
②减法计数器
基本原理：对二进
制减法计数器进
T0 1
行修改，在0000
时减“1”后跳变 T 1Q 0 Q 0 (Q 3 Q 2 Q 1 )
为1001，然后按
二进制减法计数
就行了。T 2 Q 1 Q 0 Q 1 Q 0 (Q 1 Q 2 Q 3 )
4. 由此得出规律，若用T触 发器构成计数器，则第i 位触发器T输i 入Q端i1QTii的2.逻..Q0 辑式应为T：0 1
《数字电子技术基础》第五版
《数字电子技术基础》第五版
器件实例：74161
《数字电子技术基础》第五版
CLR D K L D EE P工T 作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
③从给定电路写出输出方程。
例：
《数字电子技术基础》第五版
TTL电路
1.写驱动方程：
JJ21Q(Q1 , 2Q3
), K
2
K1 1 (Q1Q3 )
J3 Q1Q2 ,
K3 Q2
3.输 出 方 程 Y Q2Q3
2.代入 JK触发器的特性 Q*方 J程 Q（ KQ，得状态方程
T3 Q2Q1Q0
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
11状态，Y 输出1，且电路状态将在下一个CP上升沿回到00。 输出信号Y的下降沿可用于触发进位操作。
Q1Q0 A/Y 0/0 00 1/0 01 0/0
CP
1
2
3
4
5
6
7
8
9 ①
1 0
A
1/1
1/0
Q0
Q1
11 0/0
1/0
10 0/0
Y ②
例2 试分析如图所示时序电路的逻辑功能。
解：
1.了解电路组成。 电路是由两个JK触发器组成的莫尔型同步时序电路。 2.写出下列各逻辑方程式： 激励方程 J1=K1=1 J2=K2=X Q1 输出方程
例3 分析下图所示的同步时序电路。
&
1D CP ＞C1 FF0
Q0
1D ＞C1 FF1 Z0
Q1
1D ＞C1 FF2 Z1
Q2
Qn 1 D
Q0
Q1
Q2
Z2
1.根据电路列出逻辑方程组:
输出方程组
激励方程组
Z0=Q0
Z1=Q1
Z2=Q2
D0
n n Q1 Q0
n D1 Q 0 n D 2 Q1
状态方程 :
Sn+1＝f3(E，Sn) 表达存储电路从现态到次态的转换关系式
j I i 组合 电路 k m E 存储电路 S
O
2、异步时序电路与同步时序电路
同步： 时序电路 异步：
存储电路里所有触发器有一个统一的时钟源，它们的状态在 同一时刻更新。
没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是 同时发生的。
同步时序逻辑电路的设计是分析的逆过程,其任务是根据实
际逻辑问题的要求，设计出能实现给定逻辑功能的电路。
6.3.1 设计同步时序逻辑电路的一般步骤
同步时序电路的设计过程
由给定的逻 辑功能建立 原始状态图 和原始状态 表
状态 化简
状态 分配
选择 触发 器类 型
确定 激励方程组 和 输出方程组
画出 逻辑图 并检查 自启动 能力
2、熟练掌握时序逻辑电路的分析方法
3、熟练掌握时序逻辑电路的设计方法 4、熟练掌握典型时序逻辑电路计数器、寄存器、移位 寄存器的逻辑功能及其应用。 5、正确理解时序可编程器件的原理及其应用。
6、学会用Virelog HDL设计时序电路及时序可编程逻辑器件的方法。
6.1 时序逻辑电路的基本概念 6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达
1J FF1 FF2 X ―1‖ CP Q1 1J =1 1J
Q2
＞C
1 1K Q1
＞C
1 1K Q2 & Y
Y=Q2Q1
＞C
将激励方程代入JK触发器的特性方程得状态方程 FF1
J1=K1=1
FF2
J2=K2=X Q1
Qn1 JQn KQn
Q
n1
JQ KQ
n
n
Q
n 1 1
A=1
00
01 10 11
10/0 01/0 11/0 01/0
2.根据状态表画出状态图
状态表
0/0
1/0
QQ
00 01 10 11
n 1
n 0
n Q1n1Q0 1 / Y
0/1
A=0 00/0
A=1 10/0 01/0 11/0 01/0
1/0
00
01
0 0/ 1 00/1
0 0/ 1
0/1 1/0
析过程主要是列出电路状态表或画出状态图、工作波形图。
6.2.1 分析同步时序逻辑电路的一般步骤:
1.了解电路的组成： 电路的输入、输出信号、触发器的类型等 2. 根据给定的时序电路图,写出下列各逻辑方程式： (１) 输出方程； (２) 各触发器的激励方程; （3）状态方程: 将每个触发器的驱动方程代入其特性方程得状态方程.
n n Q 0 1 A Q 0
Q1n Q 0n
00
01
n Q1n1Q0 1 / Y
A=0
A=1
n n n Q1 1 ( AQ0 ) Q1
00/0
01/0 10/0 11/0
01/0
10/0 11/0 00/1
Y =A Q1Q0
10 11
(4) 画出状态图
Q1Q0 A/Y 0/0 00 1/0 01 0/0
6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的模型与分类
1. 时序电路的一般化模型
j I i 组合 电路 k m
结构特征: *电路由组合电路和存储电路组成。 *电路存在反馈。
O S
E
存储电路
输出方程:
O＝f1(I，S) 表达输出信号与输入信号、状态变量的关系式
激励方程:
E＝f2(I，S) 表达了激励信号与输入信号、状态变量的关系式
n 1
X/Y Q2Q1 0/0
X=0 0 1/0 1 0/0 1 1/0 0 0/1
X=1 1 1/0 0 0/0
00
1/0
01
0/1
0 1/0 1 0/1
1/0 1/1
11 0/0
1/0
0/0
10
根据状态转换表，画出波形图。
CP
n Q1nQ0n Q1n1Q0 1
Z 0 0 0 1
A
A= 0 00 01 10 11 01 10 11 00
A= 1 11 00 01 10
QQ0 1 QQ1 2
1
0
0
1
1 1
0
1 1
0 1
1 0
0
Z
４.确定电路的逻辑功能. •X=0时
00
01
10
11
X/Y Q2Q1 00 0/0 1/0 01
电路进行加1计数 •X=1时
00
11
10
01
0/1 1/0 1/1 11 0/0 10 1/0 0/0
电路进行减1计数 。 电路功能：可逆计数器 Y可理解为进位或借位端。
X “ 1” CP 1J
Q1
=1 1J
Q2
& Z CP 1D
＞
1D Q0 Q0
＞
＞C1
1K FF 1 Q1
＞ C1
1K FF 2 Q2 & Y
FF0
FF1
Q1 Q1
6.1.2 时序电路功能的表达方法
1. 逻辑方程组
A ≥1 & D0 Q0 Q0
输出方程
Y ( Q0 Q1 ) A
激励方程组
1D C1 FF0
1 Q 1 Q Q
n 1 n 1
n 1
Q2n1 X Q1n Q2n X Q1n Qn 2
n Q2n1 X Q1n Q2
整理得：
3.列出其状态转换表，画出状态转换图和波形图
Q
n 1 1
Q
n 1
n Q2 n1 X Q1n Q2
(1)根据给定的逻辑功能建立原始状态图和原始状态表
①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。
6.2.1 分析同步时序逻辑电路的一般步骤 6.2.2 同步时序逻辑电路分析举例
6.2 时序逻辑电路的分析
时序逻辑电路分析的任务：
分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律， 进而确定电路的逻辑功能。
分析过程的主要表现形式: 时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以,分
CP
000 001
Q0 Q1 Q2
TCP
011 110 100 010 101
111
Q2Q1Q0
米利型和穆尔型时序电路
米利型电路 电路的输出是输入变量A及触发器输出Q1、 Q0 的函数， 这类时序电路亦称为米利型电路
I
i
组 合 电 路 CP 或 CP
E k 存储电路
S m
组 合 电 路
j O
穆尔型电路
状态方程组
Q0n Q
n 1
A
Q1n1Q0n1
0 1 0 0 0 0 0 1
Y
0 0 0 0
0 0 1 1
0 1 0 1
0 0 1 0
n n Q1 1 Q0 A
1 1
0 0
1 1
0 1
0 1
0 1
0 0
0 1
0 1
1 0
1 0
n Q0 1
n ( Q0
n Q1
)A
1 1
将状态转换真值表转换为状态表
(2) 根据电路列出三个方程组 输出方程组: 激励方程组: T0=A T1=AQ0
Y=AQ1Q0
将激励方程组代入T触发器的特性方程得状态方程组
Q n1 T Q n T Q n TQ n
n n Q0 1 A Q0 n n n Q1 1 ( AQ0 ) Q1
(3) 根据状态方程组和输出方程列出状态表
100 110 001 010 100 110
n n Q 2 1 D 2 Q1
2.列出其状态表
110 111
3. 画出状态图
状态表
n n n Q 2 Q1 1 Q 0
n n n Q2 1Q1 +1Q0 1
Q1Q0 A/Y 0/0 00 1/0 01 0/0
CP
1
2
3
4
5
6
7
8
9 ①
1 0
A
1/1
1/0
Q0
Q1
11 0/0
1/0
10 0/0
Y ②
例2 试分析如图所示时序电路的逻辑功能。
解：
1.了解电路组成。 电路是由两个JK触发器组成的莫尔型同步时序电路。 2.写出下列各逻辑方程式： 激励方程 J1=K1=1 J2=K2=X Q1 输出方程
例3 分析下图所示的同步时序电路。
&
1D CP ＞C1 FF0
Q0
1D ＞C1 FF1 Z0
Q1
1D ＞C1 FF2 Z1
Q2
Qn 1 D
Q0
Q1
Q2
Z2
1.根据电路列出逻辑方程组:
输出方程组
激励方程组
Z0=Q0
Z1=Q1
Z2=Q2
D0
n n Q1 Q0
n D1 Q 0 n D 2 Q1
状态方程 :
Sn+1＝f3(E，Sn) 表达存储电路从现态到次态的转换关系式
j I i 组合 电路 k m E 存储电路 S
O
2、异步时序电路与同步时序电路
同步： 时序电路 异步：
存储电路里所有触发器有一个统一的时钟源，它们的状态在 同一时刻更新。
没有统一的时钟脉冲或没有时钟脉冲，电路的状态更新不是 同时发生的。
同步时序逻辑电路的设计是分析的逆过程,其任务是根据实
际逻辑问题的要求，设计出能实现给定逻辑功能的电路。
6.3.1 设计同步时序逻辑电路的一般步骤
同步时序电路的设计过程
由给定的逻 辑功能建立 原始状态图 和原始状态 表
状态 化简
状态 分配
选择 触发 器类 型
确定 激励方程组 和 输出方程组
画出 逻辑图 并检查 自启动 能力
2、熟练掌握时序逻辑电路的分析方法
3、熟练掌握时序逻辑电路的设计方法 4、熟练掌握典型时序逻辑电路计数器、寄存器、移位 寄存器的逻辑功能及其应用。 5、正确理解时序可编程器件的原理及其应用。
6、学会用Virelog HDL设计时序电路及时序可编程逻辑器件的方法。
6.1 时序逻辑电路的基本概念 6.1.1 时序逻辑电路的模型与分类 6.1.2 时序电路逻辑的表达
1J FF1 FF2 X ―1‖ CP Q1 1J =1 1J
Q2
＞C
1 1K Q1
＞C
1 1K Q2 & Y
Y=Q2Q1
＞C
将激励方程代入JK触发器的特性方程得状态方程 FF1
J1=K1=1
FF2
J2=K2=X Q1
Qn1 JQn KQn
Q
n1
JQ KQ
n
n
Q
n 1 1
A=1
00
01 10 11
10/0 01/0 11/0 01/0
2.根据状态表画出状态图
状态表
0/0
1/0
00 01 10 11
n 1
n 0
n Q1n1Q0 1 / Y
0/1
A=0 00/0
A=1 10/0 01/0 11/0 01/0
1/0
00
01
0 0/ 1 00/1
0 0/ 1
0/1 1/0
析过程主要是列出电路状态表或画出状态图、工作波形图。
6.2.1 分析同步时序逻辑电路的一般步骤:
1.了解电路的组成： 电路的输入、输出信号、触发器的类型等 2. 根据给定的时序电路图,写出下列各逻辑方程式： (１) 输出方程； (２) 各触发器的激励方程; （3）状态方程: 将每个触发器的驱动方程代入其特性方程得状态方程.
n n Q 0 1 A Q 0
Q1n Q 0n
00
01
n Q1n1Q0 1 / Y
A=0
A=1
n n n Q1 1 ( AQ0 ) Q1
00/0
01/0 10/0 11/0
01/0
10/0 11/0 00/1
Y =A Q1Q0
10 11
(4) 画出状态图
Q1Q0 A/Y 0/0 00 1/0 01 0/0
6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的模型与分类
1. 时序电路的一般化模型
j I i 组合 电路 k m
结构特征: *电路由组合电路和存储电路组成。 *电路存在反馈。
O S
E
存储电路
输出方程:
O＝f1(I，S) 表达输出信号与输入信号、状态变量的关系式
激励方程:
E＝f2(I，S) 表达了激励信号与输入信号、状态变量的关系式
n 1
X/Y Q2Q1 0/0
X=0 0 1/0 1 0/0 1 1/0 0 0/1
X=1 1 1/0 0 0/0
00
1/0
01
0/1
0 1/0 1 0/1
1/0 1/1
11 0/0
1/0
0/0
10
根据状态转换表，画出波形图。
CP
n Q1nQ0n Q1n1Q0 1
Z 0 0 0 1
A
A= 0 00 01 10 11 01 10 11 00
A= 1 11 00 01 10
QQ0 1 QQ1 2
1
0
0
1
1 1
0
1 1
0 1
1 0
0
Z
４.确定电路的逻辑功能. •X=0时
00
01
10
11
X/Y Q2Q1 00 0/0 1/0 01
电路进行加1计数 •X=1时
00
11
10
01
0/1 1/0 1/1 11 0/0 10 1/0 0/0
电路进行减1计数 。 电路功能：可逆计数器 Y可理解为进位或借位端。
X “ 1” CP 1J
Q1
=1 1J
Q2
& Z CP 1D
＞
1D Q0 Q0
＞
＞C1
1K FF 1 Q1
＞ C1
1K FF 2 Q2 & Y
FF0
FF1
Q1 Q1
6.1.2 时序电路功能的表达方法
1. 逻辑方程组
A ≥1 & D0 Q0 Q0
输出方程
Y ( Q0 Q1 ) A
激励方程组
1D C1 FF0
1 Q 1 Q Q
n 1 n 1
n 1
Q2n1 X Q1n Q2n X Q1n Qn 2
n Q2n1 X Q1n Q2
整理得：
3.列出其状态转换表，画出状态转换图和波形图
Q
n 1 1
Q
n 1
n Q2 n1 X Q1n Q2
(1)根据给定的逻辑功能建立原始状态图和原始状态表
①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表。 (2)状态化简-----求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。
6.2.1 分析同步时序逻辑电路的一般步骤 6.2.2 同步时序逻辑电路分析举例
6.2 时序逻辑电路的分析
时序逻辑电路分析的任务：
分析时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律， 进而确定电路的逻辑功能。
分析过程的主要表现形式: 时序电路的逻辑能是由其状态和输出信号的变化的规律呈现出来的。所以,分
CP
000 001
Q0 Q1 Q2
TCP
011 110 100 010 101
111
Q2Q1Q0
米利型和穆尔型时序电路
米利型电路 电路的输出是输入变量A及触发器输出Q1、 Q0 的函数， 这类时序电路亦称为米利型电路
I
i
组 合 电 路 CP 或 CP
E k 存储电路
S m
组 合 电 路
j O
穆尔型电路
状态方程组
Q0n Q
n 1
A
Q1n1Q0n1
0 1 0 0 0 0 0 1
Y
0 0 0 0
0 0 1 1
0 1 0 1
0 0 1 0
n n Q1 1 Q0 A
1 1
0 0
1 1
0 1
0 1
0 1
0 0
0 1
0 1
1 0
1 0
n Q0 1
n ( Q0
n Q1
)A
1 1
将状态转换真值表转换为状态表
(2) 根据电路列出三个方程组 输出方程组: 激励方程组: T0=A T1=AQ0
Y=AQ1Q0
将激励方程组代入T触发器的特性方程得状态方程组
Q n1 T Q n T Q n TQ n
n n Q0 1 A Q0 n n n Q1 1 ( AQ0 ) Q1
(3) 根据状态方程组和输出方程列出状态表
100 110 001 010 100 110
n n Q 2 1 D 2 Q1
2.列出其状态表
110 111
3. 画出状态图
状态表
n n n Q 2 Q1 1 Q 0
n n n Q2 1Q1 +1Q0 1