《计算机组成原理》典型例题讲解
计算机组成原理例题
3.16. 在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。
若要求每秒传送120个字符,试求传送的波特率和比特率。
解：一帧包含：1+8+1+2=12位故波特率为：（1+8+1+2）*120=1440bps比特率为:8*120=960bps4。
7. 一个容量为16K ×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K ×4位，2K ×8位，4K ×4位,16K ×1位，4K ×8位，8K ×8位解：地址线和数据线的总和 = 14 + 32 = 46根;选择不同的芯片时,各需要的片数为：1K ×4：（16K ×32） / (1K ×4) = 16×8 = 128片2K ×8:（16K ×32） / （2K ×8） = 8×4 = 32片4K ×4：（16K ×32） / （4K ×4） = 4×8 = 32片16K ×1：(16K ×32)/ (16K ×1） = 1×32 = 32片4K ×8:(16K ×32）/ (4K ×8） = 4×4 = 16片8K ×8:（16K ×32） / （8K ×8） = 2×4 = 8片4.11. 一个8K ×8位的动态RAM 芯片，其内部结构排列成256×256形式，存取周期为0.1μs 。
试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？解：采用分散刷新方式刷新间隔为:2ms ，其中刷新死时间为：256×0。
1μs=25.6μs采用分散刷新方式刷新间隔为：256×(0。
《计算机组成原理》典型例题讲解
分析设计计算：1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1） 标明图中四个寄存器的名称。
（2） 简述指令从主存取到控制器的数据通路。
（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。
图1解：（1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器，d 为程序计数器PC 。
（2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。
（3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC存贮器写 ：AC →缓冲寄存器DR →M2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。
现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。
假设此RAM 芯片有/CS 和/WE 信号控制端。
CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。
（1）满足已知条件的存储器，画出地址码方案。
（2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。
解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。
由此可得存储器方案要点如下：（1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。
片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15；（2） 译码使用2 ：4 译码器；（3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。
（4） CPU 的R / /W 信 号与RAM 的/WE 端连接，当R // W = 1时存储器时，存储器执行写操作。
如图1图1CPU 与芯片连接如图2：图23. 某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM 区域，现在用一个SRAM 芯片（8K ×8位）形成一个16K ×16位的ROM 区域，起始地址为（2000）16 。
计算机组成原理课后习题讲解
CRC码循环左移，同时余数做如下变化：101111011110，共移3次；
A1位与1异或；
CRC码继续循环左移，同时余数做如下变化：110001010100101，共移4次，得到正确码。
Chp3 运算方法和运算部件
不限出错位数，则4位的G(X)只能实现差错，但无法纠错。 若余数为000，则CRC码正确。 若余数不为000，则CRC码错误。 3位余数只剩7个不同组合，而出错情况多达98种。无法区分出错的情况，也即无法纠错。
A1
A2
A3
A4
A5
A6
A7
余数
出错位
正确
1
1
0
0
1
0
1
000
错误
1
1
0
0
1
0
0
001
A7
1
1
0
0
1
1
1
010
A6
1
1
0
0
0
0
1
100
A5
1
1
0
1
1
0
1
101
A4
1
1
1
0
1
0
1
111
A3
1
0
0
0
1
0
1
011
A2
0
1
0
0
1
0
1
110
A1
Chp3 运算方法和运算部件
查错与纠错：
(1) 假设只有一位出错，则错误的CRC码为1101101，系统做如下处理：
3
S3=P3⊕D2⊕D3⊕D4⊕D8 ⊕ D9 ⊕ D10 ⊕ D11 ⊕ D15 ⊕ D16
计算机组成原理.各章例题
第一章计算机系统概论例1，冯·诺依曼机工作的基本方式的特点是什么?解：冯·诺依曼机工作的基本方式的特点是：按地址访问并顺序执行指令。
冯·诺依曼机工作原理为：例2，Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用的一项重要硬件技术。
现发展为多级cache体系，C. ______分设体系。
解：A. 高速缓冲B. 速度C. 指令cache与数据cache例3，完整的计算机应包括那些部分？解：完整的计算机应包括配套的硬件设备和软件系统。
例4，计算机系统的层次结构是怎样的？解：计算机系统的层次结构如图：第二章 运算方法和运算器例 1.设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？ (2)定点原码小数表示时，最大正数是多少？最大负数是多少？ 解：（1最大正数：数值 = （231 – 1）10最大负数： 数值 = -（231 – 1）10 （2）定点原码小数表示： 最大正数值 = （1 – 231 ）10最大负数值 = -（1–231 ）10例2.已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补，x + y = ？ ，x – y = ？解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111[ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000所以： x + y = +0.01010 因为符号位相异，结果发生溢出例3.设有两个浮点数 N 1 = 2j1 × S 1 , N 2 = 2j2 × S 2 ,其中阶码2位，阶符1位，尾数四位，数符一位。
计算机组成原理习题问题详解解析汇报(蒋本珊)
第一章１．电子数字计算机和电子模拟计算机的区别在哪里？解：电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。
２．冯·诺依曼计算机的特点是什么？其中最主要的一点是什么？解：冯·诺依曼计算机的特点如下：①计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成；②计算机内部采用二进制来表示指令和数据；③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作。
第③点是最主要的一点。
３．计算机的硬件是由哪些部件组成的？它们各有哪些功能？解：计算机的硬件应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成。
它们各自的功能是：①输入设备：把人们编好的程序和原始数据送到计算机中去，并且将它们转换成计算机内部所能识别和接受的信息方式。
②输出设备：将计算机的处理结果以人或其他设备所能接受的形式送出计算机。
③存储器：用来存放程序和数据。
④运算器：对信息进行处理和运算。
⑤控制器：按照人们预先确定的操作步骤，控制整个计算机的各部件有条不紊地自动工作。
４．什么叫总线？简述单总线结构的特点。
解：总线是一组能为多个部件服务的公共信息传送线路，它能分时地发送与接收各部件的信息。
单总线结构即各大部件都连接在单一的一组总线上，这个总线被称为系统总线。
CPU 与主存、CPU 与外设之间可以直接进行信息交换，主存与外设、外设与外设之间也可以直接进行信息交换，而无须经过CPU 的干预。
５．简单描述计算机的层次结构，说明各层次的主要特点。
解：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。
第０级为硬件组成的实体。
第１级是微程序级。
这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。
第２级是传统机器级。
这级的机器语言是该机的指令集，程序员用机器指令编写的程序可以由微程序进行解释。
(完整版)计算机组成原理作业讲解1-4章答案分解
1．1 概述数字计算机的发展经过了哪几个代？各代的基本特征是什么？略。
1．2 你学习计算机知识后，准备做哪方面的应用？略。
1．3 试举一个你所熟悉的计算机应用例子。
略。
1．4 计算机通常有哪些分类方法？你比较了解的有哪些类型的计算机？略。
1．5 计算机硬件系统的主要指标有哪些？答：机器字长、存储容量、运算速度、可配置外设等。
答：计算机硬件系统的主要指标有：机器字长、存储容量、运算速度等。
1．6 什么是机器字长？它对计算机性能有哪些影响？答：指CPU一次能处理的数据位数。
它影响着计算机的运算速度，硬件成本、指令系统功能，数据处理精度等。
1．7 什么是存储容量？什么是主存？什么是辅存？答：存储容量指的是存储器可以存放数据的数量（如字节数）。
它包括主存容量和辅存容量。
主存指的是CPU能够通过地址线直接访问的存储器。
如内存等。
辅存指的是CPU不能直接访问，必须通过I/O接口和地址变换等方法才能访问的存储器，如硬盘，u盘等。
1．8 根据下列题目的描述，找出最匹配的词或短语，每个词或短语只能使用一次。
（1）为个人使用而设计的计算机，通常有图形显示器、键盘和鼠标。
（2）计算机中的核心部件，它执行程序中的指令。
它具有加法、测试和控制其他部件的功能。
（3）计算机的一个组成部分，运行态的程序和相关数据置于其中。
（4）处理器中根据程序的指令指示运算器、存储器和I/O设备做什么的部件。
（5）嵌入在其他设备中的计算机，运行设计好的应用程序实现相应功能。
（6）在一个芯片中集成几十万到上百万个晶体管的工艺。
（7）管理计算机中的资源以便程序在其中运行的程序。
（8）将高级语言翻译成机器语言的程序。
（9）将指令从助记符号的形式翻译成二进制码的程序。
（10）计算机硬件与其底层软件的特定连接纽带。
供选择的词或短语：1、汇编器2、嵌入式系统3、中央处理器（CPU）4、编译器5、操作系统6、控制器7、机器指令8、台式机或个人计算机9、主存储器10、VLSI答：（1）8，（2）3，（3）9，（4）6，（5）2，（6）10，（7）5，（8）4，（9）1，（10）7计算机系统有哪些部分组成？硬件由哪些构成？答：计算机系统硬件系统和软件系统组成。
计算机组成原理例题
例3.1 假设总线的时钟频率为100MHZ ，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。
若想提高一倍数据传输率，可采取哪些措施？ 解：根据总线时钟频率为100MHZ ，得 1个时钟周期为1/100MHZ=0.01us 总线传输周期为0.04us总线的宽度为32位=4B故总线的数据传输率为：4B/0.04us=100MBps措施：可以提高时钟频率。
可以增加数据线的宽度。
例3.2 在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包括1个起始位，7个数据位，1个奇校验位，1个终止位，试计算波特率？ 解：按题目意思，一帧包含 1+7+1+1=10位故波特率为：10*120bps=1200bps=1200波特例3.2 画图说明用异步串行传输方式发送8位十六进制数据95H 。
要求字符格式为：1位起始位，8位数据位，1位偶校验位，1位终止位？ 解：95H = 1001 0101B例3.2 在异步串行传输系统中，若字符格式规定包括1个起始位，8个数据位，1个奇校验位，1个终止位，假设波特率为1200bps ，求这时的比特率？解：按题目意思，传输一个字符，一共需要传输11位 数据，即有效率为8/11 故比特率为：1200 * 8/11 = 872.72bps例：假设CPU 执行某段程序时，共访问Cache 命中2000次，访问主存50次。
已知Cache 的存取周期为50ns ，主存的存取周期为200ns 。
求Cache-主存系统的命中率、效率和平均访问时间。
解：(1)Cache 的命中率为： 2000/(2000+50)=0.97 (2)平均访问时间：50*0.97+200*(1-0.97) = 54.5ns (3)访问效率： 50/54.5 = 91.7%设MAR 有32位,MDR 有8位,则存储单元的个数是多少,单个存储单元的容量是多少,总存储容量是多少? 个数 232=4G起始化D0 D1 D2 D3 D4 D5 D6 D7校验位 停止位0 1 0 1 0 1 0 0 1 0 1单个存储单元容量：1BYTE=8bit总存储容量4GB设主存储器容量为64K*32位，并且指令字长、存储字长、机器字长三者相等。
计算机组成原理典型例题解题参考
计算机组成原理典型例题解题参考1．设x = 2010×0.11011011，y = 2100×(-0.10101100)，按浮点运算步骤，求x + y。
（舍入采用“0 舍 1 入”法。
）解：为方便人工计算，设浮点数格式为：阶码 5 位，用双符号补码（即变形补码）表示，以便判断阶码是否溢出；尾数8 位，用双符号补码表示，便于规格化处理。
x、y均已规格化，它们的浮点表示为[x]浮= 00010，00.11011011[y]浮= 00100，11.01010100⑴求阶差并对阶[Ex]补- [Ey]补=[Ex]补+ [-Ey]补=00010 + 11100=11110=(-2)10所以，Ex＜Ey，Ex 应向Ey 看齐，即Ex加2，Mx右移 2 位，得[x]浮= 00100，00.00110110 (11)括弧中的11 即为保护位。
⑵尾数相加尾数相加时，保护位也参与00 . 0 0 1 1 0 1 1 0 (11)+ 11 . 0 1 0 1 0 1 0 011 . 1 0 0 0 1 0 1 0 (11)⑶规格化处理尾数运算结果的符号位与最高有效数字位相同，所以未规格化，应执行向左规格化处理，即尾数左移 1 位，同时，阶码减1，得00011，11.00010101(10)⑷舍入处理由于尾数是负数的补码，且保护位为10 ，按“0 舍1 入”法，应作舍去处理，结果为：00011，11.00010101⑸判溢出由于阶码两个符号位相同（为00），所以阶码未溢出，运算结果正确，即[x + y]浮= 00011，11.00010101x + y = 2011×(-0.11101011)2．设x=2100×(-0.11001101)，y=2101×(-0.01011010)，按浮点运算步骤，求x + y。
（舍入采用“0 舍 1 入”法。
）解：为方便人工计算，设浮点数格式为：阶码 5 位，用双符号补码（即变形补码）表示，以便判断阶码是否溢出；尾数8 位，用双符号补码表示，便于规格化处理。
计算机组成原理参考答案讲解
红色标记为找到了的参考答案，问答题比较全，绿色标记为个人做的，仅供参考！第一章计算机系统概述1. 目前的计算机中，代码形式是______。
A．指令以二进制形式存放，数据以十进制形式存放B．指令以十进制形式存放，数据以二进制形式存放C．指令和数据都以二进制形式存放D．指令和数据都以十进制形式存放2. 完整的计算机系统应包括______。
A. 运算器、存储器、控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统3. 目前我们所说的个人台式商用机属于______。
A.巨型机B.中型机C.小型机D.微型机4. Intel80486是32位微处理器，Pentium是______位微处理器。
Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４5. 下列______属于应用软件。
A. 操作系统B. 编译系统C. 连接程序D.文本处理6. 目前的计算机，从原理上讲______。
A.指令以二进制形式存放，数据以十进制形式存放B.指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放7. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是______。
A.巴贝奇B.冯. 诺依曼C.帕斯卡D.贝尔8.通常划分计算机发展时代是以（）为标准A.所用的电子器件B.运算速度C.计算机结构D.所有语言9.到目前为止，计算机中所有的信息任以二进制方式表示的理由是（）A.节约原件B.运算速度快C.由物理器件的性能决定D.信息处理方便10.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元11.计算机系统层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。
层次之间的依存关系为（）A.上下层都无关B.上一层实现对下一层的功能扩展，而下一层与上一层无关C.上一层实现对下一层的功能扩展，而下一层是实现上一层的基础D.上一层与下一层无关，而下一层是实现上一层的基础12.指令流通常是（）A.从主存流向控制器B.从控制器流向主存C.从控制器流向控制器D.从主存流向主存13.以下叙述中正确的是（）A.寄存器的设置对汇编语言程序是透明的B.实际应用程序的预测结果能够全面代表计算机的性能C.系列机的基本特征是指令系统向后兼容D.软件和硬件在逻辑功能上是等价的14.存储A.__程序____并按B.__地址____顺序执行,这是冯•诺依曼型计算机的工作原理。
《计算机组成原理》课程习题问题详解_秦磊华2011-9-8
1.l 解释下列名词摩尔定律：对集成电路上可容纳的晶体管数目、性能和价格等发展趋势的预测，其主要内容是：成集电路上可容纳的晶体管数量每18个月翻一番，性能将提高一倍，而其价格将降低一半。
主存: 计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取。
控制器：计算机的指挥中心，它使计算机各部件自动协调地工作。
时钟周期：时钟周期是时钟频率的倒数，也称为节拍周期或T周期，是处理操作最基本的时间单位。
多核处理器：多核处理器是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。
字长：运算器一次运算处理的二进制位数。
存储容量: 存储器中可存二进制信息的总量。
CPI：指执行每条指令所需要的平均时钟周期数。
MIPS：用每秒钟执行完成的指令数量作为衡量计算机性能的一个指标，该指标以每秒钟完成的百万指令数作为单位。
CPU时间：计算某个任务时CPU实际消耗的时间，也即CPU真正花费在某程序上的时间。
计算机系统的层次结构：计算机系统的层次结构由多级构成，一般分成5级，由低到高分别是：微程序设计级，机器语言级，操作系统级，汇编语言级，高级语言级。
基准测试程序：把应用程序中使用频度最高的那那些核心程序作为评价计算机性能的标准程序。
软/硬件功能的等价性：从逻辑功能的角度来看，硬件和软件在完成某项功能上是相同的，称为软/硬件功能是等价的，如浮点运算既可以由软件实现，也可以由专门的硬件实现。
固件：是一种软件的固化，其目的是为了加快软件的执行速度。
可靠性：可靠性是指系统或产品在规定的条件和规定的时间内，完成规定功能的能力。
产品可靠性定义的要素是三个“规定”：“规定条件”、“规定时间”和“规定功能”。
MTTF：平均无故障时间，指系统自使用以来到第一次出故障的时间间隔的期望值。
MTTR：系统的平均修复时间。
MTBF：平均故障间隔时间，指相邻两次故障之间的平均工作时间。
可用性：指系统在任意时刻可使用的概率，可根据MTTF、MTTR和MTBF等指标计算处系统的可用性。
计算机组成原理(重点例题)
2. 如何理解计算机的层次结构？答：计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。
（1）硬件系统是最内层的，它是整个计算机系统的基础和核心。
（2）系统软件在硬件之外，为用户提供一个基本操作界面。
（3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。
3.冯•诺依曼计算机的特点是什么？解：计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同同等地位存放于存储器内，并可以按地址访问；指令和数据均用二进制表示；指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置；指令在存储器中顺序存放，通常自动顺序取出执行；机器以运算器为中心（原始冯•诺依曼机）。
4. 主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。
CPU：中央处理器，是计算机硬件的核心部件，CPU内除含有运算器和控制器和CACHE 主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。
存储单元：可存放一个机器字并具有特定存储地址的存储单位。
存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。
存储字：一个存储单元所存二进制代码的逻辑单位。
存储字长：一个存储单元所存储的二进制代码的总位数。
存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。
机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。
指令字长：机器指令中二进制代码的总位数。
5. 指令和数据都存于存储器中，计算机如何区分它们？解：通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。
通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。
《计算机组成原理》课后习题问题详解
第1章计算机组成原理考试大纲第一章计算机体系结构和计算机组成。
诺伊曼体系的特点Amdahl定律第二章数制和数制转换各种码制的表示和转换浮点数的表示补码加减法布思算法浮点数的加减法海明码的计算练习：5，6，7，8，101、已知X=19，Y=35，用布思算法计算X×Y和X×(-Y)。
2、使用IEEE 754标准格式表示下列浮点数：-5，-1.5，1/16，-6，384，-1/32。
3、已知X=-0.1000101×2-111，Y=0.0001010×2-100。
试计算X+Y，X-Y，X×Y和X/Y。
4、某浮点数字长12位，其中阶符1位，阶码数值3位，尾符1位，尾数数值7位，阶码和尾数均用补码表示。
它所能表示的最大正数是多少？最小规格化正数是多少？绝对值最大的负数是多少？5、求有效信息位为01101110的海明码校验码。
第三章练习：5解释下列概念：PROM，EPROM，E2PROM，Flash memory，FPGA，SRAM和DRAM。
第四章总线的分类总线操作周期的四个传输阶段总线仲裁的概念及其分类异步通信方式的种类总线的最大传输率第五章存储器的分类存储容量的扩展RAID的概念、特点以及分类Cache的地址映射Cache的写策略Cache的性能分析3C练习：4，5，71．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少?用下列存储芯片时，各需要多少片?1K×4位，2K×8位，4K×4位，16K×l位，4K×8位，8K×8位2．现有1024×l的存储芯片，若用它组成容量为16K×8的存储器。
(1)实现该存储器所需的芯片数量?(2)若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总数是多少?几位用于选片?几位用作片地址?(3)画出各芯片的连接逻辑图。
计算机组成原理课后习题讲解
（2）由题意得：
半字为16b，1M=2^19*16b
所以，地址寄存器为19位，数据寄存器为16位，编址范围0~2^19-1，写成16进制为00000H~7FFFFH。
（3）按字编址，字长为32，1M=2^18*32b
运算器用来进行数据变换和各种运算。
控制器则为计算机的工作提供统一的时钟，对程序中的各基本操作进行时序分配，并发出相应的控制信号，驱动计算机的各部件按节拍有序地完成程序规定的操作内容。
存储器用来存放程序、数据及运算结果。
输入/输出设备接收用户提供的外部信息或用来向用户提供输出信息。
第二章存储器系统
一、选择题
五、综合题
1、设有一个1MB容量的存储器，字长为32位，问：
（1）按字节编址，地址寄存器，数据寄存器各为几位？编址范围为多大？
（2）按半字编址，地址寄存器，数据寄存器各为几位？编址范围为多大？
（3）按字编址，地址寄存器，数据寄存器各为几位？编址范围为多大？
答：
（1）1M=2^10*2^10*8b=2^20*8b
二、冯若依曼体系结构的基本思想是什么？按此思想设计的计算机硬件系统应由哪些不见组成？他们各起什么作用
冯·诺依曼计算机体系的基本思想是存储程序，也就是将用指令序列描述的解题程序与原始数据一起存储到计算机中。计算机只要一启动，就能自动地取出一条条指令并直行之，直至程序执行完毕，得到计算结果为止。
按此思想设计的计算机硬件系统包含运算器、控制器、存储器、输入设备和输出设备五个基本部件。
存储体：由许多存储单元构成。
计算机在存储数据时，以存储单元为单位进行存取。机器的所有存储单元长度相同，一般由8的整数倍个存储元构成。同一单元的存储元必须并行工作，同时读出写入。由许多存储单元构成一台机器的存储体。由于每个存储单元在存储体中的地位平等，为区别不同单元，给每个存储单元赋予地址。
计算机组成原理习题讲解
J1 J2 … J7 Sf S1Байду номын сангаасS2 … S23
最大正数：011…1 011…1，即 (1-2-23)×2127 最小负数：011…1 100…0，即 -2127 最小绝对值：100…0 000…1，即 2-23×2－128
例：设Ai、Bi表示两个一位的二进制数，Ci是来自低位的 进位，将Ai、Bi及Ci进行全加，得到相加以后的和Si以及 向高位的进位Ci+1。要求： （1）写出全加器的真值表。 （2）根据真值表写出Si和Ci+1的逻辑表达式。 （3）根据逻辑表达式，画出由与非门和异或门构成的全 加器逻辑图。
Si Ai Bi C i Ai Bi C i1 Ai Bi Ci Ai Bi Ci
最大正数：0111 011…1，即 (1-2-7)×27=127 非零最小正数：1000 010…0，即 2-1×2－8=2-9
绝对值最大负数：0111 100…1，
即 -(1-2-7)×27=-127
绝对值最小负数：1000 110…0，
即 -2-1×2-8=-2-9
3：有一个字长为16位的浮点数，阶码6位， 含一位阶符,用补码表示；尾数10位， 用补码表示,含一位数符；基数为2。请 写出： （1）最大正数的十进制表示, （2）最大负数的十进制表示, （3）最接近于零的正规格化数的十进制 表示。
例：假定有两种静态RAM芯片：1K×4位4片；4K×1位4 片，试用这些芯片构成4KB存储器。 1：说明如何用上述芯片组成该计算机的主存储器； 2：画出主存储器的组成框图。
计算机组成原理习题和解析答案
计算机组成原理习题和解析答案习题和解析第一部分《计算机原理组成》中各章习题的解析及补充题的解析。
第1章计算机系统概论1．1习题解析一、选择题1．在下列四句话中，最能准确反映计算机主要功能的是。
A．计算机可以存储大量信息B．计算机能代替人的脑力劳动C．计算机是一种信息处理机D．计算机可实现高速运算解：答案为C。
2．1946年2月，在美国诞生了世界上第一台电子数字计算机，它的名字叫（1），1949年研制成功的世界上第一台存储程序式的计算机称为（2）。
（1）A．EDVAC B．EDSAC C．ENIAC D．UNIVAC-Ⅰ （2）A．EDVAC B．EDSAC C．ENIAC D．UNIVAC-Ⅰ 解：答案为⑴ C，⑵ A。
3．计算机硬件能直接执行的只能是。
A．符号语言B．机器语言C．汇编语言D．机器语言和汇编语言解：答案为B。
4．运算器的核心部件是。
A．数据总线B．数据选择器C．累加寄存器D．算术逻辑运算部件解：答案为D。
5．存储器主要用来。
A．存放程序B．存放数据C．存放微程序D．存放程序和数据解：答案为D。
6．目前我们所说的个人台式商用机属于。
A．巨型机B．中型机C．小型机D．微型机解：答案为D。
7．至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是。
A．节约元件B．运算速度快C．物理器件性能决定D．信息处理方便解：答案为C。
8．对计算机软、硬件资源进行管理，是的功能。
A．操作系统B．数据库管理系统C．语言处理程序D．用户程序解：答案为A。
9．企事业单位用计算机计算、管理职工工资，这属于计算机的应用领域。
A．科学计算B．数据处理C．过程控制D．辅助设计解：答案为B。
10．微型计算机的发展以技术为标志。
A．操作系统B．微处理器C．硬盘D．软件解：答案为B。
二、填空题1．操作系统是一种（1），用于（2），是（3）的接口。
（1）A．系统程序B．应用程序C．用户程序D．中间件（2）A．编码转换B．操作计算机C．管理和控制计算机的资源D．把高级语言程序翻译成机器语言程序（3）A．软件与硬件B．主机与外设C．用户与计算机D．高级语言与机器语言机解：答案为⑴ A ⑵ C ⑶ C。
计算机组成原理指令系统例题
计算机组成原理指令系统例题计算机组成原理是计算机科学中的重要基础课程，主要研究计算机硬件系统的组织、结构和功能，并重点探讨计算机的指令系统。
为了加深对指令系统的理解，我将给出一个例题并提供相关参考内容。
例题：考虑一个简化的指令系统，包含以下指令：add R1, R2, R3sub R1, R2, R3mul R1, R2, R3div R1, R2, R3jz R1, addressload R1, addressstore R1, address输出指令系统的格式、操作码格式、操作数寻址方式以及指令执行的功能。
参考内容：1. 指令系统的格式指令系统的格式是指指令在计算机中的存储和执行格式。
常见的指令格式有紧凑型和扩展型两种。
紧凑型指令格式将指令操作码和操作数紧凑地存储在一起，可节省存储空间并提高指令执行速度。
扩展型指令格式则将操作码和操作数分开存储，有利于指令的扩展和灵活性。
2. 操作码格式操作码格式表示指令的操作码部分。
在例题中，操作码的格式可以采用固定位数的二进制数。
例如，使用4位二进制数表示操作码，可以用0000表示add指令，0001表示sub指令，0010表示mul指令，0011表示div指令，0100表示jz指令，0101表示load指令，0110表示store指令。
3. 操作数寻址方式操作数寻址方式表示指令中操作数的寻址方式。
常见的操作数寻址方式包括紧随寻址、直接寻址、寄存器寻址、间接寻址、相对寻址和变址寻址等。
在例题中，可以采用寄存器寻址方式，即操作数采用寄存器R1、R2和R3来进行寻址。
4. 指令执行的功能指令执行的功能是指指令在计算机中实际执行的操作。
在例题中，按照指令的不同功能，可以得到以下执行结果：- add指令将R2和R3中的数据相加，并将结果存储到R1中。
- sub指令将R2和R3中的数据相减，并将结果存储到R1中。
- mul指令将R2和R3中的数据相乘，并将结果存储到R1中。
计算机组成原理第2章--例题及参考答案
请预览后下载！第二章数码系统例题及答案例题1写出下列各数的原码、反码、补码、移码（用二进制数表示）。
（1）－）－35/64 35/64 35/64 （（2）23/128 23/128 （（3）－）－127127（4）用小数表示－）用小数表示－1 1 1 （（5）用整数表示－）用整数表示－1 1 1 （（6）用整数表示－）用整数表示－128128解：－解：－11在定点小数中原码和反码表示不出来，但补码可以表示，－在定点小数中原码和反码表示不出来，但补码可以表示，－11在定点整数中华表示最大的负数，－大的负数，－128128在定点整数表示中原码和反码表示不出来，但补码可以。
十进制数二进制真值原码表示反码表示补码表示移码表示－35/64-0.100011 1.1000110 1.0111001 1.01110100.011101023/1280.00101110.00101110.00101110.0010111 1.0010111－127-111111*********10000000100000010000001用小数表示－用小数表示－11-1.0 1.00000000.000000用整数表示－用整数表示－11-110000001111111101111111101111111用整数表示－用整数表示－128128-100000001000000000000000例题2设机器字长为16位，分别用定点小数和定点整数表示，分析其原码和补码的表示范围。
解：（1）定点）定点小数小数表示最小负数最大负数最大负数 0 0 0 最小正数最小正数最大正数二进制原码二进制原码 1.111 1.111 1.111......111 1.000111 1.000......001 0.000001 0.000......001 0.111001 0.111 (111)十进制真值十进制真值 - (1-2 - (1-215) -215 2－15 1-2-15原码表示的范围：- (1-215) ～1-2-15二进制补码二进制补码 1.000 1.000 1.000......000 1.111000 1.111......111 0.000111 0.000......001 0.111001 0.111 (111)十进制真值十进制真值 -1 -2 -1 -2152－151-2-15原码表示的范围：- 1 ～1-2-15（2）定点）定点整数整数表示表示最小负数最小负数最小负数 最大负数最大负数最大负数 0 0 0 最小正数最小正数最小正数 最大正数最大正数最大正数 二进制原码二进制原码 1111 1111 1111......111 1000111 1000......001 0000001 0000......001 0111001 0111 (111111)十进制真值十进制真值 - (2 - (215－1) -1 1) -1 ＋＋1 215－1 1原码表示的范围：- (215－1) ～215－1 [-32767 ~ +32767]二进制补码二进制补码 1000 1000 1000......000 1111000 1111......111 0000111 0000......001 0111001 0111 (111111)十进制真值十进制真值 -1 +1 2 -1 +1 215-1-1原码表示的范围： - 215～ 215-1 [-32768 ~ +32767]一、选择题1．下列数中最小的数为（．下列数中最小的数为（ ））。
计算机组成原理期末典型例题及答案
1) 请设计微指令格式（具体考虑控制字段，顺序控制字段只画 框图）
2) “ADD R0,R1”指令完成（R0） + (R1) R1 的操作，画出微程 序流程图. 解：
1) 组内地址 ：A12 ——A0 （A0 为低位）； 2) 组号译码使用 2 ：4 译码器； 3) RAM1 ，RAM 2 各用两片 SRAM 芯片位进行并联连接， 其中一片组成高 8 位，另一片组成低 8 位。 4) 用 /MREQ 作为 2 ：4 译码器使能控制端，该信号低电平（有 效）时，译码器工作。 5) CPU 的 R / /W 信 号与 SRAM 的/WE 端连接，当 R // W = 1 时存储器执行读操作， 当 R // W = 0 时，存储器执行写操作。如 图2
公共微程序信号
(2)流程图如图:
7. 某计算机的数据通路如图所示，其中 M—主存， MBR—主 存数据寄存器， MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序计数器（具有自增能力）， C、D—暂存器， ALU—算术逻辑单元（此处做加法器看待）， 移位器—左移、右移、直 通传送。所有双向箭头表示信息可以双向传送。
存储器的平均读/写周期与单个存储器片的读/写周期相差不多，应采 用异步式刷新方式比较合理。
DRAM 存储器来讲，两次刷新的最大时间间隔是 2ms. DRAM 芯片读/写周期为 0.5μs。假定 16K×1 位的 RAM 芯片由 128 ×128 矩阵存储元构成，刷新时只对 128 行进行异步式刷新，则刷新间 隔为 2ms/128 =15.6μs，可取刷新信号周期为 15μs .
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
分析设计计算：1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
（1） 标明图中四个寄存器的名称。
（2） 简述指令从主存取到控制器的数据通路。
（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。
图1解：（1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器，d 为程序计数器PC 。
（2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。
（3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC存贮器写 ：AC →缓冲寄存器DR →M2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。
现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。
假设此RAM 芯片有/CS 和/WE 信号控制端。
CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。
（1）满足已知条件的存储器，画出地址码方案。
（2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。
解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。
由此可得存储器方案要点如下：（1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。
片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15；（2） 译码使用2 ：4 译码器；（3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。
（4） CPU 的R / /W 信 号与RAM 的/WE 端连接，当R // W = 1时存储器时，存储器执行写操作。
如图1图1CPU 与芯片连接如图2：图23. 某机器中，已知配有一个地址空间为(0000—1FFF)16的ROM 区域，现在用一个SRAM 芯片（8K ×8位）形成一个16K ×16位的ROM 区域，起始地址为（2000）16 。
假设SRAM 芯片有/CS 和/WE 控制端，CPU 地址总线A 15——A 0 ，数据总线为D 15——D 0 ，控制信号为R / /W （读 / 写），/MREQ （当存储器读或写时，该信号指示地址总线上的地址是有效的）。
要求：（1） 满足已知条件的存储器，画出地址码方案。
（2） 画出ROM 与RAM 同CPU 连接图。
解 ：存储器地址空间分布如图1所示，分三组，每组8K ×16位。
由此可得存储器方案要点如下：0000 3FFF 8000 FFFF（5） 组内地址 ：A 12 ——A 0 （A 0为低位）；（6） 组号译码使用2 ：4 译码器；（7） RAM 1 ，RAM 2 各用两片SRAM 芯片位进行并联连接，其中一片组成高8位，另一片组成低8位。
（8） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。
（9） CPU 的R / /W 信 号与SRAM 的/WE 端连接，当R // W = 1时存储器执行读操作， 当R // W = 0时，存储器执行写操作。
如图2图1图24. 参见下图数据通路，画出数据指令“STA R 1,(R 2)”的指令周期流程图，其含义是将寄存器R 1的内容传送至（R 2）为地址的存贮单元中。
标出各微操作信号序列。
解：5. 用16K ×1位的动态RAM 芯片构成64K ×8位的存储器，要求：(1)画出该存储器组成的逻辑框图(2)设存储器的读写周期均为0.5μs ，CPU 在1μs 内至少要访问内存一次。
试问采用那种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）根据题意，存储器总容量为64KB ，故地址线总需16位。
现使用16K ×1位的DRAM 芯片，共需32片。
芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器 ，其组成逻辑框图如图所示，其中使用一片2：4译码器(2) 根据已知条件，CPU 在1μs 内至少需要访存一次，所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多，应采用异步式刷新方式比较PC O ，G ，AR iR / /W = 1 (读)R 1O , G , DR iDR O ，G ，IR iR 2O ，G ，AR iR / /W = 0 (写)合理。
DRAM存储器来讲，两次刷新的最大时间间隔是2ms.DRAM芯片读/写周期为0.5μs。
假定16K×1位的RAM芯片由128×128矩阵存储元构成，刷新时只对128行进行异步式刷新，则刷新间隔为2ms/128 =15.6μs，可取刷新信号周期为15μs .6.某16位机运算器框图如图所示，其中ALU为加法器，SA ,SB为锁存器，4个通用寄存器的读/写控制符号如下表所示：(1)请设计微指令格式（具体考虑控制字段，顺序控制字段只画框图）(2)“ADD R0,R1”指令完成（R0） + (R1) R1的操作，画出微程序流程图.解：(1)微指令格式如下：为锁存器打入信号，BLSB为SB送原码控制信号， /LSB为SB送反码控制信号； I为公共微程序信号(2)流程图如图:7. 某计算机的数据通路如图所示，其中M—主存， MBR—主存数据寄存器，MAR—主存地址寄存器， R0-R3—通用寄存器， IR—指令寄存器， PC—程序计数器（具有自增能力）， C、D--暂存器， ALU—算术逻辑单元（此处做加法器看待），移位器—左移、右移、直通传送。
所有双向箭头表示信息可以双向传送。
请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。
该指令的含义是两个数进行求和操作。
其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。
解：“ADD （R1），（R2）+”指令是SS型指令，两个操作数均在主存中。
其中源操作数地址在R1中，所以是R1间接寻址。
目的操作数地址在R2中，由R2间接寻址，但R2的内容在取出操作数以后要加1进行修改。
指令周期流程图如图8. 下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。
已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。
设处理机指令格式为：17 10 9 0加法指令可写为“ADD X(R1)”。
其功能是（AC） + （（Ri）+ X）→AC1，其中（（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri 为R1。
（1）请写出下列各寄存器的位数：程序计数器PC；指令寄存器IR；累加寄存器 AC0和AC1；通用寄存器R0—R3；指令存储器的地址寄存器IAR；指令存储器的数据缓冲寄存器IDR；数据存储器的地址寄存器DAR；数据存储器的数据缓冲寄存器DDR。
（2）试画出ADD指令从取指令开始到执行结束的指令周期流程图。
解：（1） PC=14位 IR=18位 AC0=AC1=16位 R—R3=16位 IAR=14位IDR=18位 DAR=16位 DDR=16位（2）加法指令“ADD X（Ri ）”是一条隐含指令，其中一个操作数来自AC，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X量值决定，可认为这是一种变址寻址。
指令周期流程图如图3。
图39.某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表，a—j 分别对应10种不同性质的微命令信号。
假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。
解：（答案不唯一）为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个小组中，进行分组译码。
经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：01 e 01 b直接控制10 f 10i4位2位2位10.设有一运算器数据通路如图2所示。
假设操作数a和b（补码）已分别放在通用寄存器R1和R2中，ALU有＋，－，M（传送）三种操作功能。
要求：（1）指出相容性微操作和相斥性微操作。
（2）用字段直接译码法设计适用此运算器的微指令格式。
图2解：（1）相斥性微操作有如下五组：移位器（R，L，V）ALU（+，-，M）A选通门的4个控制信号B选通门的7个控制信号寄存器的4个输入和输出控制信号相容性微操作：A选通门的任一信号与B选通门控制信号B选通门的任一信号与A选通门控制信号ALU的任一信号与加1控制信号五组控制信号中组与组之间是相容性的（2）每一小组的控制信号由于是相斥性的，故可以采用字段直接译码法，微指令格式如下：001 MDR→A 001 PC→B 01 + 01 R 1+1 0001 Pcout010 R1→A 010 R1→B 10 - 10 L 0010 Pcin011 R2→A 011 R1→B 11 M 11 V 0011 R1out100 R3 →A 100 R2→B 0100 R1in101 R2→B 0101 R2out110 R3→B 0110 R2in111 R3→B 0111 R3out1000 R3in【例】CPU的地址总线16根(A15—A0，A0为低位)，双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有MREQ(允许访存，低电平有效)，R/W(高电平为读命令，低电平为写命令)。
主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。
上述地址为十进制，按字节编址。
现有如下存储器芯片：EPROM：8K×8位(控制端仅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3∶8译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片。
【解】主存地址空间分布如图所示。
根据给定条件，选用EPROM：8K×8位芯片1片。
SRAM：8K×8位芯片3片，2K×8位芯片1片。
3∶8译码器仅用Y0，Y1，Y2，Y3和Y7输出端，且对最后的2K×8位芯片还需加门电路译码。