微电子工艺原理习题
微电子工艺习题答案(整理供参考)
第一章1.集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个外壳内，执行特定电路或系统功能。
集成电路发展的五个时代及晶体管数目：小规模集成电路（小于100个）、中规模集成电路（100~999）、大规模集成电路（1000~99999）、超大规模集成电路（超过10万）、甚大规模集成电路（1000万左右）。
2、硅片制备（Wafer preparation）、硅片制造（Wafer fabrication）硅片测试/拣选（Wafer test/sort）、装配与封装（Assembly and packaging）、终测（Final test）。
3、半导体发展方向：提高性能、提高可靠性、降低价格。
摩尔定律：硅集成电路按照4年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。
4、特征尺寸也叫关键尺寸，集成电路中半导体器件能够加工的最小尺寸。
5、more moore定律：芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小，more than moore定律:指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、High-K：高介电系数；low-K:低介电系数；Fabless：无晶圆厂；Fablite：轻晶片厂；IDM：Integrated Device Manufactory集成器件制造商；Foundry:专业代工厂；Chipless:无晶片1、原因：更大直径硅片，更多的芯片，单个芯片成本减少；更大直径硅片，硅片边缘芯片减小，成品率提高；提高设备的重复利用率。
硅片尺寸变化：2寸（50mm）-4寸（100mm）-5寸（125mm）-6寸（150mm）-8寸（200mm）-12寸（300mm）-18寸（450mm）.2、物理尺寸、平整度、微粗糙度、氧含量、晶体缺陷、颗粒、体电阻率。
微电子工艺习题总结(DOC)
1. What is a wafer? What is a substrate? What is a die?什么是硅片，什么是衬底，什么是芯片答：硅片是指由单晶硅切成的薄片；芯片也称为管芯（单数和复数芯片或集成电路）；硅圆片通常称为衬底。
2. List the three major trends associated with improvement in microchip fabrication technology, and give a short description of each trend.列出提高微芯片制造技术相关的三个重要趋势，简要描述每个趋势答:提高芯片性能:器件做得越小，在芯片上放置得越紧密，芯片的速度就会提高。
提高芯片可靠性：芯片可靠性致力于趋于芯片寿命的功能的能力。
为提高器件的可靠性，不间断地分析制造工艺。
降低芯片成本：半导体微芯片的价格一直持续下降。
3. What is the chip critical dimension (CD)? Why is this dimension important?什么是芯片的关键尺寸，这种尺寸为何重要答：芯片的关键尺寸（CD）是指硅片上的最小特征尺寸；因为我们将CD作为定义制造复杂性水平的标准，也就是如果你拥有在硅片某种CD的能力，那你就能加工其他所有特征尺寸，由于这些尺寸更大，因此更容易产生。
4. Describe scaling and its importance in chip design.描述按比例缩小以及在芯片设计中的重要性答：按比例缩小：芯片上的器件尺寸相应缩小是按比例进行的重要性：为了优电学性能，多有尺寸必须同时减小或按比例缩小。
5. What is Moore's law and what does it predict?什么是摩尔定律，它预测了什么答：摩尔定律：当价格不变时，集成电路上可容纳的晶体管数，月每隔18个月便会增加1倍，性能也将提升1倍。
微电子工艺_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年
微电子工艺_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年1.CZ法拉不出高阻单晶硅锭的主要原因是：答案:坩埚材料分解出的氧会进入硅锭；2.实际VPE工艺温度多在质量传递控制区，此时外延速率：答案:对温度不太敏感；3.关于硅的热氧化，下面哪种说法正确：答案:氧化反应是在Si/SiO2界面发生的；4.在D-G模型中假定稳定生长氧化层时，氧化剂的气相输运、固相扩散和化学反应三个流密度应：答案:相等；5.基于LSS理论，离子注入受到靶原子核与电子的阻止：答案:核阻止和电子阻止是独立的；6.多晶硅薄膜通常采取哪种方法制备：答案:LPCVD7.PVD与CVD比较，下列那种说法正确：答案:PVD薄膜与衬底的粘附性较差；8.外延用衬底硅片一般偏离准确晶向一个小角度，如（111）-Si偏离3º，下列那种说法正确？答案:这是为了得到原子层量级的台阶；这是为外延生长提供更多的结点位置；9.硅恒定源扩散，在扩散温度硅的固溶度为N s，在进行了40min扩散后，测得结深是1.5μm，若要获得2.0μm的结深，在原工艺基础上应再扩散多少分钟？硅表面杂质浓度是多少？答案:应再扩散31 min杂质表面浓度=N s表面杂质浓度等于该工艺温度时硅的固溶度；10.P在两歩扩散工艺中，第二步再分布的同时又进行了热氧化（kp=10），这会给再分布扩散带来哪些影响：答案:P扩散速度加快；在SiO2/Si界面Si一侧的P堆积（是指高于SiO2一侧）；扩入Si的P总量下降；11.扩散系数是表征扩散快慢的参数，它相当于单位浓度梯度时的扩散通量，所以它：答案:单位为m∧2/s有单位；12.看图判断，下列哪种描述正确：答案:图（b）是注入的高能离子。
图（a）是注入的低能离子；13.下列哪个工艺方法应用了等离子体技术：答案:溅射RIEHDPCVD14.蒸镀工艺要求蒸镀室为高真空度的原因：答案:为了避免蒸发分子（或原子）被氧化；为了提高蒸发分子（或原子）的平均自由程；为了降低镀膜中的杂质；15.可以采取哪种方法来提高光刻分辨率？答案:减小分辨率系数;增大光学系统数值孔径；缩短光源波长；16.CZ法、MCZ法拉单晶时必须有籽晶；而FZ法拉单晶时不需要籽晶。
微电子工艺计算题答案
1. 热氧化法生长1000Å厚的氧化层，工艺条件：1000℃，干氧氧化，无初始氧化层，试问氧化工艺需多长时间？解： 氧化层生长厚度与生长时间之间的关系式为222()SiO SiO x Ax B t τ+=+已知0τ=，1000℃，干氧氧化查表1，可知0.165A m μ=，241.9510min m B μ−=⨯，20.1SiO x m μ=所以 135.9min t ≈2. 在标准氧化气压1050℃湿氧氧化气氛生长1μm 厚的氧化层，计算所需时间。
若抛物线形速率常数与氧化气压成正比，分别计算5个、20个大气压下的氧化时间。
解： 氧化层生长厚度与生长时间之间的关系式为222()SiO SiO x Ax B t τ+=+已知0τ=，1050℃，湿氧氧化查表2，可知0.18A m μ=，20.415m B h μ=，21SiO x m μ= 所以 2.84t h ≈则5个大气压下生长1 m μ厚的氧化层所需时间(5) 2.8450.57t h ≈=20个大气压下生长1 m μ厚的氧化层所需时间(20) 2.84200.14t h ≈=3. 在恒定表面源扩散下，p-Si 中扩磷13分钟，测得结深为0.5μm ，为使结深达到1.5μm ，在原条件下还要扩散多长时间？解：j X =， 在恒定表面源扩散下，A ，和D 都为定值： 222211 1.5131170.5j j X t t X ⎛⎫⎛⎫=== ⎪ ⎪ ⎪⎝⎭⎝⎭min ， 还要再扩散：117 -13=104min4. 在1000℃工作的扩散炉，温度偏差在±1℃，扩散深度相应的偏差是多少？假定是恒定表面源扩散（k=8.617×10-5 eV/K, Ea=3.76 eV ）。
解：j X =可知，恒定表面源扩散下，A 为定值，扩散温度导致的扩散深度偏差产生主要来源于扩散系数差由公式 0exp a E D D kT −⎡⎤=⎢⎥⎣⎦：10011000101.35%j j X X ===999100098.66%j j X X ===5. 30keV 、1012ions/cm 2 B 11注入Si 中，求注入的峰值深度和峰值浓度（查图时，R p 精确到0.1μm ，ΔR p 精确到0.01μm ）。
微电子工艺考试(开卷)试题及答案
《微电子工艺》考试(开卷)1、简述三维集成技术的优、缺点，及其应用领域？(15 ')1)优：互联线更短、低功耗、速度高、所占平面面积小、引脚少2)缺：制造工艺复杂、成本高、不易散热3)应用：成像传感器、存储器、处理器2、简述BOSCI刻蚀工艺原理？(15 ')BOSCH刻蚀为时分复用刻蚀。
1)各自同性刻蚀， SF6 等离子体现各项同性刻蚀，刻蚀循环7-16s；2)保护：C4F8生成类似Teflen的氟碳化合物高分子膜(-CF2-) n保护循环5-15s；3)刻蚀温度：液氮冷却 40 C；4)电感耦合等离子： ICP 产生等离子体，平板电极加速离子；5)气体切换系统；6)刻蚀掩膜；7)侧壁；8)刻蚀速率。
3、简述光刻的主要工艺步骤，并配图说明？(15' )1)涂光刻胶2)对准与曝光3)显影4)刻蚀5)去除光刻胶4、简述常压CVD工艺在Si表面淀积SiO2膜时，与热氧化工艺的不同之处是？(15 ' )1)CVD法SiO2膜中的硅来自外加的反应气体，而热氧化法SiO2膜中的硅来自硅衬底本身，氧化过程中需消耗掉一部分衬底中的硅；2)CVD法德反应发生在 SiO2膜表面，膜厚与时间始终成线性关系。
而在热氧化法中，一旦SiO2膜形成后，反应剂必须穿过 SiO2膜，反应发生在 SiO2/Si界面上；3)CVD 法温度较低，但膜质量较差，通常需经增密处理，而热氧化法湿度高，SiO 结构致密，掩膜性能良好。
5、参考PMO晶体管的制造工艺流程，绘制NMOS!体管的制造工艺流程，并给予简要说明。
(30 ' )NMOS晶休管的工艺流程概介■:- StepO: _块卩型琏NMOS晶体管的工艺槪概介-"Stepl: (layering)生长一层厚二氧化硅(5000A),作为掺杂阻拦层，也叫场氧.NMOS晶体管的工艺勰概介△2& (patterning)涂•發.NMOS晶休管的工艺般概介。
微电子工艺习题参考解答
CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为?．假设为一硬球模型： (a)计算硅原子的半径。
(b)确定硅原子的浓度为多少(单位为cm -3)(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。
3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂4．一直径200mm 、厚1mm 的硅晶片，含有的硼均匀分布在替代位置上，求： (a)硼的浓度为多少(b)硼原子间的平均距离。
5．用于柴可拉斯基法的籽晶，通常先拉成一小直径的狭窄颈以作为无位错生长的开始。
如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。
6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高7．为何晶片中心的杂质浓度会比晶片周围的大8．对柴可拉斯基技术，在k 0=时，画出C s /C 0值的曲线。
9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3 10．从式L kx s e k C C /0)1(1/---=，假设k e =，求在x/L=1和2时，C s /C 0的值。
11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
12．由图，若C m =20％，在T b 时，还剩下多少比例的液体13．用图解释为何砷化镓液体总会变成含镓比较多14．空隙n s 的平衡浓度为Nexp[-E s /(kT)]，N 为半导体原子的浓度，而E s 为形成能量。
微电子工艺原理和技术复习题
《微电子工艺原理和技术》复习题一、填空题1.半导体集成电路主要的衬底材料有单元晶体材料⎽Si⎽、⎽Ge⎽和化合物晶体材料⎽GaAs⎽、⎽InP⎽；硅COMS集成电路衬底单晶的晶向常选（100）；TTL集成电路衬底材料的晶向常选（111）；常用的硅集成电路介电薄膜是⎽SiO2⎽、⎽Si3N4；常用的IC互连线金属材料是⎽Al⎽⎽、⎽Cu⎽。
2.画出P型（100）、（111）和N型（100）、（111）单晶抛光硅片的外形判别示意图。
3.硅微电子器件常用硅片的三个晶向是：（100）⎽、（111）、（110）画出它们的晶向图。
4.⎽⎽热扩散⎽⎽和⎽离子注入⎽是半导体器件的最常用掺杂方法。
⎽P⎽、⎽⎽As⎽⎽⎽是Si常用的施主杂质；⎽⎽⎽B⎽⎽⎽⎽是Si常用的受主杂质；⎽Zn⎽⎽⎽是GaAs常用的P型掺杂剂；⎽⎽⎽Si⎽⎽⎽⎽是GaAs常用的N型掺杂剂。
5.摩尔定律的主要内容是：⎽晶体管特征尺寸每三年减小到约70%，30年内有效，也可表示为，集成电路的特征尺寸每三年缩小30%；集成度每三年翻二翻；集成电路工艺每三年升级一代；逻辑电路的速度每三年提高30%。
6. 集成电路用单晶硅的主要制备方法是⎽提拉法⎽和⎽区熔法⎽⎽⎽。
7.半导体材料的缺陷主要有点缺陷、位错、层错、孪晶。
8. 半导体晶体的晶胞具有⎽⎽立方⎽⎽⎽⎽⎽对称性， Si、Ge 、GaAs 晶体为⎽金刚石⎽⎽结构。
用⎽⎽密勒指数⎽⎽⎽h，k，l 表示晶胞晶面的方向。
9.电子和空穴是半导体的主要载流子，N型半导体中⎽电子⎽浓度高于⎽空穴⎽⎽⎽浓度，而P型半导体中⎽空穴⎽⎽浓度高于⎽电子浓度，⎽本证⎽半导体中的两种载流子浓度相等。
10. 半导体单晶材料中的电子能级由于价电子的共有化分裂成能带，价带是⎽0 K 条件下被 电子填充的能量最高的能带，导带是0 K 条件下未被电子填充的能量最低的能带 ，导 带底与价带顶之间称禁带。
施主能级靠近⎽导带底⎽⎽，受主能级靠近⎽价带顶⎽。
微电子工艺复习题目（精选）
微电子工艺复习题目（精选）第一单元3比较硅单晶锭CZ、MCZ和FZ三种生长方法的优缺点？答：CZ法工艺成熟可拉制大直径硅锭，但受坩锅熔融带来的O等杂质浓度高，存在一定杂质分布，因此，相对于MCZ和FZ法，生长的硅锭质量不高。
当前仍是生产大直径硅锭的主要方法。
MCZ法是在CZ技术基础上发展起来的，生长的单晶硅质量更好，能得到均匀、低氧的大直径硅锭。
但MCZ设备较CZ设备复杂得多，造价也高得多，强磁场的存在使得生产成本也大幅提高。
MCZ法在生产高品质大直径硅锭上已成为主要方法。
FZ法与CZ、MCZ法相比，去掉了坩埚，因此没有坩埚带来的污染，能拉制出更高纯度、无氧的高阻硅，是制备高纯度，高品质硅锭，及硅锭提存的方法。
但因存在熔融区因此拉制硅锭的直径受限。
FZ法硅锭的直径比CZ、MCZ法小得多。
6硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？答：从硅气相外延工艺原理可知，硅外延生长的表面外延过程是外延剂在衬底表面被吸附后分解出Si原子，他迁移到达结点位置停留，之后被后续的Si原子覆盖，该Si原子成为外延层中原子。
因此衬底表面“结点位置”的存在是外延过程顺利进行的关键，如果外延衬底不是准确的（100）或（111）晶面，而是偏离一个小角度，这在其表面就会有大量结点位置，所以，硅气相外延工艺采用的衬底通常偏离准确的晶向一个小角度。
8异质外延对衬底和外延层有什么要求？对于B/A型的异质外延，在衬底A上能否外延生长B，外延层B 晶格能否完好，受衬底A与外延层B的兼容性影响。
衬底与外延层的兼容性主要表现在三个方面：其一，衬底A与外延层B两种材料在外延温度不发生化学反应，不发生大剂量的互溶现象。
即A和B的化学特性兼容；其二，衬底A与外延层B的热力学参数相匹配，这是指两种材料的热膨胀系数接近，以避免生长的外延层由生长温度冷却至室温时，因热膨胀产生残余应力，在B/A界面出现大量位错。
微电子工艺作业
1.什么是薄膜？例举并描述可接受的薄膜的8个特性。
(15分)答：（1）薄膜：指某一维尺寸远小于另外两维上的尺寸的固体物质。
.（2）.好的台阶覆盖能力..高的深宽比填隙能力(>3:1)..厚度均匀(避免针孔、缺陷）..高纯度和高密度..受控的化学剂量..结构完整和低应力（导致衬底变形,..好的粘附性避免分层、开裂致漏电）2.例举并描述薄膜生长的三个阶段。
（10分）答：（1）晶核形成分离的小膜层形成于衬底表面，是薄膜进一步生长的基础。
（2）凝聚成束形成(Si)岛，且岛不断长大（3）连续成膜岛束汇合并形成固态的连续的薄膜淀积的薄膜可以是单晶（如外延层）、多晶（多晶硅栅）和无定形（隔离介质，金属膜）的。
3.什么是多层金属化？它对芯片加工来说为什么是必需的？（10分）答：..多层金属化：用来连接硅片上高密度器件的金属层和绝缘层..关键层：线条宽度被刻蚀为器件特征尺寸的金属层。
..对于ULSI集成电路而言，特征尺寸的范围在形成栅的多晶硅、栅氧以及距离硅片表面最近的金属层。
介质层..层间介质（ILD）ILD－1：隔离晶体管和互连金属层；隔离晶体管和表面杂质。
采用低k介质作为层间介质，以减小时间延迟，增加速度。
4.例举淀积的5种主要技术。
（10分）答：膜淀积技术分类化学方法（1）CVDa.APCVD(Atmosphere Pressure Chemical Vapor Deposition)b.LPCVDc.等离子体辅助CVD：HDPCVD(High-Density Plasma CVD)、PECVD(Plasma enhanced CVD)d.VPE和金属有机化学气相淀积(2)电镀：电化学淀积（ECD）、化学镀层物理方法：（1）PVD（2）蒸发(含MBE)（3）旋涂( SOG, SOD)5.描述CVD反应中的8个步骤（15分）。
答：1) 质量传输2)薄膜先驱物反应3) 气体分子扩散4) 先驱物吸附5) 先驱物扩散进衬底6) 表面反应7) 副产物解吸8) 副产物去除6.例举高k介质和低k介质在集成电路工艺中的作用。
微电子工艺原理习题
微电子工艺原理习题一、填空题1．传统集成电路制造工艺的发展以的出现作为大致的分界线，现代集成电路制造工艺进入超大规模集成电路后又以工艺的作为划分标志。
9．按照功能和用途进行分类，集成电路可以分为数字集成电路和模拟集成电路两类。
2．能提供多余空穴的杂质称为受主杂质，P型半导体中的多子是空穴。
10．能提供多余电子的杂质称为施主杂质，N型半导体中的少子是空穴。
6．目前常用的两种掺杂技术是扩散和离子注入。
3．多晶硅转变成单晶硅的实质是原子按统一规则进行重新排列。
4．单晶硅拉制过程中引晶阶段的温度选择非常重要，温度过高时会造成籽晶会被融化，温度过低时会形成多晶。
12．单晶硅的性能测试涉及到物理性能的测试、电气参数的测试和缺陷检验等多个方面。
注：单晶：由分子、原子或离子按统一规则周期性排列构成的晶体。
多晶：由若干个取向不同的小单晶构成的晶体从多晶硅制备单晶的三个条件：单晶硅的制备方法：直拉法(Czochralski，CZ法)和悬浮区熔法(Float-Zone，FZ) 多晶硅的制备：三氯氢硅还原法直拉硅单晶的工艺步骤：引晶→缩颈（收颈）→放肩→收肩（转肩）→等径生长→收尾。
直拉法拉制较大直径的单晶，但氧碳含量高，悬浮区熔法拉制直径小，但纯度高。
5．SiO2网络中氧的存在有两种形式，其中桥联氧原子浓度越高，网络的强度越强；非桥联氧原子浓度越高，网络的强度越弱。
13．SiO2中掺入杂质的种类对SiO2网络强度的影响表现在：掺入Ⅲ族元素如硼时，网络强度增强；掺入Ⅴ族元素如磷时，网络强度减弱。
注：SiO2网络中的氧：桥联氧：Si-O-Si和非桥联氧：Si-O-7．完整的光刻工艺应包括光刻和刻蚀两部分，随着集成电路生产在微细加工中的进一步细分，后者又可独立成为一个工序。
8．伴随刻蚀工艺实现的图形转换发生在光刻胶层和晶圆层之间。
15．光刻胶又叫光致抗蚀剂，常用的光刻胶分为正胶和负胶两类。
注：光刻胶被曝光的部分由可溶性物质变成了非溶性物质，这种光刻胶类型被称为负胶，这种化学变化称为聚合(polymerization)。
2015微电子工艺学模拟练习(一)
四、计算题（每小题 10 分） 1. 从含有 1015cm-3 的硼和 2× 1014cm-3 的磷的硅熔融液中提拉制备单晶硅。起初拉出来的硅 晶体是 p 型。但随着不断提拉，由于分凝，熔融液中的磷越来越多。到某一点时，硅晶 体将会变成 n 型。假定硼和磷的分凝系数分别为 0.32 和 0.8，计算硅晶体沿提拉方向由 p 型变成 n 型时，凝结了多少硅晶体？ 2. 有一硅样品在温度为 1200C 下进行干氧氧化 1 小时，产生的氧化层厚度是多少？初始 氧化层厚度为 1000 Å， 假设氧化过程处于抛物线氧化阶段， 干氧气氛为 10% 氧气和 90% 氩气的混合气体。干氧氧化之后，在温度为 1200C 下再进行湿氧氧化生成 0.1m 的氧 化层需要增加多长时间？（已知 1200C 下干氧氧化速率常数 A＝0.04m，B＝0.045 m2/h，＝0.027 h；1200C 下湿氧氧化速率常数 A＝0.05 m，B＝0.72 m2/h） 3. 一次 p 型硼掺杂工艺如下：预沉积 30min，900º C，固溶度为 1.2× 1020cm-3；再分布扩散 60min，1000º C。(1) 求淀积剂量是多少？ (2) 如果衬底掺了 1015cm-3 的磷，结深 xj 是多 少？(3) 扩散层的薄层电阻是多少？ 4. 最初只知道一个特殊的硅器件是用离子注入方法制备的，后经过测量得知：表面杂质浓 度为 4× 1013cm-3，峰值在 1800Å 深处，峰值浓度为 5× 1017cm-3。假定离子注入是对称高 斯分布，请估计出它的注入剂量是多少？
8. 接触和接近式曝光系统工作于近场 Fresnel 衍射区域，掩膜版与光刻胶之间没有透镜， 间隙大小为零。投影式曝光系统工作于远场 Fraunhofer 衍射区域，像平面远离孔径，中 间设置镜头捕捉和聚焦影像。 （ ）
微电子工艺原理试题
微电⼦⼯艺原理试题微电⼦⼯艺原理⼀、单项选择1.The most common reticle reduction ratio used with step-and-scan exposure tools is（）a.1:1 and 4:1b. 1:1 and 5:1c.4:1 and 5:1d.4:12. Which of the following processes are performed in the diffusion area? Circle all that apply. （）a. wafer cleansb.high temperature processingc.metallizationd.polishinge.photoresist stripping3.What are the three production areas where photoresist-coated wafers can be found? （）a.diffusionb.photolithographyc.etchd.implante.thin filmsf.polish4. Which of the following is not a common production tool in the thin films area? （）a.plasma resist stripperb.CVD systemsC. PVD systemsd.rapid thermal anneal systeme.sputtering systemf.spin-on-glass dispense system5.What does the term CMP stand for? （）a.chemically modulated photostabilizerb.chemical mechanical propellantc.chemicaly manipulated plasmad. chemical mechanical planarization6.What is another name for CMP? （）a.etchb.implantc.polishd.diffusion7.The term WET stands for（）a.wafer etch technologyb. wet etch for titanium contanctsc. wafer elastomeric treatmentd. wafer electrical test8. The data obtained from wafer test/sort is used to（）a.determine which wafers need to go through WET.b.determine which wafers need to go through backgrind.c.determines the die yield for each wafer.d.calculate cycle time for wafer production.9.The wafer is tested twice in order to determine its product worthiness（）a.once after first metal etch and after the completion of the last wafer process step.b.once before the contanct etch and after the completion of the wafer process flow.c. once after the first ion implant and after the completion of the wafer process flow.d.once at wafer/test sort and after die separation.10.The purpose of the contanct formation process is to （）a.insulate all exposed silicon areas of the wafer.b.form metal contacts on all active areas of the silicon.c.create barriers for charge carriers between transistors.d.form metal contacts on all exposed areas of silicon dioxide.11.What are the reasons for the thermal anneal process after ion implantation? （）a.Annealing ensures that the silicon is ready to bond with the implanted tungsten.b. Annealing the wafer after implant prepares the silicon for the STI etch processc. Anneal drives dopants further into the silicon and recrystalizes the substrate.d. Anneal helps clean off residual oxide from the silicon substrate.12.What is shallow trench isolation (STI)? （）a.STI utilizes an older selective oxidation technique to isolate transistors.b. STI forms oxide structures atop the substrate to isolate neighboring transistorsc. STI forms windows in a nitride mask which allow some silicon to be oxidazed.d. STI uses oxide-filled trenches to isolate transistors from each other.⼆、翻译并解释1.active region —有源区有源区：硅⽚上做有源器件的区域。
微电子工艺学模拟试题
微电子工艺学模拟试题一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”（本大题共10小题，每小题2分，共20分）1.在微电子器件制造过程中，通过在硅片的有源区引入一些缺陷，以此吸除表面附近的杂质和缺陷的过程，称为吸杂，包括非本征吸杂和本征吸杂两种方式。
（）2.双极型器件要求用（111）晶向单晶，MOS器件和GaAs器件则选用（100）晶向材料。
（）3.在热氧化过程的初始阶段，二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定，处于线性氧化阶段。
（）4.注入离子在非晶靶内的纵向浓度分布可用高斯函数表示，注入离子的剂量和能量越大，峰值浓度越高。
（）5.在一个化学气相淀积工艺中，如果淀积速率是反应速率控制的，则为了显著增大淀积速率，应该增大反应气体流量。
（）6.溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的能量和剂量。
（）7.外延生长过程中杂质的对流扩散效应，特别是高浓度一侧向异侧端的扩散，不仅使界面附近浓度分布偏离了理想情况下的突变分布而形成缓变，且只有在离界面稍远处才保持理想状态下的均匀分布，使外延层有效厚度变窄。
（）8.曝光波长的缩短可以使光刻分辨率线性提高，但同时会使焦深线性减小。
如果增大投影物镜的数值孔径，那么在提高光刻分辨率的同时，投影物镜的焦深也会急剧减小，因此在分辨率和焦深之间必须折衷。
（）9.由于离子的质量较大，散射作用比电子弱，离子束曝光几乎不存在邻近效应，比光学、X射线或电子束曝光技术具有更高分辨率。
（）10.在各向同性刻蚀时，薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。
如果图形所要求的分辨率远小于薄膜厚度，则必须采用各向异性刻蚀。
（）二、选择填空。
(本大题共10小题，每小题2分，共20分。
在每小题给出的四个选项中，有的只有一个选项正确，有的有多个选项正确，全部选对得2分，选对但不全的得1分，有选错的得0分)1. 采用CZ 法制备硅单晶时，往往将一定数量的杂质原子加入多晶硅熔融液中，以获得所需的掺杂浓度。
微电子工艺习题参考解答
创作编号：BG7531400019813488897SX 创作者： 别如克*CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： (a)计算硅原子的半径。
(b)确定硅原子的浓度为多少(单位为cm -3)?(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。
3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到0.01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂?4．一直径200mm 、厚1mm 的硅晶片，含有5.41mg 的硼均匀分布在替代位置上，求：(a)硼的浓度为多少?(b)硼原子间的平均距离。
5．用于柴可拉斯基法的籽晶，通常先拉成一小直径(5.5mm)的狭窄颈以作为无位错生长的开始。
如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。
6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高?7．为何晶片中心的杂质浓度会比晶片周围的大?8．对柴可拉斯基技术，在k 0=0.05时，画出C s /C 0值的曲线。
9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3？ 10．从式L kx s e k C C /0)1(1/---=，假设k e =0.3，求在x/L=1和2时，C s /C 0的值。
11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
微电子工艺考题
一、名词解释1．水汽氧氧化：氧化（氧气）中携带一定量的水气，氧化特性介于干氧和湿氧之间。
2．恒定源扩散：在扩散过程中，硅片表面的杂质浓度N s始终保持不变。
例如，基区、发射区的预淀积，箱法扩散。
3．扩散系数：描述粒子扩散快慢的物理量，是微观扩散的宏观描述。
4．外延：一种在单晶或多晶衬底上生长一层单晶或多晶薄膜的技术。
5．分辨率：光刻时所能得到的光刻图形的最小尺寸，用来表征光刻的精度。
二、简述问答题2.微电子器件对接触和互连有什么要求？获得良好欧姆接触的方法有哪几种？答：对接触和互连有的基本要求有：1）能形成良好的欧姆接触；2）互连材料具有低的电阻率和良好的稳定性；3）可被精细刻蚀；4）易淀积成膜；5）粘附性好；6）强的抗电迁移能力；7)便于键合。
获得良好欧姆接触的方法有：1）高掺杂欧姆接触；2）低势垒欧姆接触；3）高复合欧姆接触。
4.简述电子束曝光的特点答：1）优点：分辨率比光学曝光高；无需光刻板；曝光自动化，加工精度高；在真空中进行；可直接观察曝光的质量。
2)缺点：设备复杂，成本高；产量低；存在邻近效应。
5.X光衍射晶体定向的基本原理是什么？答：1）入射角λ应满足：nλ=2dsinθ；2）晶面密勒指数（hkl）应满足：h2+k2+l2=4n-1(n为奇数)，以及h2+k2+l2=4n(n为偶数)。
一、名词解释1.Moore定律：集成电路的集成度每3年增长4倍；特征尺寸每3年减小平方根2倍。
2. 分辨率:表征光刻精度，即光刻时所能得到的光刻图形的最小尺寸。
3.结深：pn结的几何位置和扩散层表面的距离。
5.欧姆接触:当金属和半导体的接触电阻小到可忽略不计时，称为欧姆接触。
二、选择和填空题1．在温度相同的情况下，制备相同厚度的氧化层，分别用干氧，湿氧和水汽氧化，哪个需要的时间最长？（A）A.干氧B.湿氧C.水汽氧化2．二氧化硅膜能有效的对扩散杂质起掩蔽作用的基本条件有（B）①杂质在硅中的扩散系数大于在二氧化硅中的扩散系数②杂质在硅中的扩散系数小于在二氧化硅中的扩散系数③二氧化硅的厚度大于杂质在二氧化硅中的扩散深度④二氧化硅的厚度小于杂质在二氧化硅中的扩散深度A．②④ B. ①③C①④ D. ②③3．离子注入和热扩散相比，哪个横向效应小（A ）A. 离子注入B. 热扩散4．在LPCVD中由于hG>>kS,质量转移系数远大于表面反应速率常数，所以LPCVD系统中，淀积过程主要是质量转移控制错（对/错）5．预淀积是在较低温度下（和再分布相比），采用恒定（表面）源扩散方式，在硅片表面扩散一层数量一定按余误差（函数）形式分布的6．扩散只用于浅结的制备错(对/错)7．不论正胶或负胶，光刻过程中都包括如下步骤：①涂胶②前烘③曝光④显影⑤坚膜⑥刻蚀⑦去胶。
微电子工艺学试卷(A卷)参考答案
华中科技大学2011—2012学年第二学期 电子科学与技术专业《微电子工艺学》试卷A(开卷)一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”(本大题共10小题，每小题1分，共10分)1、单晶生长实际上是液固两相的转化，实现条件是在两相界面附近存在浓度梯度。
( × )2、如果光刻胶的CMTF 小于实际光刻图形的MTF ，则光刻图形上的最小尺寸线条可能被分辨。
反之，不能被分辨。
(√ )3、热氧化过程中，硅内靠近Si-SiO 2 界面的杂质将在界面两边的硅和二氧化硅中形成再分布。
对于k <1、二氧化硅中的慢扩散杂质，再分布之后靠近界面处二氧化硅中的杂质浓度比硅中高，硅表面附近浓度下降。
( √ )4、研究表明，杂质在半导体晶体中的扩散虽然比较复杂，但可以归纳为几种典型的形式，如填隙式和替位式扩散，其中替位式扩散的速度较快。
( × )5、离子注入掺杂时，降低离子能量是形成浅结的重要方法。
但在低能情况下，沟道效应很明显，可能使结深增加一倍，且离子束稳定性降低。
( √ )6、氮化硅(Si 3N 4)薄膜介电常数约 6~9，不能作为层间绝缘层，否则将造成较大寄生电容，降低电路速度。
但它对杂质扩散有极强掩蔽能力，可以作为器件最终钝化层和机械保护层以及硅选择性氧化的掩模。
( √ )7、自掺杂效应是气相外延过程中的无意识掺杂效应，采取适当措施可以完全避免，例如降低由衬底蒸发的杂质量以及避免使蒸发出的杂质重新进入外延层。
( × )8、溅射仅是离子对物体表面轰击时可能发生的四种物理过程之一，其中每种物理过程发生的几率取决于入射离子的剂量。
( × )9、等离子体刻蚀与溅射刻蚀并无明显界限，化学反应和物理作用都可能发生，具体刻蚀模式取决于系统压力、温度、气流、功率及相关可控参数。
( √ )10、MOS 器件之间是自隔离的(self-isolated)，可大大提高集成度。
微电子工艺学试卷(A卷)及参考答案
文档来源为:从网络收集整理.word 版本可编辑.欢迎下载支持.华中科技大学2010—2011学年第二学期 电子科学与技术专业《微电子工艺学》试卷（A 卷）一、判断下列说法的正误，正确的在后面括号中划“√”，错误的在后面括号中划“×”（本大题共12小题，每小题2分，共24分）1、用来制造MOS 器件最常用的是（100）面的硅片，这是因为（100）面的表面状态更有利于控制MOS 器件开态和关态所要求的阈值电压。
（√）2、在热氧化过程的初始阶段，二氧化硅的生长速率由氧化剂通过二氧化硅层的扩散速率决定，处于线性氧化阶段。
（× ）3、在一个化学气相淀积工艺中，如果淀积速率是反应速率控制的，则为了显著增大淀积速率，应该增大反应气体流量。
（ × ）4、LPCVD 紧随PECVD 的发展而发展。
由660℃降为450℃，采用增强的等离子体，增加淀积能量，即低压和低温。
（×）5、蒸发最大的缺点是不能产生均匀的台阶覆盖，但是可以比较容易的调整淀积合金的组分。
（×）6、化学机械抛光(CMP)带来的一个显著的质量问题是表面微擦痕。
小而难以发现的微擦痕导致淀积的金属中存在隐藏区，可能引起同一层金属之间的断路。
（√）7、曝光波长的缩短可以使光刻分辨率线性提高，但同时会使焦深线性减小。
如果增大投影物镜的数值孔径，那么在提高光刻分辨率的同时，投影物镜的焦深也会急剧减小，因此在分辨率和焦深之间必须折衷。
（ √ ）8、外延生长过程中杂质的对流扩散效应，特别是高浓度一侧向异侧端的扩散，不仅使界面附近浓度分布偏离了理想情况下的突变分布而形成缓变，且只有在离界面稍远处才保持理想状态下的均匀分布，使外延层有效厚度变窄。
（ × ）9、在各向同性刻蚀时，薄膜的厚度应该大致大于或等于所要求分辨率的三分之一。
如果图形所要求的分辨率远小于薄膜厚度，则必须采用各向异性刻蚀。
（ × ）10、热扩散中的横向扩散通常是纵向结深的75%~85%。
微电子工艺习题参考解答
CRYSTAL GROWTH AND EXPITAXY1．画出一50cm 长的单晶硅锭距离籽晶10cm 、20cm 、30cm 、40cm 、45cm 时砷的掺杂分布。
（单晶硅锭从融体中拉出时，初始的掺杂浓度为1017cm -3） 2．硅的晶格常数为5.43Å．假设为一硬球模型： (a)计算硅原子的半径。
(b)确定硅原子的浓度为多少(单位为cm -3)?(c)利用阿伏伽德罗(Avogadro)常数求出硅的密度。
3．假设有一l0kg 的纯硅融体，当硼掺杂的单晶硅锭生长到一半时，希望得到0.01 Ω·cm 的电阻率，则需要加总量是多少的硼去掺杂?4．一直径200mm 、厚1mm 的硅晶片，含有5.41mg 的硼均匀分布在替代位置上，求： (a)硼的浓度为多少?(b)硼原子间的平均距离。
5．用于柴可拉斯基法的籽晶，通常先拉成一小直径(5.5mm)的狭窄颈以作为无位错生长的开始。
如果硅的临界屈服强度为2×106g/cm2，试计算此籽晶可以支撑的200mm 直径单晶硅锭的最大长度。
6．在利用柴可拉斯基法所生长的晶体中掺入硼原子，为何在尾端的硼原子浓度会比籽晶端的浓度高?7．为何晶片中心的杂质浓度会比晶片周围的大?8．对柴可拉斯基技术，在k 0=0.05时，画出C s /C 0值的曲线。
9．利用悬浮区熔工艺来提纯一含有镓且浓度为5×1016cm -3的单晶硅锭。
一次悬浮区熔通过，熔融带长度为2cm ，则在离多远处镓的浓度会低于5×1015cm -3？10．从式L kx s e k C C /0)1(1/---=，假设k e =0.3，求在x/L=1和2时，C s /C 0的值。
11．如果用如右图所示的硅材料制造p +-n 突变结二极管，试求用传统的方法掺杂和用中子辐照硅的击穿电压改变的百分比。
12．由图10.10，若C m =20％，在T b 时，还剩下多少比例的液体?13．用图10.11解释为何砷化镓液体总会变成含镓比较多?14．空隙n s 的平衡浓度为Nexp[-E s /(kT)]，N 为半导体原子的浓度，而E s 为形成能量。
微电子作业题目
《微电子技术》习题2017.12.12 整理第二章《半导体衬底》习题3. 将30%硅和70%锗的混合物加热到1100℃，如果材料处于热平衡态，熔融部分中硅的浓度是多少？在什么温度下，材料全部熔化？将样品升温到1300℃，然后慢慢降温，回到1100℃，此时固态的部分中硅的浓度是多少？9. 直拉硅晶锭中温度梯度为100℃/cm，计算最大的拉速？11.用直拉工艺从熔料中拉出掺硼的硅单晶锭，切割晶锭以获得圆片，在晶锭顶端切下的圆片，硼浓度为3×1015cm-3。
当熔料中的90%已经结晶，剩下10%开始生长时，所对应的晶锭上的该位置处切下的圆片，硼浓度是多少？12. 硅熔料含0.1%原子百分比的磷，假定溶液总是均匀混合的，计算当晶体拉出10%，50%，90%时的掺杂浓度？13. 从含有0.01%磷的熔料中拉制硅单晶锭。
（a）求晶锭顶端（x=0处）的磷的浓度。
（b）如果锭长1m，截面均匀，在何处（x为何值时）磷的浓度是晶锭顶端处的2倍？（c）考虑熔料同时也含有镓（也是硅中的P型掺杂杂质，但不常用）的情况。
在晶锭顶端（x=0处）镓的浓度与磷的浓度相等，如果在晶锭中点（x=0.5cm处）镓的浓度是磷的2倍，镓的分凝系数是多大？第三章《扩散》习题1. 假设你被要求去测量一种施主杂质在一种新的元素半导体材料中的扩散率，你需要测量哪些常数？你需要做哪些实验？讨论你在测量化学杂质分布和载流子分布时所采用的测量技术。
你可能会遇到哪些问题？3. 利用包括电荷效应的Fair空位模型，计算1000℃时砷在硅中的扩散率。
砷的浓度分别为（a）1×1015cm-3（b）1×1021cm-3提示：在两种掺杂浓度条件下，载流子浓度（n）都不等于杂质浓度（C）6. 在GaAs片上面生长一层10 Å的均匀掺硫（S）的薄层。
这层的掺杂浓度为1018cm-3.圆片覆盖一层Si3N4,以防止任何外扩散，然后在950℃下对圆片退火60分钟。
电子科大微电子工艺练习题
已知线性－抛物线性模型为：t2ox＋Atox＝B(t + τ)。其中，tox 为硅片上生长的SiO2总的厚度(μm)；B为抛物线速率系数 (μm2/h)；B/A为线性速率系数(μm/h)；τ为生成初始氧化层 所用的时间(h)。假如硅片在初始状态时已有100nm的氧化层。 计算 (1) 在120分钟内，920℃水汽氧化过程中生长的SiO2的 厚度。(2) 在120分钟内水汽氧化中所消耗的硅的厚度是多少？ 已知：在920℃下，A=0.50μm，B=0.20μm2/h。 解：(1)初始状态时已有0.1μm的氧化层 初始时间τ ＝ ( t2ox + Atox ) / B = 0.3 h 120分钟氧化后，氧化硅总厚度：t2ox＋Atox＝B(t + τ)，t=2h， τ=0.3h代入，得tox=0.473um 120分钟氧化的SiO2厚度为：0.473-0.1=0.373um (2) 120分钟内水汽氧化中所消耗的硅的厚度 0.373 ×0.45＝0.168um
在P型〈100〉衬底硅片上，进行As离子注入，形成 P-N结二极管。已知衬底掺杂浓度为1×1016cm-3， 注入能量：100KEV，注入剂量：5.0E15cm-2，试 计算砷离子注入分布的最大掺杂浓度Nmax和注入 结深。 解：注入能量为100KEV时，△Rp值为207埃，Rp值 为582埃。 Nmax≈0.4φ／ △Rp=0.4×5.0×1015/（207×10-8） ≈9.66×1020 cm-3 Xj= Rp± △Rp［2ln（ Nmax/ NB）］1/2 20 / （1×1016）］｝ =582 ± 207 ×｛ 2ln ［ 9.66 × 10 1/2
=582 ±992 ∴ Xj= 582+992=1574埃=157.4 nm
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子工艺原理习题
一、填空题
1．传统集成电路制造工艺的发展以的出现作为大致的分界线，现代集成电路制造工艺进入超大规模集成电路后又以工艺的作为划分标志。
2．能提供多余空穴的杂质称为，P型半导体中的多子是。
3．多晶硅转变成单晶硅的实质是。
4．单晶硅拉制过程中引晶阶段的温度选择非常重要，温度过高时会造成，温度过低时会形成。
5．SiO
2
网络中氧的存在有两种形式，其中原子浓度越高，网络的强度越强；原子浓度越高，网络的强度越弱。
6．目前常用的两种掺杂技术是和。
7．完整的光刻工艺应包括和两部分，随着集成电路生产在微细加工中的进一步细分，后者又可独立成为一个工序。
8．伴随刻蚀工艺实现的图形转换发生在和之间。
9．按照功能和用途进行分类，集成电路可以分为和两类。
10．能提供多余电子的杂质称为，N型半导体中的少子是。
11．固溶体分为替位式固溶体和间隙式固溶体，两类大部分施主和受主杂质都与硅形成
固溶体。
12．单晶硅的性能测试涉及到的测试、的测试和缺陷检验等多个方面。
13．SiO
2中掺入杂质的种类对SiO
2
网络强度的影响表现在：掺入Ⅲ族元素如硼时，网络强
度；掺入Ⅴ族元素如磷时，网络强度。
14．常用的芯片封装方法有、和陶瓷封装。
15．光刻胶又叫，常用的光刻胶分为和两类。
1．下列有关集成电路发展趋势的描述中，不正确的是。
（A）特征尺寸越来越小（B）晶圆尺寸越来越小
（C）电源电压越来越低（D）时钟频率越来越高
2．下面几种薄膜中，不属于半导体膜的是。
（A）SiO
2
膜（B）单晶硅膜（C）多晶硅膜（D）GaAs膜
3．下列有关芯片封装的描述中不正确是。
（A）金属封装热阻小有良好的散热性能（B）塑料封装机械性能差，导热能力弱（C）金属封装成本低，塑料封装成本高（D）陶瓷封装的气密性好，但脆性较高4．下列选项中属于光刻工艺三要素之一的是。
（A）曝光（B）光刻胶（C）显影（D）刻蚀
5．下列有关扩散的几种描述中不正确的是。
（A）扩散是一种掺杂技术。
（B）扩散有气态扩散、液态扩散和固态扩散三种。
（C）替位型杂质在硅中的扩散方式有替代扩散、空位扩散以及间隙扩散三种。
（D）替位型杂质的掺入不会改变材料的电学性质。
6．下列关于光刻胶的描述中正确的是。
（A）负胶具有较高的固有分辨率（B）正胶成本低，适合大批量生产（C）正胶的分辨率高，抗干法腐蚀能力强（D）负胶粘附性差，抗湿法腐蚀能力弱7．硅片中同时有浅施主和浅受主时，导电类型和载流子浓度由决定。
（A）杂质浓度差（B）施主杂质（C）受主杂质（D）杂质浓度和
8．下面几种材料的薄膜中，不属于介质膜的是。
（A）SiO
2膜（B）Si
3
N
4
膜（C）多晶硅膜（D）Al
2
O
3
膜
9．下列因素中对扩散系数大小不会造成影响的是。
（A）温度（B）杂质种类（C）扩散环境（D）杂质浓度变化率10．关于干法刻蚀的正确描述是。
（A）化学性刻蚀选择比高且是各向异性刻蚀；
（B）反应离子刻蚀（RIE）兼具各向异性与高选择比等优点；
（C）化学性刻蚀方向性好，可获得接近垂直的刻蚀侧墙；
（D）物理性刻蚀的选择性好。
1. 微电子学，即微型电子学，其核心是集成电路。
（ ）
2．按功能分类，集成电路可以分为双极型、MOS 型和BiMOS 型。
（ ）
3．硅片中同时有浅施主和浅受主时，导电类型和载流子浓度数量由杂质浓度差决定。
（ ）
4．施主杂质的溶解度，将随晶体中的受主杂质含量的增加而增大。
（ ）
5．在半导体生产中SiO 2膜作为杂质选择性扩散的掩蔽膜适用于任何杂质。
（ ）
6．方块电阻反映了单位面积扩散进去的杂质的总量，扩散的杂质越多，方块电阻越大。
所以可以通过测方块电阻来检测扩散进去的单位面积的杂质量。
（ ）
7．插塞是用来连接上下两层金属的导电材料，常用插塞为钨插塞。
（ ）
8．旋涂玻璃法平坦化工艺可实现全局平坦化，化学机械抛光可实现局部平坦化。
（ ）
9．被曝光的部分由可溶性物质变成了非溶性物质的光刻胶称为正胶。
（ ）
10．光敏度由曝光效率决定，正胶比负胶有更高的曝光效率，故正胶的光敏度大。
（ ）
11. 特征尺寸越来越大是集成电路的发展趋势之一。
（ ）
12．杂质在硅中的溶解度是集成电路制造过程中选择杂质的重要依据。
（ ）
13．在单晶硅的两种拉制方法中，悬浮区熔法较直拉法更易拉制大直径单晶硅。
（ ）
14．SiO 2网络中氧的存在有两种形式（桥联氧和非桥联氧），其中桥联氧原子浓度越高，网
络的强度越强。
（ ）
15．菲克扩散定律x N D J ∂∂-=中的负号表示扩散方向与杂质浓度的增加方向相反。
（ ）
16．光刻胶的对比度会直接影响到曝光后光刻胶膜的倾角和线宽。
（ ）
17．刻蚀工艺实现的图形转换发生在掩膜版和光刻胶层之间。
（ ）
18．受主杂质的溶解度，将随晶体中的施主杂质含量的增加而增大。
（ ）
19．被曝光的部分由可溶性物质变成了非溶性物质的光刻胶称为负胶。
（ ）
20. 磨料、抛光垫、抛光压力和选择比是影响CMP 抛光质量的重要因素。
（ ）
四、简答题
1．目前由多晶硅制备单晶硅的主要方法有哪两种，两种方法各有什么特点？
2．简述半导体生产中常用薄膜的种类及用途。
薄膜的制备方法分哪两类？并举例说明两类制备方法各自的特点。
3．双极型集成电路制造中常用的隔离技术有哪些？说明各自的优缺点。
4．什么是小岛？简述小岛产生的原因。
5．简述由多晶硅制备单晶硅的三个具体条件；目前由多晶硅制备单晶硅的主要方法有哪两种，两种方法各有什么特点？
6．薄膜的制备方法分哪两类？并举例说明两类制备方法各自的特点。
7．什么是溶胶？简述溶胶产生的原因。
8. 什么是键合？键合的具体方法有哪些？键合质量的检查涉及哪几项内容？。