计算机组成原理 存储器和总线实验
计算机组成原理实验2.1总线与寄存器
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1，#SW_BUS=0；启动仿 真，通过拨码开关送入总线BUS任意八位二进制数，赋值 74LS194的输入端D0D1D2D3。按照后页的逻辑功能表置位 74LS194的MR、S1、S0 、SL、SR端，观察并记录CLK端上升 沿和下降沿跳变时刻输出端Q0Q1Q2Q3的状态。
2) 令#SW_BUS=0，三态门74LS244导通，记录BUS总线上的数 据，与总线BIN相比较：
BUS_7 BUS_6 BUS_5 BUS_4 BUS_3 BUS_2 BUS_1 BUS_0 BUS总线
单位D触发器：74LS74 四位D触发器：74LS175
D触发器逻辑功能 表
【2】D触发器实验（一Fra bibliotek总线与寄存器 实验 电路图
三态门74LS244
拨码开关与总线缓冲器（注意观察74LS244左右电平）
【1】总线实验
实验步骤：
1) #SW_BUS = #R0_BUS= #DR_BUS= #SFT_BUS=1；启动仿真， 手动拨码开关在总线DIN上置位数据0x55。比较拨码开关 所在的总线DIN与总线BUS上的数据。
实验步骤：
1) 令#R0_BUS= #DR_BUS= #SFT_BUS=1， #SW_BUS=0，启动 仿真，手动拨码开关输入数据到BUS总线，改变74LS74的 D端（即BUS总线的BUS_0）状态，按照后页逻辑功能表置 位74LS74的#Sd端、#Rd端，观察并记录CLK端上升沿 、 下降沿跳变时刻的Q端和#Q端状态。
的0xAA数据存入DR。观察寄存器74LS273的输出端。 6) 再令#R0_BUS=1；观察寄存器74LS374的输出端，请比较器
计算机组成原理——存储器和总线实验
实验六存储器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。
二、实验要求按照实验步骤完成实验项目，利用存储器和总线传输数据三、实验内容实验原理图如下（省略图）：（1）实验原理按照实验所用的半导体静态存储器电路图进行操作，该静态存储器由一片6116（2K x 8）构成，其数据线（D0-D7）已和数据总线（BUS-DISP UNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连接至数据总线。
地址A0-A7与地址总线相连，显示地址内容。
数据开关经一三态门（74LS245）已连接至数据总线，分时给出地址和数据。
因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。
6116有三根控制线：/CS（片选线）、OE（读线）、WE（写线）。
当片选有效（/CS=0）时，同时OE=0时，（WE=0）时进行读操作。
本实验中将OE引脚接地，在此情况下，当/CS=0、WE=1时进行写操作，/CS=0、WE=0时进行读操作，其写时间与T3脉冲宽度一致。
实验时T3脉冲由“单步”命令键产生，其他电平控制信号由二进制开关模拟，其中/CE(存储器片选信号)为低电平有效，WE为写/读（W/R）控制信号，当WE=0时进行读操作、当WE=1时为写操作。
（2）实验步骤1、控制信号连接：位于实验装置右侧边缘的RAM片选端（/CE）、写/读线、（WE）、地址锁存信号（LDAR）与位于实验装置左上方的控制信号（/CE、WE、LDAR）之间对应相连接。
位于实验装置左上方CTR-OUT 的控制信号（/SW-B）与左下方INPUT-UNIT(/SW-B)对应相连接。
具体信号连接：/CW,WE,LDAR,/SW-B2、完成上述连接，仔细检查无误后方可进入本实验。
在闪动上的“P.”状态下按动增址命令键，使LED显示自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。
存储器和总线实验报告
存储器和总线实验报告一、实验目的：1.了解存储器和总线的基本概念和原理；2.学习存储器和总线的组成和工作方式；3.掌握存储器和总线在计算机系统中的应用。
二、实验仪器及材料：1.计算机实验箱；2.存储器芯片；3.总线驱动芯片；4.示波器；5.万用表等。
三、实验原理及过程：存储器是计算机系统中的重要组成部分，用于存储数据和指令。
总线是计算机系统中的信息传输通道，用于连接各个硬件设备。
本实验通过实际操作和观察，深入理解存储器和总线的原理与应用。
1.存储器实验：将存储器芯片插入计算机实验箱的指定插槽，并连接好电源和控制线。
打开计算机实验箱的电源，通过示波器和万用表，观察存储器的读写操作。
2.总线实验：将总线驱动芯片插入计算机实验箱的指定插槽，并连接好电源和控制线。
打开计算机实验箱的电源，并连接外部硬件设备，如打印机、显示器等，通过控制总线，进行数据传输和设备控制。
四、实验结果及分析：在存储器实验中，通过示波器和万用表观察到了存储器的读写操作，可以看到存储器的读取速度相对较快，写入速度较慢。
这是因为存储器的读取是通过直接寻址方式，直接获取指定地址上的数据，速度较快；而写入需要进行写入操作，写入数据需要经过一系列的控制和验证步骤，速度较慢。
在总线实验中，通过控制总线进行数据传输和设备控制，可以实现设备间的数据共享和信息传递。
例如，将计算机连接到打印机，通过总线进行数据传输，可以将计算机上的文件直接打印出来。
通过总线还可以连接各种外部设备，如键盘、鼠标、显示器等，实现设备的控制和数据输入输出。
通过本次实验，加深了对存储器和总线的理解和认识。
存储器是计算机系统中重要的存储单元，用于存储数据和指令；总线是计算机系统中的信息传输通道，用于连接各个硬件设备。
存储器和总线的性能对计算机的运行速度和稳定性有重要影响，因此，合理使用和优化存储器和总线是提高计算机系统性能的关键。
五、实验总结：本次实验通过实际操作和观察，加深了对存储器和总线的理解和认识。
计算机组成原理实验报告(四个实验 图)
福建农林大学计算机与信息学院计算机类实验报告课程名称：计算机组成原理姓名：周孙彬系：计算机专业：计算机科学与技术年级：2012级学号：3126010050指导教师：张旭玲职称：讲师2014年06 月22日实验项目列表序号实验项目名称成绩指导教师1 算术逻辑运算单元实验张旭玲2 存储器和总线实验张旭玲3 微程序控制单元实验张旭玲4 指令部件模块实验张旭玲福建农林大学计算机与信息学院信息工程类实验报告系：计算机专业：计算机科学与技术年级： 2012级姓名：周孙彬学号： 3126010050 实验课程：实验室号：_______ 实验设备号：实验时间：指导教师签字：成绩：实验一算术逻辑运算单元实验实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用实验要求完成不带进位位算术、逻辑运算实验。
按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。
实验说明1、ALU单元实验构成（如图2-1-1）1、运算器由2片74LS181构成8位字长的ALU单元。
2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。
运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT 作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。
图2-1-1图2-1-22、ALU单元的工作原理（如图2-1-2）数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。
同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。
当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。
计算机组成原理存储器读写和总线控制实验实验报告
信息与管理科学学院计算机科学与技术实验报告课程名称：计算机组成原理实验名称：存储器读写和总线控制实验姓名：班级：指导教师：学号：实验室：组成原理实验室日期： 2013-11-22一、实验目的1、掌握半导体静态随机存储器RAM的特性和使用方法。
2、掌握地址和数据在计算机总线的传送关系。
3、了解运算器和存储器如何协同工作。
二、实验环境EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、实验内容学习静态RAM的存储方式，往RAM的任意地址里存放数据，然后读出并检查结果是否正确。
四、实验操作过程开关控制操作方式实验注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。
本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。
连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
1、按图3－1接线图接线：图3－1 实验三开关实验接线2、拨动清零开关CLR，使其指示灯显示状态为亮—灭—亮。
3、往存储器写数据：以往存储器的（FF ） 地址单元写入数据“AABB ”为例，操作过程如下：4、按上述步骤按表3－2所列地址写入相应的数据表3－25、从存储器里读数据：以从存储器的（FF ） 地址单元读出数据“AABB ”为例，操作过程如下：6、按上述步骤读出表3－2数据，验证其正确性。
五、实验结果及结论通过按照实验的要求以及具体步骤，对数据进行了严格的检验，结果是正确的，具体数据如图所示：六、心得体会通过本次试验掌握半导体静态随机存储器RAM的特性和使用方法，掌握地址和数据在计算机总线的传送关系，了解运算器和存储器如何协同工作。
加强了对课本教材的理解，增加了自己的动手实践能力，为以后的学习做了很好的铺垫，通过与队友的通力合作，我更深刻的体会到了团队力量的重要性。
七、指导教师评议成绩：（百分制）指导教师签名：。
《计算机组成原理》总线传输数据实验报告
《计算机组成原理》实验报告实验名称：总线传输数据实验班级：
学号：姓名：
4、通用寄存器部件（
6、实验流程：即把数据从输入电路总线，通过总线送通用寄存器部件的R0，再由
通过总线送算术逻辑部件的移位寄存器，经移位寄存器右移或者左移后通过总线送通用寄存器的R1，最后把数据送到输出电路显示。
比较输入数据与输出数据，
数据在总线中传送的规律。
四、实验结果记录
连线准备（记录进行实验结果记录前的连线）
、连接实验一（输入/输出实验）的全部连线。
、按实验逻辑原理图连接寄存器单元的B-R0，B-R1正脉冲信号到控制单元。
计算机组成原理 -实验三总线基本实验
4.实验步骤
9
4.实验步骤
10
7
4.实验步骤
关闭数据开关三态门（SW-B=1），打开R0寄存器输出 控制（R0-B=0），使存储器处于写状态（W/R（RAM） =0、CS=0），将R0中的数写入到存储器中
关闭存储器片选（CS=1），关闭R0寄存器输出（R0B=1）
使存储器处于读状态（W/R（RAM）=1、CS=0），打 开LED片选（LED-B=0），拨动LED的W/R控制信号做 1 →0 →1动作，产生一个上升沿将数据打入到LED中。
实验三 总线基本实验
2019/7/5
1
1.实验目的
理解总线的概念及其特征 掌握总线传输控制特性
2
2.实验设备
TDN-CM++教学实验系统一台
3
3.实验原理
总线传输实验框图如下，它将几种不同的设备 挂至总线上，有存储器、输入设备、输出设备、 寄存器。这些设备都需要有三态输出控制，按 照传输要求恰当有序的控制它们，就可实现总 线信息传输。
首先应关闭所有的三态门（SW-B=1,CS=1,R0-B=1,LEDB=1）,并将关联的信号置为 LDAR=0,LDR0=0,W/R(RAM)=1,W/R(LED)=1。然后参照如 下操作流程： 先给数据开关置数（01100011），打开数据输出三态门 （SW-B=0），拨动LDR0控制信号做0→1 →0动作，产生一 个上升沿将数据打入到R0中。 然后继续给数据开关置数（00100000），拨动LDAR控制信 号做0 →1 →0动作，产生一个上升沿将数据打入到AR中。本实验要求如下：
根据挂在总线上的几个基本部件，设计一个简单的 流程
输入设备将一个数打到R0寄存器 输入设备将一个数打到地址寄存器 将R0寄存器中的数写入到当前地址的寄存器 将当前地址的存储器中的数用LED数码管显示
计算机组成原理实验报告 存储器和总线实验
西华大学数学与计算机学院实验报告课程名称：计算机组成原理年级：2011级实验成绩：指导教师：祝昌宇姓名：蒋俊实验名称：存储器和总线实验学号：312011*********实验日期：2013-12-15一、目的熟悉存储器和总线的硬件电路二、实验原理（1）存储器和总线的构成1、总线由一片74LS245、一片74LS244组成，把整个系统分为内部总线和外部总线。
二片74LS374锁存当前的数据、地址总线上的数据以供LED显示。
（如图1）图1 总线布局图2、存储器采用静态RAM（1片6264）3、存储器的控制电路由一片74LS32和74LS08组成。
(如图2)图2 存储器控制电路布局图（2）存储器和总线的原理1.总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用一片74LS245作为数据总线，另一片74LS244作为地址总线（如图3）。
总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时数据由外到内。
图3 总线单元2.由于本系统内使用8根地址线、8根数据线，所以6264的A8~A12接地，其实际容量为256个字节（如图4）。
6264的数据、地址总线已经接在总线单元的外部总线上。
存储器有3个控制信号：地址总线设置存储器地址，RM＝0时，把存储器中的数据读出到总线上；当WM ＝0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。
为了更方便地编辑内存中的数据，在实验机处于停机状态时，可由监控来编辑其中的数据。
图4 内存单元原理图三、使用环境计算机组成原理实验箱四、实验步骤（一）存储器的写操作1．把内部地址总线AJ1（8芯的盒型插座）与CPT-B板上二进制开关单元中的J3插座相连（对应二进制开关H0~H7），把内部数据总线DJ8与CPT-B板上的J2插座相连（对应二进制开关H8~H15）。
计算机组成原理实验三-存储器读写和总线控制实验
《计算机组成原理》实验报告实验三存储器读写和总线控制实验一、实验目的1、掌握半导体静态随机存储器 RAM 的特性和使用方法。
2、掌握地址和数据在计算机总线的传送关系。
3、了解运算器和存储器如何协同工作。
二、实验环境EL-JY-II 型计算机组成原理实验系统一套，排线若干。
三、实验内容与实验过程及分析（写出详细的实验步骤，并分析实验结果）实验步骤：开关控制操作方式实验注：为了避免总线冲突，首先将控制开关电路的所有开关拨到输出高电平“1”状态，所有对应的指示灯亮。
本实验中所有控制开关拨动，相应指示灯亮代表高电平“1”，指示灯灭代表低电平“0”。
连线时应注意：对于横排座，应使排线插头上的箭头面向自己插在横排座上；对于竖排座，应使排线插头上的箭头面向左边插在竖排座上。
1、按图 3－5 接线图接线：2、拨动清零开关 CLR，使其指示灯显示状态为亮—灭—亮。
3、往存储器写数据：以往存储器的（FF）地址单元写入数据“AABB”为例，操作过程如下：4、按上述步骤按表 3－2 所列地址写入相应的数据5、从存储器里读数据：以从存储器的（FF）地址单元读出数据“AABB”为例，操作过程如下：6、按上述步骤读出表 3－2 数据，验证其正确性。
实验线路图如下所示四、实验总结（每项不少于20字）存在问题：由于对操作系统不熟悉和本实验对线路需求大，排线出现错误；读取数据时也出现错误。
解决方法：在实验之前检查线路，发现错误及时纠错；将读取错误的数据进行重新存储，再验证查询。
收获：了解了半导体静态随机存储器RAM的特性和使用方法、地址和数据在计算机总线的传送关系。
五、教师批语。
计算机组成原理实验三报告
实验报告三实验三存储器实验一、实验目的1．掌握存储器的功能和构成。
2．了解静态随机存储器SRAM（6116芯片）的工作特性及使用方法。
3．掌握半导体静态存储器SRAM读写数据过程。
二、实验原理实验所用的半导体静态存储器电路原理如图3-1所示图3-1 存储器实验原理图三、实验设备1．Dais-CMH计算机组成原理实验系统一套2．若干导线和排线四、实验内容1. 总线数据写入存储器给00HH地址单元中写入数据11H，具体操作步骤如下：2. 读存储器的数据到总线上读出存储器的00H地址单元的内容11H，具体操作步骤如下：3. 存储器的读写操作（1）给存储器的01H、02H、03H、04H和05H地址单元中分别写入数据11H、12H、13H、14H、15H，然后依次读出存储器的第01H、02H、03H、04H和05H号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
表3.1（2）将存储器的11H和12H地址单元中分别写入数据21H和22H，并实现((00H))→数据`总线，写出操作步骤并验证之。
五、实验结果分析与体会1.写入的内容与读出的内容是一致的，说明实验的操作是正确的。
2思考题：（1）存储器实验能实现存储器00和04地址两个单元的内容交换。
3.在连接电路上比前两次实验熟悉多了，但在总线数据写入存储器中，数据进入存储器中与开始打的数据不一样，并且读出的数据与先前打进的数据不一样，实验装置连接不稳定，经常容易发生改变。
4.在本次实验中，我们主要了解了存储器的功能与结构。
特别是练习了对数据的写入和读出操作。
检查写入与读出的数据是否一样可以检查出实验操作是否正确。
计算机组成原理实验报告4
计算机组成原理实验报告实验项目存储器一、实验目的：1)理解计算机主存储器的分类及作用。
2)掌握TEC-CA实验台上的存储器器件的工作原理及读写方法。
二、实验原理：在TEC-CA开放式CPU实验教学系统实验台上，有2片静态存储器器件HM6116。
HM6116有8位数据总线和11位地址总线。
2片HM6116构成了2k X 16bits的静态存储器，与FPGA-CPU一起构成了能够运行测试程序的计算机。
图6-41是FPGA-CPU和2片HM6116连接示意图。
对于FPGA-CPU来说，实验台上的2片HM6116的CS是接地的，因此不需要对它们的CS 进行控制。
FPGA-CPU产生的16位存储器地址A15—A0只有11位地址A10—A0送往2片HM6116，其余5位地址A15—A11没有使用。
FPGA-CPU的16位存储器数据总线D15—D0和2片HM6116相连，1片HM6116的I/O7—I/O0接D7—D0，另1片HM6116的I/O7—I/O0接D15—D8。
FPGA-CPU 输出的存储器控制信号FWR直接送2片HM6116的WE；FWR在实验台经过一个反相器反相后送2片HM6116的OE。
因此FPGA-CPU只要在存储器地址总线A10—A0设置好地址，在数据总线D15—D0上送出被写数据，然后在FWR上产生一个负脉冲，就能将数据写入指定的存储器单元；只要在存储器地址总线A10—A0设置好地址，然后使FWR为高电平，就能在数据总线D15—D0上接收到从指定的存储器单元读出的数据。
三、实验步骤：（1）实验台设置成FPGA-CPU附加外部RAM运行模式“011”。
该调试模式要能够实现模拟FPGA-CPU对实验台存储器的存数、取数功能。
即REGSEL = 0、CLKSEL = 1、FDSEL = 1。
使用实验台上的单脉冲，即STEP_CLK短路子短接，短路子RUN_CLK断开。
由于当FDSEL=0时，指示灯D15—D0显示的是开关SD15—SD0的值，因此开关FDSEL必须为1。
计算机组成原理实践环节第4部分计算机组成原理实验
ALU为8位逻辑运算部件，它的输出为F0~F8，
(其中F8为进位输出)。它可有如下8种功能，具体
由开关K13、K14、K16选择: F=A+B 允许有进位输入(K9)和进位输出(L9)。 F=A+l 允许有进位输入(K9)和进位输出(L9)。 F=A∧B， F=A∨B, F=B, F=A, F=全1， F=全零。
三 存储部件实验 存储器部件实验请大家自己参考实验讲义。
使数码管的小数点全亮。
(4).实验操作: a.使K8~K16处于非有效状态。 b.置K0~K7为10010110，使74244导通
至IDB，并使74373接数。 c.置KO~K7为11110000，使74244导通，
并使74374接数。 d.关闭74244。
e.使74373输出至IDB，并写入M(6116)中。 f.使74374输出至IDB，并使74373接数。 g.读出M至IDB，并使74374接数 。 h.使74373输出至IDB，并使74377接数， L0~L7为11110000使74374输出至IDB，并使 74377接数，L0~L7为10010110。
(3). 74377、74374等D触发器，需定义它 们的NODE为REG类型(ISTYPE‘REG')。
(4). 对D触发器，需定义D端输人和时钟输 入的表达式，例对74374可如下定义:
[U374Q0...U374Q7]=[IDB0...IDB7]; [U374Q0...U374Q7].CLK=U374CK;
据。
74244为8位三态门，OE=0时，把K7~K0的数 据输入到IDB上。
74377为8位D触发器，CK为上跳有效时钟，EN 为允许输入(恒接为0)，它的输出接L8~Ll5。
计算机组成原理存储器读写和总线控制实验实验报告
千里之行，始于足下。
计算机组成原理存储器读写和总线控制实验实验报告计算机组成原理存储器读写和总线控制实验实验报告摘要：本实验主要通过使用计算机系统的存储器读写和总线控制实验来深入了解计算机组成原理中存储器的工作原理和总线控制的相关知识。
实验过程中，我们通过搭建实验平台、编写程序，并通过数据传输和总线控制，实现了存储器的数据读写功能。
通过实际操作和观察实验结果，对存储器读写和总线控制有了更深刻的理解。
1. 引言计算机组成原理是计算机科学与技术专业的重要课程之一，它涵盖了计算机硬件的各个方面，包括处理器、存储器、总线等。
存储器是计算机中储存数据的地方，而总线则负责处理信息传输。
了解存储器读写和总线控制的原理对于理解计算机工作方式至关重要。
2. 实验目的本实验的主要目的是通过实际操作了解存储器读写和总线控制的原理，并掌握相应的实验技能。
具体来说，我们要搭建实验平台、编写程序，并通过数据传输和总线控制，实现存储器的数据读写功能。
3. 实验内容第1页/共3页锲而不舍，金石可镂。
3.1 实验平台搭建首先，我们需要搭建实验平台。
根据实验要求，我们使用了一个基于Xilinx FPGA的开发板，并连接上需要的外设设备。
3.2 编写程序接下来，我们需要编写程序，以完成存储器读写和总线控制的功能。
我们使用了Verilog语言，通过编写相应的模块和逻辑电路，实现了存储器的数据读写。
3.3 数据传输和总线控制在编写程序后，我们开始进行数据传输和总线控制。
通过向存储器发送读写指令，并传输相应的数据，我们能够实现存储器数据的读取和写入。
同时，通过总线的控制，我们能够实现数据在各个设备之间的传输。
4. 实验步骤1. 搭建实验平台；2. 编写程序；3. 数据传输和总线控制。
5. 实验结果与分析在实验过程中，我们成功搭建了实验平台，并完成了程序的编写。
通过数据传输和总线控制，我们能够准确读取和写入存储器中的数据。
通过观察实验结果，我们发现存储器读写和总线控制的效果良好，能够满足我们的需求。
计算机组成原理存储器和总线实验报告
数据开关 （00010001） 在缓冲输入 单元拨动数 据开关， 相应 的灯亮， 向相 应单元置入 此数据， 数据 总线显示输 入的数据 11
三态门 CBA=000 LDAR=0 SW-B=1 CBA 的状态从 000-111，此时 CBA 为 000 灯均不亮， 表 示数据开关送总线， SW-B 是数据送总线， 此时灯亮为 1 表示 将数据开关的 00010001 送总线
五、实验总结
1、一开始能做出 00 的地址，也能把数据写入到 00 中，读时总读不出自己刚才写入的数据，就 反复的做，最终成功了 2、吸取教训 做实验要有耐心
三、实验连线
图 7-6-2 实验连线示意图 按图 7-6-2 所示，连接实验电路： ① 总线接口连接：用 8 芯扁平线连接图 7-6-2 中所有标明“ 案的总线接口。 ② 控制线与时钟信号“ ”连接：用双头实验导线连接图 7-6-2 中所有标明“ ”或“ ” ”或“ ”或“ ”图
图案的插孔（注：Dais-CMH 的时钟信号已作内部连接）。
存储器 RAM （00010001） CE=1 WE=1 CE 为存储器控 制端，此时为 1 灯亮， 表示将数 据送到存储器， WE=1， 将数据写 出到地址总线
读存储器的数据到总线上
数据开关 （00000000） 在缓冲输入单 元拨动数据开 关，相应的灯 亮，向相应单 元置入此数据
三态门 CBA=000 CE=0 SW-B=1 CBA 的状态从 000-111， 此时 CBA 为 000 灯均不亮， 表示数据开关 送总线，CE 为存储器控制端， 此时为 0 灯不亮， 表示进行的操 作与存储器无关，SW-B 是数据 送总线， 此时为 1 表示将灯亮表 示将数据开关的 01100101 送总 线
实验一存储器实验
实验一存储器实验内容1：存储器总线读写实验一、实验目的1．掌握实验设备的组成及使用方法。
2．掌握静态存储器的工作原理与使用方法。
3．了解存储器和总线组成的硬件电路。
二、实验内容将实验系统的工作方式切换到手动状态后完成下列操作：1．内部总线数据写入存储器向存储器01—05H五个地址单元中分别写入数据1A、1B、1C、1D、1E。
2．读存储器中数据至总线依次读出01—05H五个单元中的内容并查看其各单元中的内容是否与自己写入的内容一致。
三、实验要求1．实验前预习：了解实验原理图1-1-3中的各控制信号作用。
2．根据实验原理图1-1-3请在实验设备平台上将存储器模块、地址总线模块、缓冲输入模块、时序启停单元模块的各控制信号用短线连接好。
将各数据总线及地址总线也连好。
3．按照实验步骤完成实验项目。
4．按照存储器向总线传输数据，以表格形式记录实验中的写入/读出数据和对应的控制信号状态等。
四、实验器材Dais-CMH+ 计算机组成原理教学实验系统1台；双头实验导线若干。
五、实验原理实验中所用的静态存储器电路原理如图1-1-3所示，本实验主要由RAM（6116）存储器、地址寄存器AR（74LS273）、数据显示、地址显示、输入开关（用其设置地址或数据）及其相关的控制信号（二进制开关单元）等组成。
实验中的存储器由一片6116(2Kx8)构成（由于实验中的存储器高位地址A12-A8接地，因此，其存储器实际容量为256字节）。
存储器的数据线(D7~D0)和数据总线(B7~B0)相连接。
地址线由地址锁存器(74LS273)给出，该锁存器的输入/输出分别连接数据总线和存储器地址。
地址显示单元则显示A7~A0的内容。
数据开关经过1片三态门(74LS245)连在数据总线上，分时给出地址和数据。
在存储器中611612 有3个控制信号：CS （片选信号）、 OE （读信号）、 WR （写信号）。
当CS =0 时，RAM 被选中，可进行读/写操作，否则RAM 没被选中，不能进行读/写操作。
计组实验报告5
本次实验锁存器相当于寄存器，起到缓冲数据的作用。第一组实验中数据开关设置的
是（01H），使数据直接存入锁存器中。将数据开关设置成（02H），数据也直接存入锁存 器中，此时，数据总线和锁存输出显示(02H)。
七、实验总结
本次实验主要掌握了输入/输出的硬件电路，对锁存器的功能有了进一步的体会。实验 步骤简单易懂，实验过程顺利。
设置数据开关，具体操作步骤如下：
数据开关
（00000001）
三态门 CBA=000
CE=0 SW-B=1
寄存器ＤＲ２
（00000001）
LDDR1=0 LDDR2=1 按单步建
寄存器ＤＲ１
（00000001）
LDDR1=1 LDDR2=0 按单步建
结果分析：
运算单元的 DR1、DR2 与数据总线都显示（01H）。
（1）按单步键后，数据总线显示(00H)，内存显示(11H)，地址总线显示(00H)。 再按单步键后，数据总线显示(11H)。
（2）按单步键后，数据总线显示(01H)，内存显示(12H)，地址总线显示(01H)。 再按单步键后，数据总线显示(12H)。
（3）按单步键后，数据总线显示(02H)，内存显示(13H)，地址总线显示(02H)。
（４）寄存器判零
在保持带进位减法运算所设置的状态下，令ＡＲ＝１，按【单步】，若零标志灯Ｚ“亮”， 表示当前运算结果为零，反之表示结果不为零。
结果分析：
这个实验结果Ｚ灯亮。因为带进位减法运算的结果是（00H）。所以，当 Z 灯亮时结
果为零。
六、实验总结
（1）通过这个实验，熟悉了判零实验的硬件，基本了解了判零实验的原理，加深了 对寄存器判零的理解。
LDAR 为高电平有效，而 WE 为读/写(W/R)控制信号，当 WE=0 时进行读操作，当 WE=1 时进行写操作。
实验一 存储器和总线实验指导书
实验一 存储器和总线实验1.1 实验目的1．熟悉计算机组成原理教学实验系统Dais-CMH+的组成及其使用方法；2．掌握静态随机存储器RAM的工作原理及其使用方法；3．了解存储器和总线组成的硬件电路，了解与存储器有关的总线信号功能及使用方法；1.2 实验内容内部存储器（RAM 6116）读写实验在实验系统的手动工作方式下完成下列操作：(1) 内部总线数据写入存储器：向存储器01H、2EH两个地址单元中分别写入数据1AH、1BH，记录相关数据，填表2-1-4。
(2) 读存储器中数据至总线：依次读出01H、2EH两个地址单元中的内容，查看其各单元中的内容是否与自己写入的内容一致，记录相关数据，填表2-1-5。
1.3实验要求内部存储器（RAM 6116）读写实验要求（1）根据实验原理图2-1-2，在实验设备平台上将存储器单元、地址总线单元、缓冲输入单元、时序启停单元的各控制信号用短线连接好；将各数据总线及地址总线也连好。
（2）按照实验内容完成实验项目。
（3）以表格形式记录实验中的写入/读出数据和对应的控制信号状态等信息。
1.4 实验器材1．Dais-CMH+ 计算机组成原理教学实验系统1台；2．8芯扁平排线2条，双头导线若干；3．逻辑笔，万用表等。
1.5 实验原理一、内部存储器（RAM 6116）读写实验本存储器实验的电路原理如图2-1-2所示，主要由RAM（6116）、地址寄存器AR（74LS273）、数据显示、地址显示、数据输入开关及其相关的控制信号（二进制开关单元）等组成。
其中，数据输入开关可用来设置地址或数据。
控制信号为逻1辑“1”时有效（开关拨向上方），否则无效。
静态随机存储器（RAM）由一片6116芯片构成，如图2-1-1所示。
6116的容量是2KB，有A10~A0共11条地址线。
在本实验系统中，只用到A7~A0这8条地址线，高3位地址线A10~A8接地，因此，其实际容量为256B。
D7~D0是6116的数据线。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验六存储器和总线实验
一、实验目的
熟悉存储器和总线组成的硬件电路
二、实验要求
按照实验步骤完成实验项目，利用存储器和总线传输数据。
三、实验内容
（1）实验原理
实验所用半导体静态存储器电路原理如图所示，该静态存储器由一片6116（2k*8）构成，其数据线（D0-D7）已和数据总线（BUS-DIAP UNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连至数据总线。
地址A0-A7与地址总线相连，显示地址内容。
数据开关经三态门（74LS245）已连至数据总线，分时给出地址和数据。
因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。
6116由三根控制线：/CS(片选线)、OE（读线）、WE（写线）。
当片选有效（/CS=0）时，同时OE=0时，(WE=0)时进行读操作。
本实验中将OE引入接地，在此情况下，当/CS、WE=1时进行写操作。
/CS=0、WE=0时进行写操作，其写时间与T3脉冲宽度一致。
实验时T3脉冲由“单步”命令键产生，其它电平控制信号由二进制开关模拟，其中/CE（存储器片选信号为低电平有效，WE为写/读（W/R）控制信号，当WE=0时进行读操作、当WE=1时为写操作。
（2）实验步骤
1、控制信号连接：位于实验装置右侧边缘的RAM片选端（/CE）、写/读线（WE）、地址锁存信号（LDAR）与位于实验装置左上方的控制信号（/CE、WE、LDAR）之间对应相连。
位于实验装置左上方CTR-OUT的控制信号(/SW-B)与左下方INPUT-UNIT(/SW-B)对应相连。
具体信号连接：/CE,WE,LDAR,/SW-B
2、完成上述连接，仔细检查无误后方可进入本实验。
在闪动是我“P”状态下按动增值命令键，时LED显示器自左向右第一位显示提示符“H”，表示装置已进入手动单元试验状态。
（若当前处“H”状态，本操作可略）
3、内部总线数据写入存储器
给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15，具体操作步骤如下：（以向00地址单元写入11数据为例，然后重复操作将数据分别写入各地址单元）。
4,、读存储器的数据到数据总线
依次独处第00、01、02、03、04单元中的内容，观察上述各单元中的内容是否与前面写入的一致。
具体步骤如下：（以从00单元独处11数据为例，其它则类似）。