《模拟集成电路设计》复习

合集下载

CMOS模拟集成电路设总复习

I VT ln(n) R1
Vout
mR2 R1
VT
ln(n) VEB3
Vout 2 ln(n) k VEB3 2m ln(n) 8.67 102 2.2 0
T
q T
只要满足右式的所有m，n均可 mln(n) 12.7
知识点
1.MOS器件原理 2.电流镜 3.带隙基准 4.反相器（三种类型） 5.差分放大器 6.共源共栅放大器 7.输出放大器 8.运算放大器
0.7
0.91V
M1饱和：VDS1 VGS1 VT
Vb VGS2 VGS1 VT
Vb VGS1 VGS2 VT
2I REF
K ' (W / L)2
2I REF K '(W / L)1
VT
2 0.1103
2 0.1103
110106 40 0.7 110106 40
1.11V
例题
L
COX
OX
tOX
K': 跨导参数
K ' COX 0
MOS管的大信号模型
饱和区电流（以NMOS为例）：
iD
K'
W 2L
(vGS
VT
)2
线性区电流（以NMOS为例）：
iD
K'W L
[(vGS
VT
)
( vDS 2
)]vDS
PMOS的饱和区和线性区电流表达式？
小信号模型
MOS管的小信号模型
输出电阻
VSG3 VDD VICmax VTN 2.5 2 0.7 1.2
VSG3
K 'P
2ID (W /
L)3
| VTP
| 1.2

模拟集成电路设计_复习大纲

《模拟集成电路设计》复习大纲一、概念：1. 密勒定理：如果将图（a ）的电路转换成图（b ）的电路，则Z 1=Z/(1-A V )，Z 2=Z/(1-A V -1)，其中A V =V Y /V X 。

这种现象可总结为密勒定理。

2. 沟道长度调制效应：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说，L 实际上是V DS 的函数，这种效应称为沟道长度调制。

3. 等效跨导Gm ：对于某种具体的电路结构，定义inDV I ∂∂为电路的等效跨导，来表示输入电压转换成输出电流的能力，跨导的表达式4. N 阱：CMOS 工艺中，PMOS 管与NMOS 管必须做在同一衬底上，若衬底为P 型，则PMOS 管要做在一个N 型的“局部衬底”上，这块与衬底掺杂类型相反的N 型“局部衬底”叫做N 阱。

5. 亚阈值导电效应：实际上，V GS =V TH 时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS <V TH 时，I D 也并非是无限小，而是与V GS 呈指数关系，这种效应叫亚阈值导电效应。

6. 有源电流镜：像有源器件一样用来处理信号的电流镜结构叫做有源电流镜。

7. 输出摆幅：输出电压最大值与最小值之间的差。

8. 放大应用时，通常使MOS 管工作在饱和区，电流受栅源过驱动电压控制，我们定义跨导来表示电压转换电流的能力。

9. 在模拟集成电路中MOS 晶体管是四端器件 10. 源跟随器主要应用是起到什么作用？11. λ为沟长调制效应系数，λ值与沟道长度成反比，对于较长的沟道，λ值较小。

12. 饱和区NMOS 管的电压条件及其其沟道电流表达式。

13. 共源共栅放大器结构的一个重要特性就是输出阻抗很高，因此可以做成恒定电流源。

14. MOS 管的主要几何参数15. 共模输入电平的变化会引起差动输出发生改变的因素有哪些？ 16. MOS 管的电路符号17. 增益小于1的单级放大器 18. N 阱和P 阱的概念19. MOS 管的二级效应的表达式，比如沟道长度调制效应、体效应、亚阈值效应 20. 按比例缩小理论：恒定电场、恒定电压、准恒压21. 采用电阻负载的共源级单级放大器其小信号增益Av 表达式 22. 在差动放大器设计中CMRR23. 带源极负反馈的共源级其小信号增益的表达式 24. 图示电路的小信号增益表达式。

模拟集成电路复习

1、研究模拟集成电路的重要性：（1）首先，MOSFET 的特征尺寸越来越小，本征速度越来越快；（2）SOC 芯片发展的需求。

2、模拟设计困难的原因：（1）模拟设计涉及到在速度、功耗、增益、精度、电源电压等多种因素间进行折衷，而数字电路只需在速度和功耗之间折衷；（2）模拟电路对噪声、串扰和其它干扰比数字电路要敏感得多；（3）器件的二级效应对模拟电路的影响比数字电路要严重得多；（4）高性能模拟电路的设计很少能自动完成，而许多数字电路都是自动综合和布局的。

3、鲁棒性就是系统的健壮性。

它是在异常和危险情况下系统生存的关键。

所谓“鲁棒性”，是指控制系统在一定的参数摄动下，维持某些性能的特性。

4、版图设计过程：设计规则检查（DRC ）、电气规则检查（ERC ）、一致性校验（LVS ）、RC分布参数提取5、 MOS 管正常工作的基本条件是:所有衬源（B 、S ）、衬漏（B 、D ）pn 结必须反偏6、沟道为夹断条件：⇒GD GS DS T DS GS TH H V =V -≤V V V -V ≥V7、（1）截止区：Id=0；Vgs<Vth（2）线性区的NMOSFET （0 < VDS < VGS －VT ）μ2D n oxGS TH DS DS W 1I =C [(V -V )V -V ]L 2（3）饱和区的MOSFET （VDS ≥ VGS －VT ）2)(2TH GS ox n D V V LWC I -=μ 8、栅极跨导gm ：是表征栅-源电压对于输出漏极电流控制作用强弱的一个重要的参数，它反映了器件的小信号放大性能，希望越大越好。

∂∂D m VDS=constGSn oxGS TH I g =V W=μC (V -V )Lm D GS THg =2I =V -V9、体效应：理想情况下是假设晶体管的衬底和源是短接的，实际上两者并不一定电位相同，当VB 变得更负时，Vth 增加，这种效应叫做体效应。

模拟集成电路设计原理复习第一部分

rout
ro2
8000 1.6 0.1
128k
If : Vout 0.5V
I o u t
V rout
0.5 128k
3.9A
1 gm
vgs2
gm2vgs2
i rgs2 vx
改进的电流镜
共源共栅电流镜
VN VGS0 VX VY VN VGS3 VX VGS0 VGS3 VGS0 VGS3 VY VX
用电阻模拟gmb—对源跟随器成立
戴维南等效电路--〉分压电路
共栅级
AV
Vout Vin
gm gmb go go gD
AV
gm
gmb ro 1RD ＝gm
RD ro
gmb ro RD
ro
gm gmb RD 1 gmRD
共栅级
共栅级输出阻抗：
Vin 0
gm Vin Vs ro
Vin
gm Vin Vs ro
gmbVs
Vs
Rs
Io gm Vin Vs
Vs ro
gmbVs
Io
Vs Rs
Io gm Vin Io RS
Io RS ro
gmbIo RS
Gm
Io Vin
Rs 1
g m ro gm gmb
Rs
ro
gm 1 gm Rs
共源级
考虑输出阻抗：输入接地，输出加激励
非全差分输入电路分析输入信号不是大小相等、方向相反、Vp不是交流地将输入分为差模输入部分和共模输入部分
Vin1
Vin1
Vin 2 2
Vin1
Vin 2 2
Vin2
Vin2
Vin1 2
Vin1

模拟集成电路设计复习笔记

模集复习笔记By 潇然2018.6.202.2 I/V特性1. I-V特性2. 跨导定义：V GS对I DS的控制能力（I DS对V GS变化的灵敏度）饱和区跨导gm表达式：2. 线性电阻表达式2.3 二级效应1. 体效应γ为体效应系数，典型值0.3-0.4V-1/22. 沟道长度调制效应2.4 MOS器件模型定义：信号相对于偏置工作点而言比较小、不会显著影响偏置工作点时用该模型简化计算由gm、gmb、r O等构成低频小信号模型，高频时还需加上C GS等寄生电容、寄生电阻（接触孔电阻、导电层电阻等）1. MOS小信号模型①沟长调制效应引起的输出电阻②体效应跨导2. 完整的MOSFET小信号模型用于计算各节点时间常数、找出极点2.5 放大器的性能参数AIC设计的八边形法则分别为：速度、功耗、增益、噪声、线性度、电压摆幅、电源电压、输入输出阻抗参数之间互相制约，设计时需要在这些参数间折衷3.2 共源级1. 电阻负载理想情况：考虑沟长调制效应：2. 二极管接法的MOS做负载① NMOS二极管负载存在体效应时的阻抗：忽略η随Vout的变化时，增益只于W/L有关，与偏置电流、电压无关，线性度很好。

② PMOS管负载缺点：a.大增益需要极大的器件尺寸b. 输出摆幅小提高输出摆幅的方法：加电流源3. 电流源做负载4. 深线性区MOS管做负载5. 带源极负反馈①增益与跨导随着RS增大， Gm和增益都变为gm的弱函数,提高了线性度；但以牺牲增益为代价。

另外，可以通过如下方法简便计算：Av=“在漏极节点看到的电阻”/“在源极通路上看到的电阻”②输出电阻3.3 源跟随器（共漏）1. 负载为Rs2. 负载为电流源3. 考虑r O和R L后的增益（注意分析过程）4. 负载为理想电流源时输出电阻Ro3.4 共栅级1. 不考虑沟长调制效应时增益，体效应导致增益增加2. 输入阻抗R D=0时，共栅级输入阻抗相当于源跟随器输出阻抗，故在R D较小时，输入阻抗小3. 输出阻抗计算结果同带源极负反馈的共源级的Rout，故输出阻抗很大3.5 共源共栅级1. 增益（不考虑沟长调制）（注意此处为约等于且结果为负，具体增益参照P71，掌握方法即可）2. 输出阻抗M2管将M1管的输出阻抗提高为原来的（gm2+gmb2）r O2倍；有利于实现高增益3. 其他性质：①作理想电流源，代价：输出摆幅减小②屏蔽特性：Vout端有ΔVout的电压跳变时，表现在X点的电压跳变很小，屏蔽了输出节点对输入管的影响4. 折叠共源共栅5. 总结：4.2 基本差动对1. 大信号差分特性上式假定了M1、M2均工作在饱和区，然鹅2. 大信号共模特性共模输入电平必须满足：3. 小信号差分特性因此，当ΔVin为下值时跨导降为0：，其表征放大器所允许的最大输入差分信号差模增益：用叠加法、半电路法均可求全差分时的差模增益，结论为：①单边输入时差模增益为-gmR D②差分输入时差模增益为-gmR D③单边输入时单端输出增益为-gmR D/24. 小信号共模特性若电路完全对称，则流过M1和M2管的直流电流总为I SS/2，不随Vin,CM的变化而变化，因此，V X和V Y不变；非理想性包括：M1和M2之间有失配（W/L、V TH等），R D1和R D2之间有失配（阻值不完全相等等）；尾电流源ISS的内阻RSS不是无穷大①尾电流内阻非无穷大时若电路完全对称，则V P会随Vin,CM的变化而变化，导致尾电流变化， Vout1和Vout2会随之变化，但Vout1和Vout2总相等，故可短接，将M1、M2并联处理（注意此时跨导为2gm）共模增益为：②输入管失配对共模响应的影响共模到差模转换的增益：5. CMRR-共模抑制比Common-Mode Rejection Ratio，用来综合反映差分放大器的性能5.1 基本电流镜原理：利用输出电流与参考电流的过驱动电压相同)1()()(2121DSTHGSoxnREFVVVLWCIλμ+-=)1()()(2222DSTHGSoxnoutVVVLWCIλμ+-=因此)1()/()1()/(1122DSDSREFoutVLWVLWIIλλ++=复制精度受工艺（宽长比）、沟长调制效应的影响5.3 有源电流镜6.1 密勒效应如果上图1的电路可以转换成图2的电路，则是在所关心的频率下的小信号增益，通常为简化计算，我们一般用低频增益来代替AV，这样足可以使我们深入理解电路的频率特性。

模拟集成电路复习1

饱和区：当MOS晶体管开启，且栅源端截断时VGS−VTH<VDS时，可认为其处于饱和区。
VGS VTH VDS
速度饱和区：载流子速度随电场强度的增大趋于饱和时，可认为
其处于线性饱和区。
MOS晶体管的电流方程
各工作区电流方程
饱和区
ID

1 2
μnCox
W L
VGS VTH
对M1

I

1 2
β1Veff12 ,
摆幅增加

W L
1

Veff1

Vdsat1 Veff1
Common Source Amplifier
Diode-connected MOST: small-signal
Common Source Amplifier
小信号增益---二极管负载
must be small
Single-transistor stages
Common Source Amplifier
小信号增益---电阻负载
AV

Vout Vin

μnCox
W L
Vin VTH
RD
gmRD
增益随Vin线性增加，当输入信号摆幅较大时引入非线性考虑沟道长度调制效应
μn 2v sat L

VG S

VT
vsatCoxW VGS VT
ID
Long-channel device
VGS= VDD
Short-channel device
VDSAT VGS- V T VDS
MOS管交流小信号特性
饱和区跨导

模拟集成电路设计复习笔记

② PMOS管负载缺点：a. 大增益需要极大的器件尺寸b. 输出摆幅小提高输出摆幅的方法：加电流源3. 电流源做负载4. 深线性区MOS管做负载5. 带源极负反馈①增益与跨导随着RS增大， Gm和增益都变为gm的弱函数,提高了线性度；但以牺牲增益为代价。

另外，可以通过如下方法简便计算：Av=“在漏极节点看到的电阻”/“在源极通路上看到的电阻”②输出电阻3.3 源跟随器（共漏）1. 负载为Rs2. 负载为电流源3. 考虑r O和R L后的增益（注意分析过程）4. 负载为理想电流源时输出电阻Ro3.4 共栅级1. 不考虑沟长调制效应时增益，体效应导致增益增加2. 输入阻抗R D=0时，共栅级输入阻抗相当于源跟随器输出阻抗，故在R D较小时，输入阻抗小3. 输出阻抗计算结果同带源极负反馈的共源级的Rout，故输出阻抗很大3.5 共源共栅级1. 增益（不考虑沟长调制）（注意此处为约等于且结果为负，具体增益参照P71，掌握方法即可）2. 输出阻抗M2管将M1管的输出阻抗提高为原来的（gm2+gmb2）r O2倍；有利于实现高增益3. 其他性质：①作理想电流源，代价：输出摆幅减小②屏蔽特性：Vout端有ΔVout的电压跳变时，表现在X点的电压跳变很小，屏蔽了输出节点对输入管的影响4. 折叠共源共栅5. 总结：4.2 基本差动对1. 大信号差分特性上式假定了M1、M2均工作在饱和区，然鹅2. 大信号共模特性共模输入电平必须满足：3. 小信号差分特性因此，当ΔVin为下值时跨导降为0：，其表征放大器所允许的最大输入差分信号差模增益：用叠加法、半电路法均可求全差分时的差模增益，结论为：①单边输入时差模增益为-gmR D②差分输入时差模增益为-gmR D③单边输入时单端输出增益为-gmR D/24. 小信号共模特性若电路完全对称，则流过M1和M2管的直流电流总为I SS/2，不随Vin,CM的变化而变化，因此，V X和V Y不变；非理想性包括：M1和M2之间有失配（W/L、V TH等），R D1和R D2之间有失配（阻值不完全相等等）；尾电流源ISS的内阻RSS不是无穷大①尾电流内阻非无穷大时若电路完全对称，则V P会随Vin,CM的变化而变化，导致尾电流变化， Vout1和Vout2会随之变化，但Vout1和Vout2总相等，故可短接，将M1、M2并联处理（注意此时跨导为2gm）共模增益为：②输入管失配对共模响应的影响共模到差模转换的增益：5. CMRR-共模抑制比Common-Mode Rejection Ratio，用来综合反映差分放大器的性能5.1 基本电流镜原理：利用输出电流与参考电流的过驱动电压相同复制精度受工艺（宽长比）、沟长调制效应的影响5.3 有源电流镜6.1 密勒效应如果上图1的电路可以转换成图2的电路，则是在所关心的频率下的小信号增益，通常为简化计算，我们一般用低频增益来代替AV，这样足可以使我们深入理解电路的频率特性。

模拟集成电路设计原理复习第二部分

ω1是GX点
运放的频率补偿

各种PM条件下的实际响应曲线

例：
PM 60 H 1 120 Y 1 1 X

PM越小，减幅振荡现象越严重； PM越大，系统越稳定，但时间响应减慢。 PM必须大于45°，最好等于或大于60°
运放的频率补偿
噪声?基本概念?噪声噪声谱信噪比噪声带宽输出输入噪声相关?器件噪声热噪声闪烁噪声转角频率ktc?单级放大器中的噪声?共源级源跟随器共栅级共源共栅级?差动放大器噪声?噪声的统计特性噪声是一个随机过程电路中的大多数噪声显示出固定的平均功耗??噪声的表示?总噪声积分噪声?功率谱??dttvtptttav?????2221lim??fvn2??avnprmsv?????dffvrmsvnn?0??22噪声的统计特性?噪声和频率噪声的统计特性?信噪比snr当信号和噪声的均方根电压值相等时snr0???????????????????????22log20log10log10rmsnrmssrmsnrmssvvvvpowernoisepowersignalsnr噪声的计算?相关和非相关噪声源?有二个噪声源?第三项表示二个噪声源之间的相关性若二者非相关121lim??tppp???在大多数情况下噪声源是非相关的可以使用叠加原理??tx1??tx2??t??t????t??dttxxtppdtxxtptttavavtttav??????????????22212122221211limlim??t??t022????dtxxttt21avavav噪声的统计特性?噪声传输?定理
10 p1 , H 90
p 2 , H 135
10 p 2 , H 180

在GX，相位总是大于-180 稳定

模拟集成电路设计期末试卷

解：（1）
(2)
2、画出差动对的输入输出特性曲线（ΔID~ΔVin）。
要求：（1）标出曲线中关键转折点和极限点的坐标；
（2）由图分析：通过什么措施可以使差动对的线性度更好。
解：
其中，，增大ISS或减小W/L，可使电路的线性更好。
四．简答（（每题7分，共21分））
1、“MOS器件即使没有传输电流也可能导通”，这种说法正确么？为什么？
《模拟集成电路设计原理》期末考试
一．填空题（每空1分，共14分）
1、与其它类型的晶体管相比，MOS器件的尺寸很容易按____比例____缩小，CMOS电路被证明具有_较低__的制造成本。
2、放大应用时，通常使MOS管工作在_饱和_区，电流受栅源过驱动电压控制，我们定义_跨导_来表示电压转换电流的能力。
4、（9分）画出下图共源极高频模型的小信号等效电路，并利用小信号模型精确推导系统的极点频率。
解：（1）I3=I4=50μA，I5=I6=200μA，I7=500μA
（2）γ=0：VP=0.368V
γ=0.45V-1：VTH1（VP=0.368V）=0.78V，VP1=0.288V；VTH2（VP1=0.288V）=0.764V，VP2=0.304；VTH3（VP2=0.304V）=0.767V，VP3=0.301；VTH4（VP3=0.301V）=0.766V，VP4=0.302；VTH5（VP4=0.302V）=0.766V，VP4=0.302…….所以VP≈0.302V
解：可能。当时，器件工作在深线性区，此时虽然足够的VGS可以满足器件的导通条件，但是VDS很小，以至于没有传输电流
五．分析计算题（共34分）
（下列题目中使用教材表2.1所列的器件数据，所有器件尺寸都是有效值，单位均为微米。）

07级模拟集成电路原理与设计期末复习.doc

《模拟集成电路原理与设计》期末复习1.Assuming all MOSFETs are in saturation, plot the small-signal model and calculate the small-signal volt age gain of the circuit in Fig. 1 (入*0z 丫二0)2.Assuming all MOSFETs are in saturation, plot the small-signal model and calculate the small-signal voltage gain of the circuit in Fig. 2 (X=AO Z y=0)3.Design the folded-cascode op amp of Fig. 3 for the following requirements: maximum differential swing = 2.4 V, total power dissipation = 6 mW. If all of the transistors have a channel length of 0.5 pm, what is the overall voltage gain? Can the input common-mode level be as low as zero?4.Consider the feedback amplifier depicted in Fig・4, where Cl and C2 set the closed-loop gain, (a) Determine the small-signal step response of the circuit, (b) Calculate the positive and negative slew rates.5.Calculatc the input impedance and the tramsfer function of the circuit in Fig. 5.6.Calculate the input impedance and the transfer function of the circuit in Fig. 67.Assuming all MOSFETs are in saturation, calculate the input-referred 1/f noise voltage of the circuit shown in Fig. 78.Assuming al 1 MOSFETs are in satirration, calculate the input-referred thermal noisc voltage of the circuit shown in Fig. 89.Derive an expression for I out in Fig. 9.10.Consider the seif-biased cascode shown in Fig. 10. Determine the minimum and maximum values of R-I K B F such that both Mi and M2 remain in saturation.11.For the circuit of Fig. 11, determine the minimum value of I ss that guarantees osci1 lation.12.Explain how the start-up circuit shown in Fig.5 operates. Derive a relationship that guarantees V x < V T n after the circuit turns on.Fig. Ifl片竹°%Fig. 8Fig. 7Fig. 9Fig. 11 Fig. 12NMOS Mocel LEVEL « 1 NSUBrTOX « 9—9 MJ = 045 PMOS Model LEVEL ■ 1 NSUD-5e<!4 TOX ・9e 9 MJ ■ 0.5 GAMMA » 0.45 UO.350 CJ«0 56e-3 CGDO»0.4e 9GAMMA ■ 0.4 UO^ 100 CJ“94"3 CGDO = 0.30-9 PHI = 09 LAMBDA 二 0.1 CJSW = 0 35«^11 JS-31 0e-8 PHI - 0.8 LAMBDA-0 2 CJSW « 0 32e JS ・0 5e ・8 Note: Device parameters refer to Table 2.1; Wo 二&854X 10'I4Farad/cm; technology node = 0.5 pm. VTO w 0.7 LO-0 08e-6 PB ■ 0 9 MJSW « 0.2 VTO - -O S LD ・ 0 09—6 P8«09 MJSW ■ 0.3。

模拟cmos集成电路设计复习题

密封线内不答题
一、简答题（共 40 分）
1. 对比基本电流镜与共源共栅电流镜的差别，结合相关电路图指出各自的利弊。（10 分）
2. 分析差分电路中器件不匹配对差分对性能所造成的影响。（5 分）
3.以共源放大器为例，分析 Miller 电容对共源放大器的频率影响。（5 分）
——第 9 页——
4. MOSFET 工作在放大状态时，其工作的区域和等效小信号模型分别是什么？请画出相应的低频等效小信号模型，并解释相关参数在电路中的含义。 (10 分)
5. 请分别画出 P 型衬底，N 阱 CMOS 工艺里 NMOSFET 和 PMOSFET 的器件纵向结构图，并给出电路最高点位与最低点位最可能连接的端点位置。 (10 分)
——第 10 页——
学院____________班级____________姓名____________学号____________
1000× (1+ s )
H (s) =
(1 +
2π ×1000 s
,
)
2π ×10
(10 分)
(a) 计算低频增益，零点和极点 (5 分)
(b) 画出对应的幅频特性和相频特性 (5 分)
——第 8 页——
学院____________班级____________姓名____________学号____________
7.保证沟道宽度不变的情况下，采用电流源负载的共源级为了提高电压增益，可以
（
）。
A. 减小放大管的沟道长度，减小负载管的沟道长度；
B．减小放大管的沟道长度，增加负载管的沟道长度；
C．增加放大管的沟道长度，减小负载管的沟道长度；
D．增加放大管的沟道长度，增加负载管的沟道长度；

模拟集成电路设计原理_试题库1

《模拟集成电路设计原理》试卷(答题卷)（1）一、填空题（共30分，每空格1分）1. MOSFET 是一个四端器件，现在大多数的CMOS 工艺中，P 管做在_____中，并且，在大多数电路中，P 管的衬底与______（高或低）电平相连接，这样连接的原因是使得_________________________________________________。

2. 对增强型NMOS 来说，让其处于饱和时的条件为_______________________________，增强型PMOS 处于饱和时的条件为__________________________________________。

3. 在两级运放中，通常是用第一级运放实现_____________，用第二级运放实现_____________。

4. 实际工艺中，本征阈值电压并不适用于电路设计，因此在器件制造过程中，通常通过向沟道区注入__________来调整阈值电压，其实质是改变氧化层（栅氧）界面附近衬底的_______________。

5. 阈值电压为发生强反型时的栅压，对增强型NMOS 管来说，发生强反型时的条件为__________________________________________________。

6. 折叠式共源共栅运放与套筒式共源共栅结构相比，输出电压摆幅_______,但这个优点是以较大的________、较低的_______________、较低的_____________和较高的____________为代价得到的。

7. 对于一个负反馈系统来说，有前馈网络A 和反馈网络β，那么这个系统的开环增益为_______，闭环增益为________________，环路增益为____________。

8. 对于一个单极点系统来说，单位增益带宽为80MHz ，若现在带宽变为16MHz ，则环路增益为_________，闭环增益为_______。

模拟集成电路复习

1、研究模拟集成电路得重要性：(1）首先,MOSFET 得特征尺寸越来越小,本征速度越来越快；(2)SOC 芯片发展得需求。

2、模拟设计困难得原因:（1)模拟设计涉及到在速度、功耗、增益、精度、电源电压等多种因素间进行折衷，而数字电路只需在速度与功耗之间折衷;(２）模拟电路对噪声、串扰与其它干扰比数字电路要敏感得多；(3)器件得二级效应对模拟电路得影响比数字电路要严重得多;（4）高性能模拟电路得设计很少能自动完成，而许多数字电路都就是自动综合与布局得。

3、鲁棒性就就是系统得健壮性.它就是在异常与危险情况下系统生存得关键。

所谓“鲁棒性”,就是指控制系统在一定得参数摄动下，维持某些性能得特性.4、版图设计过程：设计规则检查（DR Ｃ)、电气规则检查（ERC ）、一致性校验(LVS ）、RC分布参数提取5、 MOS 管正常工作得基本条件就是:所有衬源(B 、S ）、衬漏（B 、Ｄ）pn 结必须反偏6、沟道为夹断条件：⇒GD GS DS T DS GS TH H V =V -≤V V V -V ≥V7、 (1）截止区：Id=0;Vgs ＜Ｖｔh（２)线性区得NMO ＳFE Ｔ(0 〈 V ＤS 〈 V ＧS －VT ） μ2D n ox GS TH DS DS W 1I =C [(V -V )V -V ]L 2（3)饱与区得M ＯS ＦＥT （VDS ≥ VGＳ-VT )8、栅极跨导g ｍ：就是表征栅－源电压对于输出漏极电流控制作用强弱得一个重要得参数，它反映了器件得小信号放大性能，希望越大越好。

∂∂Dm VDS=constGS n ox GS TH I g =V W =μC (V -V )Lm D GS THg =2I =V -V9、体效应：理想情况下就是假设晶体管得衬底与源就是短接得,实际上两者并不一定电位相同,当V Ｂ变得更负时，Vth 增加,这种效应叫做体效应。

体效应会改变晶体管得阈值电压.10、2n ox D GS TH DS μC W I =(V -V )(1+λV )2L 11、亚阈值导电性:当Vg ｓ下降到低于V ｔh 时器件突然关断.实际上，Vg ｓ==Ｖth 时，一个“弱”得强反型仍然存在,并有一些源漏电流。

模拟CMOS集成电路设计复习提纲

增益的计算
Av0 gm2 gm4ro4ro2 || gm6ro6ro8
小信号带宽
• 小信号带宽通常定义为单位增益频率fu • 3dB频率f3dB与fu的示意如下（均为对数坐标）
GBW与小信号建立时间(1)
设放大器的低频增益A0 ,带宽BW fd. 则增益带宽积GBW A0fd 若该放大器为单极点系统
反馈的特性1：降低增益灵敏度
ACL

Y X
A
1 A

1

A 1 A

1

(if A 1)
dACL dA

1
1 A 2
dACL 1 dA
ACL 1 A A
反馈的特性3：扩展带宽
Giv
en
A

1
A0 s
0
A0
1 s
A0
ACL
A
1 A

1

1
0 A0
电流-电压反馈的特性
• 输入端串联，
– 输入电阻增大
• 输出端串联，
– 输出电阻增大
Rin,cl (1 Gm RF )Rin Rout,cl (1 Gm RF )Rout Iout Gm Vin 1 Gm RF
电压-电流反馈
Vout
R0
Iin 1 R0 GmF
• 前馈网络R0：I-V；反馈网络gmF：V-I • 信号检测：前馈网络的输出，电压信号，并联 • 信号返回：前馈网络的输入，电流信号，并联 • 也称并联-并联反馈 • R0：前馈网络增益，电阻的量纲 • GmF：反馈网络增益，导纳的量纲 • R0×GmF ：无量纲
共栅管的输出电阻
参考源极负反馈电阻的共源级

模拟集成电路设计期末试卷word精品

《模拟集成电路设计原理》期末考试一•填空题（每空1分，共14分）1、与其它类型的晶体管相比，MOS器件的尺寸很容易按________ 比例____ 缩小，CMOS电路被证明具有_较低—的制造成本。

2、放大应用时，通常使MOS管工作在_饱和一区，电流受栅源过驱动电压控制，我们定义—跨导_来表示电压转换电流的能力。

3、入为沟长调制效应系数，对于较长的沟道，入值____ 较小 _ （较大、较小）。

4、源跟随器主要应用是起到___电压缓冲器—的作用。

5、共源共栅放大器结构的一个重要特性就是_输出阻抗_很高，因此可以做成―恒定电流源_。

6、由于_尾电流源输出阻抗为有限值_或_电路不完全对称_等因素，共模输入电平的变化会引起差动输出的改变。

7、理想情况下，_电流镜_结构可以精确地复制电流而不受工艺和温度的影响，实际应用中，为了抑制沟长调制效应带来的误差，可以进一步将其改进为—共源共栅电流镜—结构。

&为方便求解，在一定条件下可用—极点一结点关联一法估算系统的极点频率。

9、与差动对结合使用的有源电流镜结构如下图所示，电路的输入电容C in为—C F（1 - A）__。

10、入为沟长调制效应系数，入值与沟道长度成—反比__ （正比、反比）。

二.名词解释（每题3分，共15分）1、阱解：在CMOS工艺中，PMOS管与NMOS管必须做在同一衬底上，其中某一类器件要做在一个“局部衬底”上，这块与衬底掺杂类型相反的“局部衬底”叫做阱。

2、亚阈值导电效应解：实际上，V GS=V TH时，一个“弱”的反型层仍然存在，并有一些源漏电流，甚至当V GS<V TH时，I D也并非是无限小，而是与V GS呈指数关系，这种效应叫亚阈值导电效应。

3、沟道长度调制解：当栅与漏之间的电压增大时，实际的反型沟道长度逐渐减小，也就是说, 这种效应称为沟道长度调制。

4、等效跨导Gm6、N 阱:解：CMOS 工艺中，PMOS 管与NMOS 管必须做在同一衬底上，若衬底为 P 型，贝U PMOS 管要做在个N 型的“局部衬底”上，这块与衬底掺杂类型相反的N 型“局部衬底”叫做 N 阱。

模拟集成电路设计原理复习第二部分

噪声

基本概念

噪声、噪声谱、信噪比、噪声带宽、输出/输入噪声、相关器件噪声、热噪声、闪烁噪声、转角频率、KT/C

单级放大器中的噪声

共源级、源跟随器、共栅级、共源共栅级差动放大器
噪声

噪声的统计特性

噪声是一个随机过程，电路中的大多数噪声显示出固定的平均功耗

噪声的表示

总噪声（积分噪声）
运放的频率补偿

判据3——根轨迹在左半平面
1 H 2 , s p j p as bs c 冲激响应包括 : exp σ p jω p

随着环路增益的变化，在复平面画出各极点的轨迹，称根轨迹图根轨迹图可用于分析稳定性
运放的频率补偿

二极点系统
p1 , H 45

电流-电压反馈：Z模型

电流-电流反馈：H模型
反馈网络中负载的影响

求开环增益和反馈系数
8.1
8.9
运算放大器

基本概念

运放性能参数共模反馈、输入范围限制、电源抑制比稳定的判据相位裕度PM 密勒补偿

运放的稳定性

电路设计

套筒和折叠共源共栅运放二级运放的频率补偿
负反馈系统的稳定性

第三项表示二个噪声源之间的相关性，若二者非相关
1 T2 x1 t x2 t dt 0 lim T 2 T T
Pav Pav1 Pav2

在大多数情况下，噪声源是非相关的，可以使用叠加原理
噪声的统计特性

噪声传输定理：若把噪声谱为Sx(f)的信号加到传输函数为H(s)的线性时不变系统上。

模拟集成电路试题及答案

模拟集成电路试题及答案一、选择题1. 在模拟集成电路设计中，以下哪个因素不是影响电路性能的主要因素？A. 晶体管的尺寸B. 电源电压C. 温度D. 电路的布局答案：D2. 以下哪个不是模拟集成电路中的放大器类型？A. 共射放大器B. 共基放大器C. 共栅放大器D. 差分放大器答案：C二、填空题1. 在模拟集成电路中，________是用来减少晶体管的热噪声。

答案：晶体管的尺寸2. 模拟集成电路设计中，________是一种常用的信号处理方法。

答案：反馈三、简答题1. 简述模拟集成电路中使用差分放大器的优点。

答案：差分放大器的优点包括：- 提高了信号的共模抑制比（CMRR）。

- 减少了温度漂移。

- 增强了电路的稳定性。

2. 解释模拟集成电路中反馈的概念及其作用。

答案：反馈是指将放大器输出的一部分信号以某种方式返回到输入端。

反馈的作用包括：- 稳定放大器的增益。

- 减少非线性失真。

- 提高电路的带宽。

四、计算题1. 给定一个共射放大器，其基极电阻Rb=1kΩ，集电极电流Ic=2mA，求集电极电压Vc。

答案：首先计算集电极电阻Rc的值，Rc = Vcc / Ic，假设Vcc为5V，则Rc = 5V / 0.002A = 2.5kΩ。

然后计算Vc，Vc = Vcc - Ic * Rc= 5V - 0.002A * 2.5kΩ = 2.5V。

2. 假设一个差分放大器的差模增益为Ad，共模增益为Ac，求差模增益与共模增益的比值。

答案：差模增益与共模增益的比值即共模抑制比（CMRR），CMRR = Ad / Ac。

五、论述题1. 论述模拟集成电路设计中，如何通过电路设计来减少噪声和干扰。

答案：在模拟集成电路设计中，减少噪声和干扰的方法包括：- 使用低噪声元件。

- 优化电源管理，确保电源稳定性。

- 采用适当的布局和布线技术，减少电磁干扰。

- 使用屏蔽和接地技术来减少外部噪声的影响。

- 应用适当的信号处理技术，如滤波和信号隔离。

《模拟集成电路设计》复习

《模拟集成电路设计》复习《模拟集成电路设计》复习答疑安排：第13周星期二（5月29日），上午9:00-11:30，下午14:30-17:00，工三310考试题型：七道大题：第2章一题，第3、4章各两题，第5章一题，第6、7章共一题考试注意事项：所有题目采用课本P32表2.1的数据，V DD=3V，C OX=3.84⨯10-7F/cm2，忽略漏/源横向扩散长度L D。

试题会给出所需参数值。

时刻区分大信号、小信号。

时刻注意是否考虑二级效应。

题目有“推导”两字时，需给出求解过程。

必考：画小信号等效电路复习题例2.2补充问题：（1）分析MOS工作区间变化情况；（2）画出I D-V DS 曲线；（3）推导线性区跨导表达式。

习题2.2注意：跨导的单位。

习题2.3补充问题：给定参数值，计算本征增益的数值。

注意：画曲线时需考虑λ与L的关系。

例3.5 补充问题：画出图3.21(b)电路的小信号等效电路，推导增益表达式。

习题3.2问题（b）删去。

补充问题：求R out。

习题3.12解题思路：I1→V out→V GS2→(W/L)2→A v习题3.14 输出摆幅=V DD-V OD1-|V OD2|。

解题思路：A v，R out→g m1→(W/L)1→V OD1→|V OD2|→(W/L)2第4章课件第49页的题目差模增益-g m1(r o1||r o3)，共模增益0，共模抑制比+∞例4.6习题4.18 只要求图4.38(a)-(d)。

补充问题：画出半边电路。

注意：画半边电路时去掉电流源M5。

习题4.25 计算过驱动电压V OD时忽略沟道长度调制效应。

注意双端输出摆幅为单端时的2倍。

习题5.1问题（e）删去。

问题（c）和（d）有简单的计算方法。

习题5.5问题（b）（c）删去。

λ=0。

例6.4补充问题：画出低频小信号等效电路，推导低频小信号增益；写出C D、C S分别包含哪些MOS电容。

习题6.9 只要求图6.39(a)(b)(c)。