数电第六章计数器

CP
Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 Cr 74194(2)
CP
DSR S1 S0 D0D1D2D3 DSL
DSR S1 S0 D0D1D2D3 DSL
1
D' D' 1 0 D' 0 1 2
1 D' 3D' 4D' 5D' 6
实例2—串行—并行数据转换
寄存器 寄存器
1 Cr
CP
Cr
Q0 Q1 Q2 Q3
双向移位寄存器74194功能扩展
用2片74194扩展成的一个8位双向移位寄存器：
Q0 Q1 Q2 Q3 Cr
CP
Q4 Q5 Q6 Q7 Cr Q4 Q5 Q6 Q7
74194（2）
Cr
Q0 Q1 Q2 Q3
74194（1）
CP
CP
DSR S0 S1D0D1D2D3 DSL
DSR S0 S1 D0D1D2D3 DSL
RS触发器组成的移位寄存器状态转换表：
CP 0 1 2 3 4 5 6 7 8 串行输入 Q0 0 1 1 0 1 0 0 0 0 寄存器状态 Q1 Q2 0 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 串行输出 Q3 0 0 0 0 1 1 0 1 0 0 0 0 0 1 1 0 1 0
电路由四个RS触发器、四个4-1MUX和一些门电路组成。 DIL：左移输入 DIR：右移输入 S1S0：功能选择 Cr：清零 CP：时钟，上升沿触发 D0D1D2D3：并行输入 Q0Q1Q2Q3：并行输出 Q0：左移位输出 Q3：右移位输出
根据电路可列出四个触发器输入S的表达式如下：
S0=F0= S1 • S0 • Q0+ S1 • S0 • DSR+ S1 • S0 • Q1+S1 • S0 • D0 S1=F1= S1 • S0 • Q1+ S1 • S0 • Q0 + S1 • S0 • Q2+S1 • S0 • D1 S2=F2= S1 • S0 • Q2+ S1 • S0 • Q1 + S1 • S0 • Q3+S1 • S0 • D2 S3=F3= S1 • S0 • Q3+ S1 • S0 • Q2 + S1 • S0 • DSL+S1 • S0 • D3
输出 借位 进位
Q
D
输出 进位
Q
J
Q CP
CP 借位
Q K 1
1位计数器分析
按照二进制加法规则，如果触发器状态已经为1，则再 有时钟信号到来时，状态应回0，并向高位送出进位信号 （以使下一个触发器状态翻转）。所以，由上升沿触发的触 发器构成一位计数器其进位信号是 Q，而由下降沿触发的触 发器构成一位计数器其进位信号是Q。 同理可标出借位信号。
四位二进制加计数器时序图
CP Q0 Q1 Q2 Q3
从时序图看出： Q0的周期是CP的2倍，Q0叫2分频输出端。 Q1的周期是CP的4倍，Q1叫4分频输出端。 Q2的周期是CP的8倍，Q2叫8分频输出端。 Q3的周期是CP的16倍，Q3叫16分频输出端。
由JK触发器组成的二进制减计数器
Q3 Q2 J3 Q1 J2 Q0 J1
双向移位寄存器74194
Q0 Cr Q1 Q0 S
1
1 1
Q2 Q1 S
Q3 Q2 S
R
CP
1
FF0
R
FF1
R
FF2
R
FF3
Q3 S
1
1
1
1
1
F0
DSR S1
F1 S1 S0 D3 D0
F2 S1 S0 D3 D0
F3 S1 S0 D3 D0
S1 S0 D3 D0
D SL
S0
D0
D1
D2
D3
双向移位寄存器74194功能
D CP
CD4 01 5 Cr Cr
Q0 Q0Q1 Q1Q2 Q2Q3 Q3
≥1
D CP
CD4015 Cr Cr
CP CP Q0 Q 0 Q1 Q1 Q2 Q 2 Q3 Q 3
实例5—构成串行加法器
Q X D CP Cr Ci
n
n位移位 寄存器(1)
n位移位 寄存器(2)
Ci-1
xi yi
Y
全加器 si
四位二进制加计数器状态转换表
状态转换表：
CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 10 11 12 13 14 15 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 0 1 1 1 1 0 1 0 1 0 1
Q0 D
1
Q1 S R Q Q S R Q Q
Q2 S R Q Q
Q3
S R
Q Q
CP
图中，RS触发器相当于D触发器，时钟信号到来，触发器的状 态Q取决于D（S）。 串行输入数据在时钟信号CP的作用下，逐位输入。并且每来一 个时钟信号，输入及Q0Q1Q2Q3的状态就向前传递一次（右移）。 经过4个时钟信号作用后，4位串行数据被全部移入到寄存器中， 从Q3Q2Q1Q0可得到4位并行输出--串并转换。 再经过4个时钟作用，存储在Q3Q2Q1Q0中的数据又逐位从串行 输出端全部移出--并串转换。
74194(1)
CP
Cr
Q4 Q5 Q6 Q7
74194(2)
CP
DSR S1 S0 D0D1D2D3 DSL
DSR S1 S0 D4D5D6D7 DSL
1 1 1 1 1
串行输入
1
0 1 1
实例3—构成扭环计数器
A
74164
B CP
CP Cr
1
Cr
1
QA QB QC QD QE QF QG QH
6.5.1 寄存器和移位寄存器

寄存器 移位寄存器


移位寄存器原理 移位寄存器74164 双向移位寄存器74194
实例1—并行—串行数据转换 实例2—串行—并行数据转换 实例3—构成扭环计数器 实例4—构成脉冲分配器 实例5—构成串行加法器

移位寄存器应用实例

返回
1. 寄存器
CP X
0,1,↓
↑
D X X d
Cr 1 0 0
Q0 0 n Q0 d
Q1 0 n Q1 n Q0
Q2 0 n Q2 n Q1
Q3 0 n Q3 n Q2
CD4015构成脉冲分配器
Q Q Q0 Q1 1Q Q2 2 Q 0Q 33
&
CP CP Q0 Q 0 Q1 Q1 Q2 Q 2 Q3 Q 3
寄存器： 寄存器用于存储一组二进制数。
一个触发器可以存储一位二进制数，N个触发器组
成的寄存器可以存储N位二进制数。 常用的寄存器有74LS273 ( 8D触发器组成，有清零端)、 74LS397(四位)、74LS378(六位)、 74LS377(八位)等。
D触发器组成的4位寄存器
Q3 Q D D3 Q D D2 Q2 Q D D1 Q1 Q D D0 CP Q0
个触发器的时钟信号，则可构成多位二进制减计数器。
同理，对于上述D触发器，如果把 Q 作为下一个触发器的时 钟信号，构成减计数器；把 Q 作为下一个触发器的时钟信号，构 成加计数器。
用JK触发器组成的异步二进制加计数器
Q3 进位 Q2 J3 Q1 J2 Q0 J1
Q3
Q2
Q1
Q0
J0
CP 3 Q3 K3
进位
Q3
Q2
Q1
Q0
J0
CP3 借位 Q3 K3
& 1 &
f1 f2 f3
&
扭环计数器状态表
时钟 0 1 2 3 4 5 6 7 8 9 1 0 QH 0 0 0 0 0 0 0 0 1 1 1 QG 0 0 0 0 0 0 0 1 1 1 1 QF 0 0 0 0 0 0 1 1 1 1 1 QE 0 0 0 0 0 1 1 1 1 1 1 QD 0 0 0 0 1 1 1 1 1 1 1 QC 0 0 0 1 1 1 1 1 1 1 1 QB 0 0 1 1 1 1 1 1 1 1 0 QA 0 1 1 1 1 1 1 1 1 0 0 f1 0 0 1 0 0 0 0 0 0 0 0 f2 0 0 0 0 0 0 0 0 0 0 0 f3 0 0 0 0 0 0 0 0 1 0 0
工作原理： 当时钟信号的上升沿到来时，D触发器的输入被锁存，寄存 器的输出就是输入数据 D（D3D2D1D0） 。 电路中，输入数据是由CP控制同时被锁存到触发器中，输 出也基本上是同时给出的，触发器的这种工作方式叫做并行输入、 并行输出方式。 返回
2. 移位寄存器

移位寄存器原理 RS触发器组成的移位寄存器 移位寄存器74164 双向移位寄存器74194
返回
3. 二进制计数器


异步二进制计数器 同步二进制计数器
返回
(1) 异步二进制计数器
一个触发器可作为一位二进制计数器，则适当连接N个触发器可
构成N位二进制计数器。
如果把上述JK触发器的输入J和K都接高电位，可构成一位计数 器，并且Q是进位输出， Q 是借位输出。如果把 Q 作为下一个触发 器的时钟信号，则可构成多位二进制加计数器，如果把 Q 作为下一
返回
移位寄存器原理
移位寄存器除了具有寄存器的功能外，还有移位 功能。即所存储的代码在时钟信号的作用下可实现左 移或右移。主要用于数据的串-并行转换，数据运算 （乘、除等）。常用的有74164、74194、CD4015等。 移位寄存器可由RS触发器、D触发器或JK触发器 组成。
RS触发器组成的移位寄存器
双向移位寄存器74194功能表：
时 钟 CP X

复 位 Cr 0 1 1 1 1
控制 S1S0 XX 11 10 01 00
输入 串入 DSL DSR X X X X D X X D X X
输出 并入 Q0Q1Q2Q3 D0D1D2D3 XXXX D0D1D2D3 XXXX XXXX XXXX 0000 D0D1D2D3 Q1Q2Q3 D D Q0Q1Q2 Q0Q1Q2Q3 清零 置数 左移 右移 保持 功能
1 1 0 1 0 0 0 0
移位寄存器74164
Cr S A B CP
1
QA
QB
QC
QD
QE
QF
QG
QH
Q Q
S R
Q Q
S R
Q Q
S R
Q Q
S R
Q Q
S R
Q Q
S R
Q Q
S R
Q Q
&
1
R
A、B：串行数据输入端
Cr：异步清零端 CP：时钟端
74164时序图
CP Cr A B QA QB QC QD QE QF QG QH
n
n位移位 寄存器(3) n Z
LD Cp Cr
6.5.2 计数器
• • • • • 计数器分类 一位计数器 二进制计数器 十进制计数器 集成计数器
•
计数器应用
返回
1. 计数器分类
计数器的基本功能是记录某些输入信号的次数 计数器种类很多，可分为如下几类： 按时序：同步计数器--时钟信号到来时触发器状态同时翻转。
DSR S0 S1 D0D1D2D3
D4D5D6D7
DSL
返回
3. 移位寄存器应用实例

实例1—并行—串行数据转换 实例2—串行—并行数据转换 实例3—构成扭环计数器 实例4—构成脉冲分配器 实例5—构成串行加法器
返回
实例1—并行—串行数据转换
启动
& &
Cr
CP
串行输出
Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 Cr 74194(1)
异步计数器--触发器状态不同时翻转。
按计数数值增减：加计数器--随计数脉冲做递加计数。 减计数器--随计数脉冲做递减计数。
可逆计数器
按数字的编码方式：二进制码计数器 按计数容量(模)： 十二进制计数器 BCD码(二-十进制)计数器 六十进制计数器
2.
D=Q
1位计数器
用D触发器组成的一位计数器： 用JK触发器组成的一位计数器： J=K=1
1
CP 2 Q2 K2
1Leabharlann Baidu
CP 1 Q1 K1
1
CP 0 Q0 K0
CP 1 Rd
电路中，每一个JK触发器都接成一位计数器，低位触发器的输 出Q作为下一个触发器的时钟信号（下降沿触发）。 CP0=CP CP1=Q0 CP2=Q1 CP3=Q2 J0=K0=1 J1=K1=1 J2=K2=1 J3=K3=1 Q3Q2Q1Q0：计数输出 Q3 ： 进位输出 Rd ： 异步复位
已知RS触发器的表达式：
如果 S= R， 则： Qn+1 = S + SQn = S 这时的RS触发器相当于D触发器，S即是D。 并行输出
Q0 D
1
Qn+1 = S + RQn S•R = 0
Q1 S R Q Q S R Q Q
Q2 S R Q Q
Q3
S R
Q Q
CP
RS触发器组成的移位寄存器工作原理
1 1 1 1 1 1 1 0 0 0 0 1 2 1 1 1 1 0 0 0 0 0 1 0 0 0 1 3 1 1 1 0 0 0 0 0 0 0 0 1 4 1 1 0 0 0 0 0 0 0 0 0 1 5 1 0 0 0 0 0 0 0 0 0 0
实例4—构成脉冲分配器
CD4015功能表