第四章组合逻辑电路

片选输入端
输出端，低电平有效
3—8译码器 ----74HC138
附加 控制端
输入端
Y0 (SA2 A1 A0 ) (S m0 ) Y1 (SA2 A1 A0 ) (S m1) ••••••
Y7
(SA2
A A ) 输出端低电平 1 0有效
(S
m7
)
A
1
Y
因此，在使用时应注意 ：
S1 1，(S2 ) 0，(S3 ) 0
分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。
3.列出输入输出真值表并得出结论。
设计步骤： 1. 指定实际问题的逻辑含义，列出真值表。 2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。
作业
4 .1 4 .6 （注意约束条件，要求电路
S
A B CI
CO
∑
S
CO CO
电路
（b）逻辑符号
全加器的真值表
A
B
CI
S
CO
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
二、1位全减器 举例：A=1101, B=0011, 计算A-B
00 1
0
1101
0011 -
1
0
10
全减器的真值表
A
B
BI
0
0
0
0
0
1
Y Y YYY Y YY 0 1 23 4 5 67 74HC138
AAA 210
SS S 12 3
ABC
1
n-2n 线译码器，包含了n变量所有的最小项。加上必要的门电路，可以组成任何形 式的输入变量小于或等于n的组合逻辑函数。
步骤： 1、首先将逻辑函数表示成最小项和的形式。 2、将逻辑函数转换成3-8译码器的输出 信号的形式。
1. 逻辑抽象。
2.
三个按键A、B、C作为输入变量，按下时为“1”，不按时为“0”。输出量为 Y，多数赞成时是“1”，
否则是“0”。
2.根据题意列出真值表。
真值表
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
0
m3
0
1
1
1
1
0
0
0
m5
1
0
1
1
m6
1
1
0
1
m7
1
1
1
1
Ym 3m 5m 6m 7
3.画出卡诺图：
用卡诺图化简
例：利用译码器分时将采样数据送入计算机。 总 线
三态门
E A
三态门
EB 三态门
E C 三态门
E D
A
B
C
D
Y 0 Y1 Y 2
Y 3
2-4线译码器
A0
A1
S
工作原理：（以A0A1=00为例）
总 线
数 据
三态门
E A
三态门
脱离总线
EB 三态门
E C 三态门
E D
全为1
A
B
C
D
0 Y 0 Y1 Y 2
B1 A1
A3~A0：一个四位二进制数的输入； B3~B0：为另一个二进制数的输入； CI：最低位的进位； CO：最高位的进位； S3~S0：各位相加后的和。
A3 A2 CO
A1
74LS283
A0
S3
B3
B2
S2
B1
S1
B0
S0
CI
图4.3.30 超前进位加法器 74LS238的逻辑符号
4.3.2 译码器 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。
3.列出输入输出真值表并得出结论。
【例1】分析下图的逻辑功能。
((AB)'A)'
( AB)' Y
((AB)'B)'
Y (A () (B A ')• ('A ()B B '))'' (A)B 'A (A)B 'B （ A ' B '） • A （ A ' B '） • B A •B ' A '•B
第四章组合逻辑电路
第四章 组合逻辑电路
内容提要
本章首先介绍组合电路的特点，然后阐述用小规模集成电路（ SSI ）实现组合电路的分析 方法和设计方法；还介绍几种常用中规模集成电路（ MSI ）（如译码器、数据选择器、加 法器等）以及由它们构成组合电路方法。
第四章 组合逻辑电路
§4.1 概述 §4.2 组合逻辑电路分析和设计方法 §4.3若干常用的组合逻辑电路 §4.4组合电路的竞争冒险
BC
00
01
11
10
BC
A
00 0 1 0
10 1 1 1
AB
AC
YA B B C CA
4.根据逻辑表达式画出逻辑图。
YA B B C CA
若用与非门实现
YA B B C CA (A ( B B C C)A )' '(A ()• B ('B)• C ('C))A ''
EWB 仿真
【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制等的由亮到灭或由灭 到亮。
解：用A、B、C分别表示三个开关，用“0”表示“关”，用“1”表示“开” 、Y 用“0”表示“灭”，用“1”表示“亮” 。
表示灯，
A
B
C
Y
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
用卡诺图化简
BC
00
01
11
10
A
0
0
1
0
1
1
1
0
1
0
Y A B C A B C A B C AB
2. 级联扩展(2)
Z’
Z’
0
7
Y Y YY Y Y YY 0 1 23 4 5 67 3－8译码器（1）
AAA 210
SS
S
12
3
D2 D1 D0
D3
1
Z’
Z’
8
15
Y Y YY Y Y YY 0 1 23 4 5 67 3－8译码器（2）
AAA 210
SS
S
12
3
3. 用作多路分配器
Y’ 0
译码器
二进制译码器 二－十进制译码器 显示译码器
一、二进制译码器
二进制译码器有n个输入端(即n位二进 制码)，2n个输出线。
常见的译码器有2—4译码器、3—8译 码器和4—16译码器。
二进制代码
A 2
A 1
A 0
3线－8线译码器
高低电平信号
Y 0
Y 1
Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
地址输入端
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
A---被减数；B---减数；BI ---低位的借位 D---本位差；BO---向高位的借位。
D
BO
0
0
1
1
1
1
0
1
1
0
0
0
0
0
1
1
三、多位加法器的应用
D2
C
sn
cn
全加器
an
bn
cn-1
B2 A2
（1）加法运算；
（2）实现码组变换。
D1
sn
cn
全加器
an
bn
cn-1
尽量简单）
4.3.4 加法器 举例：A=1101, B=1001, 计算A+B
1101
1001 +
10
0
1
10
1
10
加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。
（3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。
（4）任何位相加都产生两个结果：本位和、向高位的进位。
A
1 Y
SS1•(S2 )•(S3 ) S1•(S2 S3 )
Y 0 ( S A 2 A 1 A 0 ) (S 1 ( • ( S 2 S 3 ) ) A 2 A 1 A 0 )
仿真
74HC138逻辑功能表
输
入
输
出
S1 S2 S3 A2 A1 A0 Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0
Y’ 1
D
·
Y’ 6
Y’ 7
······
Y 0 ( S 1 ( S 2 S 3 ) • A '2 A '1 A '0 )
当S'2S'30时Y ： 0 (S 1•A '2A '1A '0)
显然 A '2A ： '1A '0 当 1,即 A 2A 1A 000 时 0Y 0 ， S1' A 2 …A …1 …A 00时 01 Y 1 ， S 1' A 2A 1A 01时 11 Y 7 ， S'1
F 1 (A ,B ,C ) (m '0 • m '4 • m '7 )
F 2 ( A ,B ,C ) ( m '0 • m '1 • m '2 • m '3 ) Y 0
Y 1
Y 2
Y 3
Y 4
Y 5
Y 6
Y 7
74HC138
AAA 210
SS
S
12
3
1 ABC
【例2】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。
EWB 仿真
真值表
ABY 000 011 101 110
相同为“0” 不同为“1”
异或门 =1
YAB
【例2】分析下图的逻辑功能。
解：由4.2.2图可得
其真值表为
SH ((AB)•(AB)) AB AB
CH ((AB)) AB
A B SH CH 00 0 0 011 0 1 01 0 110 1
&
Y Y YY Y Y YY 0 1 23 4 5 67
74HC138
AAA 210
SS
S
12
3
ABC
1
【练习1】 试用3—8译码器和必要的门实现函数：
F1 ACABCABC F2 ABCBCABC
【练习2】 试用3—8译码器和必要的门电路 实现1位二进制数的全减器
A---被减数；B---减数；BI ---来自低位的借位 D---本位差；BO---向高位的借位。
解：用A、B、C分别表示三个开关，用“0”表示“关”，用“1”表示“开” 、Y 用“0”表示“灭”，用“1”表示“亮” 。
表示灯，
A
B
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
C
Y
最小项
0
0
m0
1
1
m1
0
1
m2
1
0
m3
0
1
m4
1
0
m5
0
0
m6
1
1
m7
Ym 1m 2m 4m 7
Y
(m '0•m '1•m '4•m '7)
其逻辑功能为半加器
奇偶校验电路（器）
【例3】分ห้องสมุดไป่ตู้下图的逻辑功能。
(AB)
A
(A ( )B (AB))
(AB) B
Y(A ()(B A B ))
(A ( ) ) B (A ( B ) ) A A B B
二、组合逻辑电路的设计方法
任务要求
最简单的逻辑电路
设计步骤： 1. 指定实际问题的逻辑含义(逻辑抽象)，列出真值表。
Y 3
2-4线译码器
A 0 00 A1
S
2. 级联扩展
D3=0（1）片工作，（2）片不工 作
Z8 (D3D'2 D'1 D'0 ) m'8 Z15 (D3D2D1D0) m'15
Z0 (D'3 D'2 D'1D'0)m'0 Z7 (D'3 D2D1D0)m'7
Zi mi
D3=1（1）片不工作，（2）片工作
一、组合逻辑电路的特点
§ 4.1 概述
组合逻辑电路
现时的输出仅取决于现时的输入
逻 辑 电 路
时序逻辑电路
除与现时输入有关外还与原状态 有关
4.2 组合逻辑电路分析和设计方法 一、组合逻辑电路的分析方法
电路 结构
输入输出之间的逻辑关系
分析步骤： 1.由给定的逻辑图写出逻辑关系表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。
0
X
X
X
X
1
1
1
1
1
1
1
1
X
1
X
X
X
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
0
1
1
0
0
1
0
1
1
1
1
1
0
1
1
1
0
0
1
1
1
1
1
1
0
1
1
1
1
0
1
0
0
1
1
1
0
1
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
1
1
0
1
0
1
1
1
1
1
1
1
0
1
1
1
0
1
1
1
1
1
1
1
二、译码器的应用
1. 地址译码
在计算机与外部设备打交道时，常用二进制译码器做地址译码，把地址信号A…… 送到译码器的输入，译码器的输出Y……接相应的地址外设的使能端，则对应于地 址信号的一组代码、可选中且仅选中一个地址外设。
【例 1】 试用3—8译码器实现函数：
F1(A,B,C)m(0,4,7) F2(A,B,C)m(0,1,2,3)
F 1 m ( 0 ,4 ,7 ) m 0 m 4 m 7
(m (0m 4m 7)) (m '0•m '4•m '7)
F 2 m (0,1,2,3)(m '0•m '1•m '2•m '3)
(1) 确定输入变量和输出变量。 (2) 定义逻辑状态的含义。 (3) 列出真值表。
2. 写出逻辑表达式，以便于化简。 3. 根据器件类型化简。 4. 画出逻辑电路图。
【例1】设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指 示灯表示，多数同意时指示灯亮，否则不亮。
4. 实现组合逻辑函数
中规模集成电路是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实 现一般的逻辑功能。
用中规模集成电路设计逻辑电路，可以减少连线、提高可靠性。
任何一个逻辑函数都可以表示成最小项和的形式，而3-8译码器的输出对应于不同的 最小项，因此，可用3-8译码器方便的实现逻辑函数。
一、1位加法器 半加器：相加过程中，仅考虑被加数、加数。
S A B A B A B
COAB
A---被加数；B---加数； S---本位和；C---进位。
真值表
A
B
0
0
0
1
1
0
1
1
S
C
0
0
1
0
1
0
0
1
全加器：
相加过程中，既考虑加数、被加数又考虑低位的进位位。
∑
CO
1
A---被加数；B---加数；CI---低位的进位；S---本位和；CO---向高位的进位。
全减器的真值表
A
B
BI
D
BO
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
【练习】 试用3—8译码器实现函数：
YAC BC AC
Y A B C A B C A B C A B A C C B
Y ＝ m 0 m 2 m 5 m 6 m 7 M1•M3•M4 m1 • m3 • m 4 Y1 • Y3 • Y4