电子技术ch2组合逻辑电路—80学时XX修改版
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 三个按键A、B、C按下时为 “1”，不按时为“0”。输出是F， 多数赞成时是“1”，否则是“0”。
•逻辑状态表
•根据题意列出逻辑状态表。
电子技术ch2组合逻辑电路—80学时 XX修改版
•2、逻辑函数式化简：
•逻辑状态表
电子技术ch2组合逻辑电路—80学时 XX修改版
•3、实现：根据逻辑表达式画出逻辑图。
• n个二进制代码（n位二进制数）有2n种不 同的组合，可以表示N=2n个信号。
•… •
•…
编
•N=2n个信号
码
器
•n位二进制 数
•目前经常使用的编码器有 •普通编码器和优先编码器两种。
电子技术ch2组合逻辑电路—80学时 XX修改版
•普通编码器
定义：任何时刻只允许输入一个有效编码请求 信号，否则输出将发生混乱。
•§ 2.2 组合逻辑电路分析
•已知电路 结构
•分析步骤：
•求输入输出 之间的逻辑关 系
• 1、由给定的逻辑图写出逻辑关系表 达式。
• 2、用逻辑代数或卡诺图对逻辑代数 进行化简。
• 3、列出输入输出状态表并得出结论。
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。
•A
电子技术ch2组合逻辑电路—80学时 XX修改版
•１、加法器（黑版设计）
•(1)一位半加器: •不考虑低位进位将两个一位 二进制数A和B相加。
•半加器真值 表
• •A•
•B•
•=1•
•S•
•
•&•
•C• O
•半加器电路图•
•加 •A •S •和 •被加数数 •B •CO •进位
•本位向高位的
电子技术ch2组合逻辑电路—80学时 XX修改版
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值表
电子技术ch2组合逻辑电路—80学时 XX修改版
•F3 •F2 •F1
•& •& •&
•I
1•I
2•I
3•I
4•I
5•I
6•I
7•I
8
•8-3译码器逻辑图
电子技术ch2组合逻辑电路—80学时 XX修改版
• 二---十进制编码器
• 将十个状态（对应于十进制的十个代码） 编制成BCD码。
• 2）、编码器：实现编码操作的逻辑电路。
• 使用编码技术可以大大减少数字电路系统中信号传输 线的条数，同时便于信号的接收和处理。
•例如：一个由8个开关组成的键盘，
•
直接接入：需要8条信号传输线；
•
编码器：只需要3条数据线。（每组输入状态对应
一组3位二进制代码）
电子技术ch2组合逻辑电路—80学时 XX修改版
•(2)全加器: •需考虑低位进位将两个一位二进制数A和B相加。
•全加器真值 表
•全加和
•向高位的进
位
•18
电子技术ch2组合逻辑电路—80学时 XX修改版
•(2)全加器:
•加 •被加数数
•进位
•A •S •B •CO
•CI
•和 •进位
•低位向本位的
•本位向高位的
电子技术ch2组合逻辑电路—80学时 XX修改版
电子技术ch2组合逻辑电 路—80学时XXX修改版
2020/11/27
电子技术ch2组合逻辑电路—80学时 XX修改版
路逻 辑 电
•
•§ 2.1 概述
•组合逻辑电 路
•现时的输出仅 取决于现时的输 入
•时序逻辑电 路
•除与现时输入 有关外还与原状 态有关
电子技术ch2组合逻辑电路—80学时 XX修改版
•十个输 入
•需要几位输出？ •四 位
•输入：I0 I9。
•输出：F4 F1
•列出状态表如下：
电子技术ch2组合逻辑电路—80学时 XX修改版
•状态表
电子技术ch2组合逻辑电路—80学时 XX修改版
•逻辑图
电子技术ch2组合逻辑电路—80学时 XX修改版
•优先编码器
• 在优先编码器中，允许同时输入两个以上 的有效编码请求信号。
•相同为“0” •不同为“1”
•异或 门
•= 1
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。
•A
•&
2
•M
•1
•&
•=1
•1
4 •F
•1
•B •0
•&
3 •1
•被封锁
电子技术ch2组合逻辑电路—80学时 XX修改版
•被封锁
•A
•& 2
•1
•M
•0
•&
•=0
•1
4 •F
•表 74LS148电路的功能表
电子技术ch2组合逻辑电路—80学时 XX修改版
•
74LS148的逻辑功能描述：
•
(1) 编码输入端：逻辑符号输•I入0~I端7
上面均有“—”号，这表示编码输入低电平有效。
•允许编 码，但无
有效
•编码请 求
•优先 权最高
•低电平 有效
电子技术ch2组合逻辑电路—80学时 XX修改版
•§ 2.4 几种常用的中规模组合逻辑组件
• 人们为解决实践上遇到的各种逻辑问题，设 计了许多逻辑电路。然而，我们发现，其中有些逻 辑电路经常、大量出现在各种数字系统当中。为了 方便使用，各厂家已经把这些逻辑电路制造成中规 模集成的组合逻辑电路产品。
• 比较常用的有加法器、编码器、译码器、数 据选择器和数值比较器等等。下面分别进行介绍。
•B •1
•&
3
•选通电 路
电子技术ch2组合逻辑电路—80学时 XX修改版
•§ 2.3 组合逻辑电路设计
•已知任务（逻辑）要求 •分析步骤：
•求最简单的逻辑电 路
• 1、逻辑抽象：分析实际问题的逻辑含义，确定 输入和输出变量，列出真值表。
• 2、化简：用逻辑代数或卡诺图对逻辑代数进行 化简。
• 3、变换: 选择逻辑器件，写出对应的逻辑函数表 达式。
•A
•&
•B
•C
•&
•1 •F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•若用与非门实现 •变换:
•实现：
•A •B
•C
•&
•&
•&
•F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：保险柜的三层门上各装有一个开关，当门打开时， 开关闭合，要求实现：当任何两层门打开时，报警灯亮。 试设计用与非门电路(SSI) 实现此功能。
举例：以一个三位二进制普通编码器为例，说 明普通编码器的工作原•八理个。病房呼叫请求 •输入：八个信号（对象）
•对病房编•码•输出：三I0位~I二7 （进二制值代量） 码
•普通编码器的方框图
•
Y2Y1Y0
•24
•称八线—三线编码器 电子技术ch2组合逻辑电路—80学时 XX修改版
•设输入信号为1表示对该输入进行编码。
•常用芯片：（实验用芯片） •16
•9
•74LS283
•例如： •1 •1
•0 •0
•1
•,
•0 •0
•8
•1 •0
•1
•0
•0
•0
•CO •CI
•CO •CI
•CO •CI
•0
•CO •CI
•0
•0
•0
•1
电子技术ch2组合逻辑电路—80学时 XX修改版
• ２、编码器
• 1）、编码
• 生活中常用十进制数及文字、符号等表示事物。数字电 路只能以二进制信号工作。因此，在数字电路中，需要用二 进制代码表示某个事物或特定对象，这一过程称为编码。
•“—”表示低电平有效。
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS139管脚 图
•注：
•一片139内含两个2-4译码器
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：利用线译码器分时将采样数据送入计算机。
线总
•
•三态门
•A
•三态门
•三态门
•编码器输入输出的对应关系
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 １０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０１ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ •表０达式０、电０路图０？０ １ ０ ００ ０ １ ０ ０ ０ ０ ０ １ １ ００ ０ ０ １ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０•任１何时０刻只１允许 ０ •０其它０输入０取值０组合０不允１许出０现输，入１为一无个１关编项码０。请求 ０ ０ ０ ０ ０ ０ ０ １ １ １ １ •25
•４、实现：根据逻辑函数表达式和选择逻辑器件画出电
• 路图。
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：设计三人表决电路（A、B、C）。每人一个按 键，如果同意则按下，不同意则不按。结果用指示 灯表示，多数同意时指示灯亮，否则不亮。
•1、逻辑抽象：
•首先指明逻辑符号取“0”、“1” 的含义。
•…
• •…
•一组(n)二进 制代码
译
•一组(N)高
码
低电平信号
器
电子技术ch2组合逻辑电路—80学时 XX修改版
•(1) 2-4线译码器74LS139的内部线路
•1
•&
•A •1
1
•&
•1
•&
•A •1
0
•输入
•1
•&
•输出
•控制端
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS139的功能 表
•禁 止状
态 •工 作状 态
•40
电子技术ch2组合逻辑电路—80学时 XX修改版
（4）选通输出端YS和扩展输出端YEX：为扩
展编码器功能而设置。
•允许编码， 但无有效
编码请求
•正在优 先编码
•41
电子技术ch2组合逻辑电路—80学时 XX修改版
• 以上通过对74LS148编码器逻辑功能的分析， 介绍了通过MSI器件逻辑功能表了解集成器件功能 的方法。
•1、真值表 •2、化简
•A B C •Y
•0 0 0 •0 •0 0 1 •0
•0 1 0 •0 •0 1 1 •1 •1 0 0 •0 •1 0 1 •1 • 1 1 0 •1 •1 1 1 •1
•3、变换
•４、实现 •A •B •C
•&
•&
•& •F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•3位二进制优先编码器的真值表
•设I7的优先级别最高，I6次之，依此类推，I0最低。
电子技术ch2组合逻辑电路—80学时 XX修改版
•逻 辑 表 达 式
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS148优先编码器
Baidu Nhomakorabea•在允许多个输入信号同时有效，只对 优先级别最高者编码的编码器。
•常用的MSI: 74LS148(8/3线)
•0 •1 •2 •3 •4 •5 •6 •7 •S
•74LS148
•74LS148 （实验 用芯片）功能见
•YS •A •B •C •YES
•S－使能（允许）输入端，低电平有效。
•YS、 YES －使能优先标志输出端，主要用来级联和扩展。
电子技术ch2组合逻辑电路—80学时 XX修改版
•八线—三线优先编码器74LS148
• 当几个输入信号同时出现时，只对其中优 先权最高的一个进行编码。
• 优先级别的高低由设计者根据输入信号的 轻重缓急情况而定。如根据病情而设定优先权。
电子技术ch2组合逻辑电路—80学时 XX修改版
•优先编码器：允许同时在n个输入端有多个输入信号有效，编码 器只对同时输入的多个信号中优先权最高的一个进行编码。
•对M个信号编码时，应如何确定位数N？ • N位二进制代码可以表示多少个信号？
•编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。 • 例：对101键盘编码时，采用了7位二进制 代码ASCⅡ码。27＝128＞101。 •
电子技术ch2组合逻辑电路—80学时 XX修改版
• (2) 编码输出端•Y2、Y1、 ：从功能表可以 看出，74LS148编码器Y的0 编码输出是反码。
•39
电子技术ch2组合逻辑电路—80学时 XX修改版
• （3） 选通输入端：只有在•S = 0时，编码器才处 于工作状态；而在•S = 1时，编码器处于禁止状态，所 有输出端均被封锁为高电平。
电子技术ch2组合逻辑电路—80学时 XX修改版
•3位二进制编码器的真值表
•逻辑表达式：
•26
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：用与非门组成三位二进制编码器 •---八线-三线编码器
• 设八个输入端为I1I8，八种状态，与之对 应的输出设为F1、F2、F3，共三位二进制数。 • 设计编码器的过程与设计一般的组合逻辑 电路相同，首先要列出状态表，然后写出逻 辑表达式并进行化简，最后画出逻辑图。
•&
•B
•1
•&
•F
•&
•1
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值 表
•相同为“1” •不同为“0”
•同或 门
•= 1
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。 •&
•A •&
•B •&
•& •F
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值 表
• 要求初步具备查阅器件手册的能力。不要求 背74LS148的功能表。
•42
•图3-5 74LS148的逻辑符号 电子技术ch2组合逻辑电路—80学时 XX修改版
•3 译码器
• 译码是编码的逆过程，即将某二进制翻 译成电路的某种状态。 •（1）二进制译码器 • 将n种输入的组合译成2n种电路状态。 也叫n---2n线译码器。
•逻辑状态表
•根据题意列出逻辑状态表。
电子技术ch2组合逻辑电路—80学时 XX修改版
•2、逻辑函数式化简：
•逻辑状态表
电子技术ch2组合逻辑电路—80学时 XX修改版
•3、实现：根据逻辑表达式画出逻辑图。
• n个二进制代码（n位二进制数）有2n种不 同的组合，可以表示N=2n个信号。
•… •
•…
编
•N=2n个信号
码
器
•n位二进制 数
•目前经常使用的编码器有 •普通编码器和优先编码器两种。
电子技术ch2组合逻辑电路—80学时 XX修改版
•普通编码器
定义：任何时刻只允许输入一个有效编码请求 信号，否则输出将发生混乱。
•§ 2.2 组合逻辑电路分析
•已知电路 结构
•分析步骤：
•求输入输出 之间的逻辑关 系
• 1、由给定的逻辑图写出逻辑关系表 达式。
• 2、用逻辑代数或卡诺图对逻辑代数 进行化简。
• 3、列出输入输出状态表并得出结论。
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。
•A
电子技术ch2组合逻辑电路—80学时 XX修改版
•１、加法器（黑版设计）
•(1)一位半加器: •不考虑低位进位将两个一位 二进制数A和B相加。
•半加器真值 表
• •A•
•B•
•=1•
•S•
•
•&•
•C• O
•半加器电路图•
•加 •A •S •和 •被加数数 •B •CO •进位
•本位向高位的
电子技术ch2组合逻辑电路—80学时 XX修改版
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值表
电子技术ch2组合逻辑电路—80学时 XX修改版
•F3 •F2 •F1
•& •& •&
•I
1•I
2•I
3•I
4•I
5•I
6•I
7•I
8
•8-3译码器逻辑图
电子技术ch2组合逻辑电路—80学时 XX修改版
• 二---十进制编码器
• 将十个状态（对应于十进制的十个代码） 编制成BCD码。
• 2）、编码器：实现编码操作的逻辑电路。
• 使用编码技术可以大大减少数字电路系统中信号传输 线的条数，同时便于信号的接收和处理。
•例如：一个由8个开关组成的键盘，
•
直接接入：需要8条信号传输线；
•
编码器：只需要3条数据线。（每组输入状态对应
一组3位二进制代码）
电子技术ch2组合逻辑电路—80学时 XX修改版
•(2)全加器: •需考虑低位进位将两个一位二进制数A和B相加。
•全加器真值 表
•全加和
•向高位的进
位
•18
电子技术ch2组合逻辑电路—80学时 XX修改版
•(2)全加器:
•加 •被加数数
•进位
•A •S •B •CO
•CI
•和 •进位
•低位向本位的
•本位向高位的
电子技术ch2组合逻辑电路—80学时 XX修改版
电子技术ch2组合逻辑电 路—80学时XXX修改版
2020/11/27
电子技术ch2组合逻辑电路—80学时 XX修改版
路逻 辑 电
•
•§ 2.1 概述
•组合逻辑电 路
•现时的输出仅 取决于现时的输 入
•时序逻辑电 路
•除与现时输入 有关外还与原状 态有关
电子技术ch2组合逻辑电路—80学时 XX修改版
•十个输 入
•需要几位输出？ •四 位
•输入：I0 I9。
•输出：F4 F1
•列出状态表如下：
电子技术ch2组合逻辑电路—80学时 XX修改版
•状态表
电子技术ch2组合逻辑电路—80学时 XX修改版
•逻辑图
电子技术ch2组合逻辑电路—80学时 XX修改版
•优先编码器
• 在优先编码器中，允许同时输入两个以上 的有效编码请求信号。
•相同为“0” •不同为“1”
•异或 门
•= 1
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。
•A
•&
2
•M
•1
•&
•=1
•1
4 •F
•1
•B •0
•&
3 •1
•被封锁
电子技术ch2组合逻辑电路—80学时 XX修改版
•被封锁
•A
•& 2
•1
•M
•0
•&
•=0
•1
4 •F
•表 74LS148电路的功能表
电子技术ch2组合逻辑电路—80学时 XX修改版
•
74LS148的逻辑功能描述：
•
(1) 编码输入端：逻辑符号输•I入0~I端7
上面均有“—”号，这表示编码输入低电平有效。
•允许编 码，但无
有效
•编码请 求
•优先 权最高
•低电平 有效
电子技术ch2组合逻辑电路—80学时 XX修改版
•§ 2.4 几种常用的中规模组合逻辑组件
• 人们为解决实践上遇到的各种逻辑问题，设 计了许多逻辑电路。然而，我们发现，其中有些逻 辑电路经常、大量出现在各种数字系统当中。为了 方便使用，各厂家已经把这些逻辑电路制造成中规 模集成的组合逻辑电路产品。
• 比较常用的有加法器、编码器、译码器、数 据选择器和数值比较器等等。下面分别进行介绍。
•B •1
•&
3
•选通电 路
电子技术ch2组合逻辑电路—80学时 XX修改版
•§ 2.3 组合逻辑电路设计
•已知任务（逻辑）要求 •分析步骤：
•求最简单的逻辑电 路
• 1、逻辑抽象：分析实际问题的逻辑含义，确定 输入和输出变量，列出真值表。
• 2、化简：用逻辑代数或卡诺图对逻辑代数进行 化简。
• 3、变换: 选择逻辑器件，写出对应的逻辑函数表 达式。
•A
•&
•B
•C
•&
•1 •F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•若用与非门实现 •变换:
•实现：
•A •B
•C
•&
•&
•&
•F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：保险柜的三层门上各装有一个开关，当门打开时， 开关闭合，要求实现：当任何两层门打开时，报警灯亮。 试设计用与非门电路(SSI) 实现此功能。
举例：以一个三位二进制普通编码器为例，说 明普通编码器的工作原•八理个。病房呼叫请求 •输入：八个信号（对象）
•对病房编•码•输出：三I0位~I二7 （进二制值代量） 码
•普通编码器的方框图
•
Y2Y1Y0
•24
•称八线—三线编码器 电子技术ch2组合逻辑电路—80学时 XX修改版
•设输入信号为1表示对该输入进行编码。
•常用芯片：（实验用芯片） •16
•9
•74LS283
•例如： •1 •1
•0 •0
•1
•,
•0 •0
•8
•1 •0
•1
•0
•0
•0
•CO •CI
•CO •CI
•CO •CI
•0
•CO •CI
•0
•0
•0
•1
电子技术ch2组合逻辑电路—80学时 XX修改版
• ２、编码器
• 1）、编码
• 生活中常用十进制数及文字、符号等表示事物。数字电 路只能以二进制信号工作。因此，在数字电路中，需要用二 进制代码表示某个事物或特定对象，这一过程称为编码。
•“—”表示低电平有效。
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS139管脚 图
•注：
•一片139内含两个2-4译码器
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：利用线译码器分时将采样数据送入计算机。
线总
•
•三态门
•A
•三态门
•三态门
•编码器输入输出的对应关系
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 １０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０１ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ •表０达式０、电０路图０？０ １ ０ ００ ０ １ ０ ０ ０ ０ ０ １ １ ００ ０ ０ １ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０•任１何时０刻只１允许 ０ •０其它０输入０取值０组合０不允１许出０现输，入１为一无个１关编项码０。请求 ０ ０ ０ ０ ０ ０ ０ １ １ １ １ •25
•４、实现：根据逻辑函数表达式和选择逻辑器件画出电
• 路图。
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：设计三人表决电路（A、B、C）。每人一个按 键，如果同意则按下，不同意则不按。结果用指示 灯表示，多数同意时指示灯亮，否则不亮。
•1、逻辑抽象：
•首先指明逻辑符号取“0”、“1” 的含义。
•…
• •…
•一组(n)二进 制代码
译
•一组(N)高
码
低电平信号
器
电子技术ch2组合逻辑电路—80学时 XX修改版
•(1) 2-4线译码器74LS139的内部线路
•1
•&
•A •1
1
•&
•1
•&
•A •1
0
•输入
•1
•&
•输出
•控制端
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS139的功能 表
•禁 止状
态 •工 作状 态
•40
电子技术ch2组合逻辑电路—80学时 XX修改版
（4）选通输出端YS和扩展输出端YEX：为扩
展编码器功能而设置。
•允许编码， 但无有效
编码请求
•正在优 先编码
•41
电子技术ch2组合逻辑电路—80学时 XX修改版
• 以上通过对74LS148编码器逻辑功能的分析， 介绍了通过MSI器件逻辑功能表了解集成器件功能 的方法。
•1、真值表 •2、化简
•A B C •Y
•0 0 0 •0 •0 0 1 •0
•0 1 0 •0 •0 1 1 •1 •1 0 0 •0 •1 0 1 •1 • 1 1 0 •1 •1 1 1 •1
•3、变换
•４、实现 •A •B •C
•&
•&
•& •F
•&
电子技术ch2组合逻辑电路—80学时 XX修改版
•3位二进制优先编码器的真值表
•设I7的优先级别最高，I6次之，依此类推，I0最低。
电子技术ch2组合逻辑电路—80学时 XX修改版
•逻 辑 表 达 式
电子技术ch2组合逻辑电路—80学时 XX修改版
•74LS148优先编码器
Baidu Nhomakorabea•在允许多个输入信号同时有效，只对 优先级别最高者编码的编码器。
•常用的MSI: 74LS148(8/3线)
•0 •1 •2 •3 •4 •5 •6 •7 •S
•74LS148
•74LS148 （实验 用芯片）功能见
•YS •A •B •C •YES
•S－使能（允许）输入端，低电平有效。
•YS、 YES －使能优先标志输出端，主要用来级联和扩展。
电子技术ch2组合逻辑电路—80学时 XX修改版
•八线—三线优先编码器74LS148
• 当几个输入信号同时出现时，只对其中优 先权最高的一个进行编码。
• 优先级别的高低由设计者根据输入信号的 轻重缓急情况而定。如根据病情而设定优先权。
电子技术ch2组合逻辑电路—80学时 XX修改版
•优先编码器：允许同时在n个输入端有多个输入信号有效，编码 器只对同时输入的多个信号中优先权最高的一个进行编码。
•对M个信号编码时，应如何确定位数N？ • N位二进制代码可以表示多少个信号？
•编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。 • 例：对101键盘编码时，采用了7位二进制 代码ASCⅡ码。27＝128＞101。 •
电子技术ch2组合逻辑电路—80学时 XX修改版
• (2) 编码输出端•Y2、Y1、 ：从功能表可以 看出，74LS148编码器Y的0 编码输出是反码。
•39
电子技术ch2组合逻辑电路—80学时 XX修改版
• （3） 选通输入端：只有在•S = 0时，编码器才处 于工作状态；而在•S = 1时，编码器处于禁止状态，所 有输出端均被封锁为高电平。
电子技术ch2组合逻辑电路—80学时 XX修改版
•3位二进制编码器的真值表
•逻辑表达式：
•26
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：用与非门组成三位二进制编码器 •---八线-三线编码器
• 设八个输入端为I1I8，八种状态，与之对 应的输出设为F1、F2、F3，共三位二进制数。 • 设计编码器的过程与设计一般的组合逻辑 电路相同，首先要列出状态表，然后写出逻 辑表达式并进行化简，最后画出逻辑图。
•&
•B
•1
•&
•F
•&
•1
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值 表
•相同为“1” •不同为“0”
•同或 门
•= 1
电子技术ch2组合逻辑电路—80学时 XX修改版
•例：分析下图的逻辑功能。 •&
•A •&
•B •&
•& •F
电子技术ch2组合逻辑电路—80学时 XX修改版
•真值 表
• 要求初步具备查阅器件手册的能力。不要求 背74LS148的功能表。
•42
•图3-5 74LS148的逻辑符号 电子技术ch2组合逻辑电路—80学时 XX修改版
•3 译码器
• 译码是编码的逆过程，即将某二进制翻 译成电路的某种状态。 •（1）二进制译码器 • 将n种输入的组合译成2n种电路状态。 也叫n---2n线译码器。