反应速度测试
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
电子课程设计——反应速度测试
学院:电子信息工程学院专业、班级:
姓名:
学号:
指导教师:李小松
2013年12月22日
目录
一设计任务---------------------------------------------------------------------------- 3 二总体框图------------------------------------------------------------------------3
三器件选择--------------------------------------------------------------------4
1、74LS192同步十进制双时钟加减计数器-------------------------------4
2、74LS138是三线八线译码器----------------------------------------------- 6
3、与非门---------------------------------------------------------------------------- 7
4、555 定时器-------------------------------------------------------------------- -9
四模块功能----------------------------------------------------------------------------9
1、脉冲发生装置-------------------------------------------------------------------9
2、脉冲控制开关-------------------------------------------------------------------10
3、译码器模块-----------------------------------------------------------------------10
4、工作模块--------------------------------------------------------------------------12
五总体设计电路-------------------------------------------------------------------------13 六硬件调试----------------------------------------------------------------------------14 七设计心得----------------------------------------------------------------------------15
反应速度测试仪
一、 设计任务与要求
设计一个反应速度测试仪具体要求如下:
1、具有测试人反应快慢的功能。
2设有外部操作开关控制计数器,实现直接清零、启动、设有外部开关控制脉冲信号的工作与停止。
3打开电源一号灯熄灭其他灯亮,加上脉冲从一号灯开始依次熄灭再亮。 4当停止时第几个灯变暗就是反映的快慢。
二、 总体框图
图1 总体电路
脉冲发生器电路通过555谐波震荡输出5Hz 方波,实现时钟信号的输出。 计数器采用同步十进制双时钟加减计数器74LS192具有异步清零功能,当CLR 输入高电平时实现异步清零,输入低电平时持续工作。
译码器装置采用三线---八线译码器74LS138,实现计数器的输出的直观表达; 脉冲控制电路控制脉冲的连续与暂停。
计数器控制电路用来控制计数器的清零以及工作。
电路中有四个与非门其中两个构成SR 锁存器控制计数器电路的工作。
三、 选择器件
实验所需器件如表1所示。
1.74LS192同步十进制双时钟加减计数器
74LS192N 逻辑符号如图1所示。
图2 74LS192逻辑符号
74LS192N 内部结构图如图2所示。
U1
74192N
A 15
B 1
C 10D
9UP 5QA 3QB 2QC 6QD 7
~LOAD 11~BO 13~CO 12
CLR 14DOWN 4
图3 74LS192内部结构图
计数电路由74LS192组成,其功能表如表2所示
表2 74LS192逻辑功能表
74LS192为可预置数的同步十进制双时钟加减计数器,具有上升沿有效地加计数时钟端UP和减计数端DOWN,该计数器具有异步清零端,当清零信号CLR 为高电平时实现清零功能,该计数器还有异步置数功能,当置数端LOAD为低电平时实现预置数,当计数器加计数器且计数值为9时进位端CO输出宽度等于加计数脉冲UP的低电平脉冲,当计数器减计数且数值为0时,借位端BO输出宽度等于减计数脉冲的DOWN的低电平脉冲。
2、74LS138是三线八线译码器,
工作原理:当一个选通端(G1)为高电平,另两个选通端(/(G2A)和/(G2B))为低电平时,可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用G1、/(G2A)和/(G2B)可级联扩展成16线译码器;
若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时,74LS138还可作数据分配器。
74LS138功能表如表3所示。
表3 74LS138功能表
74LS138内部原理图如图4所示。