数电第二章习题16页word文档
数字电路-第2章习题解答PPT课件
解：设vBE=0V时，三极管T截止。T截止
时，IB=0。此时
VCC +10V
vI 00(10)
2
10
vI=2V
vI
R1 2kΩ
1R0CkΩvOT临界饱和时，vCE=0.7V。此时
6
2-8 在用或非门时,对多余输入端的处理方 法同与非门处理方法有什么区别?
A＆ B
A ≥1 B
F =A ·B 与非：接高电平； 或非：接低电平。
F =A +B
7
2-9 异或门能作为非门使用吗?为什么?
A =1 B
F F AB AB B 1， F A B 0， F A
所以一端接高电平即可构成非门电路。
端提升，为高电平；与非门输出
FA
FCAB
A B
当C=0时，三态门高 C
&
CMOS &F
阻，与非门输出F=1
EN
20kΩ
F C FCCABC
40
练习题2
•试判断如图所示电路能否按各图所要求的逻 辑关系正常工作？若不能正常工作，请做相 应的改动。若电路接法有错，改电路；若电 路正确但给定的逻辑关系不对，则写出正确 的逻辑表达式。能正常工作的在图中括号内 打“√”，否则打“×”。已知TTL门的 IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V， CMOS门的VDD=5V，VOH/VOL=5V/0V， IOH/IOL=0.51mA/0.51mA。
错误。 ⒉A=0，无论B、C取何值，AB=AC=0 ，故运算
错误。 ⒊1+B=1，A=B=1时，AB=1，故运算正确。
数字逻辑电路__刘常澍主编____第二章习题答案
第2章 习题答案2-1 二极管、三极管用于数字电路中与用于模拟电路有什么不同？答：二极管和三极管在数字电路中主要用作开关，工作于大信号状态，即二极管工作在正向导通和反向截止两个状态，三极管工作在饱和于截止两个状态； 模拟电路中二极管一般工作在小信号状态或反向击穿状态，三极管一般工作在放大状态。
2-2 有两个二极管A 和B ，在相同条件下测得A 管的I F ＝10mA ，I R ＝2mA ；B 管的I F＝30mA ，I R ＝0.5μA ；比较而言，哪个性能更好？答：B 管更好，因为其反向漏电流较小而正向允许电流大。
2-3 三极管工作在截止、饱和、放大状态的外部条件各是什么？答：截止时，使发射结反偏即v BE ≤0；饱和时，使基极电流等于或大于基极饱和电流，即i B ≥I BS =V CC /βR C ；放大时，使发射结正偏，而i B <I BS =V CC /βR C 。
2-4 MOS 管工作在截止、恒流、可变电阻区的外部条件各是什么？ 答：对于常用的增强型NMOS 管，截止时，使栅源电压小于开启电压V T 即v GS >V GS(th)N ；工作于恒流区时，使v DS >v GS - V GS(th)N ；工作于可变电阻区时，使v DS <v GS - V GS(th)N2-5 二极管电路如图P2-5所示。
v I ＝5sin ωt （V ），假设二极管是理想二极管，试画出输出 v O 的波形。
若考虑二极管的导通压降V D ＝0.7V ，画出输出v O 的波形。
解：输出波形如图解P2-5所示。
(a)为输入波形， D 为理想二极管时输出波形为(b)， 考虑D 导通压降为0.7伏时输出波形为(c)。
2-6 二极管开关电路如图P2-6所示。
二极管导通电压为0.7V ，试分析输入端A 、B 分别为0V 和5V 时管子的工作状态，输出电压v O ＝？解：v A =5V ，v B =0V 时，D 2、D 1均导通 v O =–0.7V ； v A =5V ，v B =5V 时， D 2、D 1均导通 v O =4.3V ； v A =0V ，v B =5V 时，D 1 导通、D 2截止 v O =4.3V ； v A =5V, v B =0V 时, D 1截止、D 2导通 v O =4.3V 。
数电第二章习题教材
第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =013．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
万里学院-数字电子技术基础-第二章习题及参考答案
题图 2-12 13．题图 2-13 是用 4 选 1 数据选择器设计的一个逻辑电路，试写出输出逻辑函数 Z 的最简 与或表达式。 表1 4 选 1 数据选择器功能表
A1
× 0 0 1 1
A0
× 0 1 0 1
E
W
0
1 0 0 0 0
D0 D1 D2 D3
题图 2-13 14．分析题图2-14中所示的逻辑电路，其中741LS51为8选1数据选择器，要求写出输出函数Z 的最简与-或表达式。
F1 ( A, B, C ) AC A BC A BC F2 ( A, B, C ) A BC AB C BC
题图2-22
题图2-23
16．试用如题图 2-23 所示的一片 8 选 1 数据选择器 74LS151 实现逻辑
Z ( A, B, C ) A B C A BC A BC 。
题图 2-6
7．组合逻辑电路及输入波形如题图 2-7 所示，要求：写出 L1、L2、L3 的逻辑表达式，分析 电路功能，并画出 L2 的波形。
题图 2-7 8．分析如题图 2-8 所示电路的逻辑功能，写出 Y1、Y2 的逻辑函数式，列出真值表，指出电 路完成什么逻辑功能。
题图 2-8 9．分析题图 2-9 电路的逻辑功能。要求： （1）写出各输出端的逻辑表达式并化简； （2）列出真值表； （3）总结电路的逻辑功能。
6．某学校有三个实验室，每个实验室各需 2kW 电力。这三个实验室由两台发电机组供电， 一台是 2kW，另一台是 4kW。三个实验室有时可能不同时工作，试设计一逻辑电路，使资源 合理分配。 7．设计一个能被 2 或 3 整除的逻辑电路，其中被除数 A、B、C、D 是 8421BCD 编码。规定能 整除时，输出 L 为高电平，否则，输出 L 为低电平。要求用最少的与非门实现。 （设 0 能被 任何数整除） 8．设计表决电路，要求 A、B、C 三人中只要有半数以上同意，决议就能通过。但同时 A 还 具有否决权，即只要 A 不同意，即使多数人意见也不能通过（要求用与非门实现） 。 9．有三个温度探测器，当探测的温度超过 60℃时，输出控制信号为 l；如果探测的温度 低于 60℃时，输出控制信号为 0，当有两个或两个以上的温度探测器输出 1 信号时，总 控制器输出 1 信号，自动控制调控设备，使温度降低到 60℃以下。试设计一组合逻辑电 路实现上述表决电路。 10．设计一个电话机信号控制电路。电路有 I0（火警） 、I1（盗警）和 I2（日常业务）三 种输入信号，通过排队电路分别从 L0、L1、L2 输出，在同一时间只能有一个信号通过。如 果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业 务信号。试按照上述轻重缓急设计该信号控制电路，要求用 2 输入端与非门来实现。 11．如题图 2-20 所示，为一工业用水容器示意图，图中虚线表示水位，A、B、C 电极被水 浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用：水面在 A、B 间，为正 常状态，亮绿灯 G；水面在 B、C 间或在 A 以上为异常状态，点亮黄灯 Y；面在 C 以下为危险 状态，点亮红灯 R。要求写出设计过程。
数字电路课后习题答案第二章
2.8
(a)
(b)
2.9
(a)
(b)
2.10 (a)
(b)
(c)
2.11 decimal signed-magnitude two’s-magnitude one’s-complement 2.12 (a)
11010100 (b) 101110011 (c) 01011101 (d) 00100110 + 10101011 + 11010110 + 00100001 + 01011010 ------------------------------------------------------------------------------------------------------------------------01111111 10001111 01111101 10000000 yes no no yes
2.6
(a) (c) (e) (g) (i)
125 10 = 1111101 2 209 10 = 11010001 2 132 10 = 1000100 2 727 10 = 10402 5 1435 10 = 2633 8 1100010 110101 + 11001 ------------------------1001110 110000 110101 - 11001 -----------------------011100 1372 + 4631 ------------------6223 1372 + 4631 ------------------59A3 (b)
2.7
(a)
111111110 (d) 11000000 1011000 (c) 11011101 101110 1110010 + 1100011 + 100101 + 1101101 ------------------------------------------------------------------------------------101000000 1010011 11011111 0011010 000010 (c) 11000100 (d) 1110010 11011101 101110 - 1101101 - 1100011 - 100101 ------------------------------------------------------------------------------------0000101 01111010 001001 47135 + 5125 ------------------54262 4F1A5 + B8D5 ---------------------5AA7A + 18 00010010 00010010 00010010 (c) 175214 (d) 110321 + 152405 + 56573 ---------------------------------------------347621 167114 F35B + 27E6 -------------------11B41 + 115 01110011 01110011 01110011 (d) 1B90F + C44E --------------------27D5D +79 01001111 01001111 01001111 –49 10110001 11001111 11001110 –3 10000011 11111101 11111100 –100 11100100 10011100 10011011
数电各章复习题及答案(DOC)
第1章 逻辑代数基础一、选择题（多选题）1．以下代码中为无权码的为 。
A. 8421BCD 码B. 5421BCD 码C. 余三码D. 格雷码2．一位十六进制数可以用 位二进制数来表示。
A. １B. ２C. ４D. 163．十进制数25用8421BCD 码表示为 。
A.10 101B.0010 0101C.100101D.101014．与十进制数（53.5）10等值的数或代码为 。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)85.与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)26.常用的B C D 码有 。
A.奇偶校验码B.格雷码C.8421码D.余三码7.与模拟电路相比，数字电路主要的优点有 。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强8. 逻辑变量的取值１和０可以表示： 。
A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无9．求一个逻辑函数F 的对偶式，可将F 中的 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”E.常数不变10. A+BC= 。
A .A +B B.A +C C.（A +B ）（A +C ） D.B +C11.在何种输入情况下，“与非”运算的结果是逻辑0。
A ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是112.在何种输入情况下，“或非”运算的结果是逻辑0。
A ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为113.以下表达式中符合逻辑运算法则的是 。
A. C ·C =C 2B.1+1=10C.0<1D.A +1=114. 当逻辑函数有n 个变量时，共有 个变量取值组合？A. nB. 2nC. n 2D. 2n15. 逻辑函数的表示方法中具有唯一性的是 。
数电第二章 门电路习题参考答案
第二章 门电路思考题与习题参考答案： [题2-1]解：图p2-1(a)：V v I 7.0-<时，二极管D 导通，否则D 截止。
输出信号1O v 波形如图D2-1(a)所示。
图p2-1 (b)：V v I 7.0>时，二极管D 导通，否则D 截止。
输出信号2O v 波形如图D2-1(b)所示。
图p2-1 (c)：V v I 7.3-<时，二极管D 导通，否则D 截止。
输出信号3O v 波形如图D2-1(c)所示。
图p2-1 (d)：V v I 7.3>时，二极管D 2导通，V v I 7.2-<时，D 1导通，V v V I 7.37.2<<-时， D 1、D 2截止。
输出信号4O v 波形如图D2-1(d)所示。
图D2-1[题2-2]解：图p2-1(a)：设三极管导通，mA i B 14.0807.012=-=, mA i C 2.414.030=⨯=而mA I CS8.75.13.012=-=,所以三极管处于导通状态，V v O 7.55.12.412=⨯-= 图p2-1(b)：因为0<I v ，三极管截止，V V v CC O 12== 图p2-1(c)：设三极管导通，mA i B 28.0407.012=-=,(a)(b)(c)(d)mA i C 4.828.030=⨯=，而mA I CS 8.75.13.012=-=, 所以三极管处于饱和状态，V v v CES O 3.0== [题2-3]解：当TN GS I V v v <=时，TN U 为N 沟道增强型MOS 管的开启电压，此时处于截止状态，此时漏极D 和源极S 之间未形成有效的N 型导电通道， 0=D i ，这个状态为截止状态, D 、S 之间就如同一个断开的开关。
当V V v v TN GS I 2=≥=时，此时处于导通状态。
导通状态时，D 、S 之间形成N 型导电沟道，当GS V 一定时，D 、S 间可近似等效为线性电阻，这个电阻称为导通电阻ON R ，在D 、S 极之间就如同一个导通电阻为ON R 的闭合开关。
《数字电路与逻辑设计》第二章答案
选 RL=1K 2-6 已知题图 2-6 中各个门电路都是 74H 系列 TTL 电路，试写出各门电路的 输出状态（0，1 或 Z）
Vcc ViH NO_ INPUT
&
Y1
ViL
≥1ViH Y2& NhomakorabeaY3
0
≥1
Vcc ViL EN=1
1
10K
0
ViL
Y4
& Y5
Vcc
1K
=
Y6
100
1
1
0
题图 2-6 2-7 已知 TTL 三态门电路及控制信号 C1 ，C2 的波形如题图 2-7 所示，试分析 此电路能否正常工作。
vI2= vI1 =0.14V
（5）vI1 经 10K 电阻接地 2-3
vI2=1.4V
已知 TTL 门的参数是 VOH=3.5V, VOL=0.1V, VIHmin=2.4V, VILmax =0.3V,IIH=20
μA,IIS=1.0mA, IOH=360μA,IOL=8mA,求题图 2-3 中 R 的取值范围.
A B
100Ω ≥1
A F1 B
& F2
10K
(a) 题图 2-10
(b)
2-11 CMOS 门电路如题图 2-11 所示，试写出各门的输出电平。
题图 2-11 答案：（a）VDD 2-12 （b ）0 （c）0
CMOS 与或非门不使用的输入端应如何连接？
答案：当在一起的两个输入端都不使用时，它们同时接地； 当在一起的两个输入端只有一个不使用时，它通过电阻接电源。
cmos的或非门电路可以得到当或非门的个输入端并接到高电平时三个并接的nmos管导通而三个串接的pmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到高电平时三个串接的nmos管都截止所以其输入高电平总电流为3iih05167ohihcmos的或非门电路可以得到当或非门的个输入端并接到低电平时三个并接的nmos管都截止而三个串接的pmos管导通所以其输入低电平总电流为3iil05167ohihcmos的与非门电路可以得到当与非门的个输入端并接到低电平时三个串接的nmos管都截止而三个并接的pmos管导通所以其输入低电平总电流为3iil05167olil总结以上结果对电路a能够驱动167个三输入端或非门对电路b能够驱动167个三输入端与非门
数电第二章习题(DOC)
第二章一、选择题1．下列表达式中不存在竞争冒险的有 C D 。
A.Y =B +A BB.Y =A B +B CC.Y =A B C +A BD.Y =(A +B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B =C =1B.B =C =0C.A =1，C =0D.A =0，B =06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y = A 。
A.3X A A X A A X A A X A A 01201101001+++B.001X A AC.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.8 12．用三线-八线译码器74L S 138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0B. A ST =1，B ST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，C ST =013．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
(完整word版)数电1-10章自测题及答案(2)
第一章绪论一、填空题1、根据集成度的不同，数字集成电路分位以下四类：小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。
2、二进制数是以2为基数的计数体制,十六体制数是以16为基数的计数体制。
3、二进制数只有0和1两个数码，其计数的基数是2，加法运算的进位规则为逢二进一。
4、十进制数转换为二进制数的方法是：整数部分用除2取余法，小数部分用乘2取整法，十进制数23。
75对应的二进制数为10111.11。
5、二进制数转换为十进制数的方法是各位加权系数之和，二进制数10110011对应的十进制数为179。
6、用8421BCD码表示十进制时，则每位十进制数可用四位二进制代码表示，其位权值从高位到低位依次为8、4、2、1。
7、十进制数25的二进制数是11001，其对应的8421BCD码是00100101。
8、负数补码和反码的关系式是:补码=反码+1。
9、二进制数+1100101的原码为01100101，反码为01100101，补码为01100101。
-1100101的原码为11100101，反码为10011010,补码为10011011。
10、负数-35的二进制数是—100011，反码是1011100，补码是1011101。
二、判断题1、二进制数有0~9是个数码,进位关系为逢十进一。
（）2、格雷码为无权码,8421BCD码为有权码。
（√）3、一个n位的二进制数，最高位的权值是2^n+1. （√）4、十进制数证书转换为二进制数的方法是采用“除2取余法”. (√）5、二进制数转换为十进制数的方法是各位加权系之和。
（√)6、对于二进制数负数，补码和反码相同。
（)7、有时也将模拟电路称为逻辑电路。
（）8、对于二进制数正数,原码、反码和补码都相同. (√）9、十进制数45的8421BCD码是101101。
（）10、余3BCD码是用3位二进制数表示一位十进制数. ( ）三、选择题1、在二进制技术系统中,每个变量的取值为（A ）A、0和1B、0～7C、0~10D、0~F2、二进制权值为（B ）A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为( B )A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为（B ）A、0011 0111 0110B、0011 1000 0110C、1000 1000 0110D、0100 1000 01105、在下列数中，不是余3BCD码的是( C ）A、1011B、0111C、0010D、10016、十进制数的权值为（D ）A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于（D )A、原码B、反码C、原码加1D、反码加18、算术运算的基础是（A ）A、加法运算B、减法运算C、乘法运算D、除法运算9、二进制数-1011的补码是（D ）A、00100B、00101C、10100D、1010110、二进制数最高有效位（MSB）的含义是( A )A 、最大权值B 、最小权值C 、主要有效位D 、中间权值第二章 逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。
数字电子技术基础 第02章门电路习题解
解:TTL输入标准值 UIH=2V (1)以基本TTL与非门为例,当输入端悬空时,T1和射极电流 iE1=0,集电极正偏,T2,T5饱和导通,相当于输入高电平情况,即 等效逻辑1 (2)uI>2V=UIH,所以为逻辑1 (3)uI>3.6V>2V=UIH,所以为逻辑1
2.4 指出图2.43中各门电路的输出是什么状态(高电平、低电平或高阻 态)。假定它们都是T1000系列的TTL门电路。 U & Y
10kΩ
IH 3
+UCC UIH 悬空
&
Y1
UIL
≥1
Y2
5.1kΩ
(a)
UIL 10kΩ ≥1 Y4
+UCC 1kΩ
Y5
&
+UCC UIL
=1
Y6
(d)
(e)
(f)
解:TTL电路的开门电阻RON=2.5kΩ (a) 输入悬空相当于高电平,电路输出为低电平 (b) R>RON,电路输出为低电平 (c) R>RON,电路输出为低电平 (d) R=10kΩ>RON,电路输出为低电平 (e) 三态门EN=0,电路输出为高阻态 (f) R=10kΩ>RON,电路输出为低电平
下面是PMOS AB并联后再和C串联
解(1) N = I OL = 13 = 13 OL 1 I IL (2) UNL=UOFF-UOL=0.8-0.35=0.45V UNH=UOH-UON=3-1.5=1.5V
A B
R1 3kΩ T1
R2 750Ω T3
R4 100Ω
+UCC (+5V)
T4 T2 T5 R3 360Ω R5 3kΩ F
《数电》教材习题答案 第2章习题答案
思考题与习题2-1 输入信号的波形如图T2-1(a)所示，试画出图(b)中Y 1-Y 6的波形图（不考虑门电路的传 输延迟时间）。
DA Y DB Y B Y CDAB Y ABCY AY ⊕=+===+===6543211图T2-1 2-2 指出图T2-2中各门电路的输出是什么状态（高电平、低电平或高阻状态）。
已知这些门电路均为74系列TTL 门电路。
图T2-2011110010101011010111874321=⋅+⋅==⊕==+==⋅==+==⋅⋅=Y Y Y Y Y Y Y 5为高阻，Y 6为高阻。
2-3试说明在下列情况下，用内阻为20k Ω/V 的三用表的5V 量程去测量如图T2-3所示的74 系列与非门U I2端的电压应为多少： (1)U I1悬空；U I2＝1.4 V (2)U I1接0V ；U I2＝0 V (3)U I1接3V ；U I2＝1.4 V (4)U I1接5.1Ω电阻到地；U I2＝0 V(5) U I1接10k Ω电阻到地。
U I2＝1.4 V图T2-3图T2-32-4试说明下列各种门电路中，哪些可以将输出端并联使用（输入端的状态不一定相同 ）。
(1) 具有推拉式输出级的电路；×(2) TTL 的OC 门；√线与(3) TTL 的三态门；√总线应用(4) 普通的CMOS 门；×(5) CMOS 三态门。
√2-5 CMOS 门电路不宜将输入端悬空使用，请说明原因。
CMOS 门电路输入阻抗高，很容易受到干扰，并且CMOS 电路为场效应管，是电压控制电流器件，悬空时容易出现静电等瞬时高压烧毁器件的现象，因此输入端不宜悬空，必须根据 实际情况做相应的处理。
2-6 请对应于输入波形画出图T2-6所示电路在下列两种情况下的输出波形：（1）忽略所有门的传输延迟时间；（2）考虑每个门都有传输延迟时间t pd 。
图T2-62-7 电路如图T2-7所示，试分别列出电路的功能真值表以及输出端F 1和F 2的逻辑表达式， 并说明电路实现的逻辑功能。
数字逻辑电路(王秀敏主编)课后习题答案第二章
第1章 概述检 测 题一、填空题1. 在时间和数值上都是连续变化的信号是_______信号；在时间和数值上是离散和量化的信号是_______信号。
2. 表示逻辑函数常用的方法有４种，它们是_______，________，________，_______。
3. 正逻辑体制高电平用逻辑_____表示，低电平用逻辑_____表示。
4. 任何进位计数制，数值的表示都包含两个基本的要素：_______和_______。
5. 102816(96.75)( )( )( )===二、请完成下列题的进制转换１．210(1011001)( )=810(736.4)( )=1610(34)( )F C =２．112(30)( )=102(16.6875)( )= ３．28(1011101)( )=28(1010010.11010)( )=４．82(127.65)( )=162(9.16)( )A = ５．216(1110101100)( )=216(1111.001)( )=三、选择题１．在下列各数中，最小的数是（ ）(a) 2(101001) (b) 8(52) (c) 16(2)B (d) 10(96)2． 8421(100110000110)( )BCD 余3BCD(Ａ)100110001001 (B)100110001000 (Ｃ)110010000110 (Ｄ）101100001100四、简述题１．为什么在数字系统中通常采用二进制/2．何为进位计数制? 何为码制? 何为正、负逻辑?3．算术运算、逻辑运算和关系运算的区别?检测题答案一、填空题1. 答案：模拟，数字2. 答案：真值表，逻辑函数式，逻辑图，卡诺图。
3. 答案：１，０；０，１4. 答案：基数，位数5. 答案：1100000.11，140.6，60.0二、请完成下列题的进制转换1. 89； 478.5； 80122. 11110； 10000.10113. 135； 122.624. 1010111.110101； 10011010.000101105. 3AC ； F.2三、选择题１．答案：Ａ2． 答案：Ａ四、简述题答案：略习题[题1.1] 将下列十进制数转换为二进制数。
数字电子技术基础第三版第二章答案
第二章逻辑门电路第一节重点与难点一、重点：1．TTL与非门外特性（1）电压传输特性及输入噪声容限：由电压传输特性曲线可以得出与非门的输出信号随输入信号的变化情况，同时还可以得出反映与非门抗干扰能力的参数U on、U off、U NH和U NL。
开门电平U ON是保证输出电平为最高低电平时输入高电平的最小值。
关门电平U OFF是保证输出电平为最小高电平时，所允许的输入低电平的最大值。
（2）输入特性：描述与非门对信号源的负载效应。
根据输入端电平的高低，与非门呈现出不同的负载效应，当输入端为低电平U IL时，与非门对信号源是灌电流负载，输入低电平电流I IL通常为1～。
当输入端为高电平U IH时，与非门对信号源呈现拉电流负载，输入高电平电流I IH通常小于50μA。
（3）输入负载特性：实际应用中，往往遇到在与非门输入端与地或信号源之间接入电阻的情况，电阻的取值不同，将影响相应输入端的电平取值。
当R≤关门电阻R OFF时，相应的输入端相当于输入低电平；当R≥开门电阻R ON时，相应的输入端相当于输入高电平。
2．其它类型的TTL门电路（1）集电极开路与非门（OC门）多个TTL与非门输出端不能直接并联使用，实现线与功能。
而集电极开路与非门（OC 门）输出端可以直接相连，实现线与的功能，它与普通的TTL与非门的差别在于用外接电阻代替复合管。
（2）三态门TSL三态门即保持推拉式输出级的优点，又能实现线与功能。
它的输出除了具有一般与非门的两种状态外，还具有高输出阻抗的第三个状态，称为高阻态，又称禁止态。
处于何种状态由使能端控制。
3．CMOS逻辑门电路CMOS反相器和CMOS传输门是CMOS逻辑门电路的最基本单元电路，由此可以构成各种CMOS逻辑电路。
当CMOS反相器处于稳态时，无论输出高电平还是低电平，两管中总有一管导通，一管截止，电源仅向反相器提供nA级电流，功耗非常小。
CMOS器件门限电平U TH近似等于1/2U DD，可获得最大限度的输入端噪声容限U NH和U NL=1/2U DD。
数字电子技术部分章节习题与参考答案
数字电子技术基础教程》习题与参考答案（2010．1）第1 章习题与参考答案将下列十进制数转换为二进制数、八进制数、十六进制数。
FF；（ 2）3FF；（3）AB；（ 4）13FF1）（FF）16=255（2）（3）（4）1-4】将下列十六进制数转换为二进制数。
1）解：11；（ 2） 9C；（ 3） B1；（ 4） AF 1）（11）16=（00010001）2（2）（3）（4）9C）16=（10011100） 2B1）16=（1011 0001）2AF）16=（10101111）21-5】1）解：将下列二进制数转换为十进制数。
1110.01 ；（ 2） 1010.11；（ 3） 1100.101；（ 4）1001.0101 1）（1110.01）2=14.252）3）1010.11）2=10.751001.0101）2=9.31251-6】将下列十进制数转换为二进制数。
1）解：20.7；2）10.2；（ 3） 5.8；（ 4）101.711）20.7=（10100.1011）2（2）10.2=（1010.0011）21-1】1）解25；1）2）3）4）2）25=43=43；（ 3）56；（ 4）7811001）2=（31）8=（19）16101011）2=（53）8=（2B）16111000）2=（70）8=（38）16 56=1001110）2、（116）8、（4E）16 1-2】将下列二进制数转换为十进制数。
1）解10110001 ；（ 2） 10101010 ；（ 3） 11110001 ；（ 4）100010001）10110001=177（2）（3）（4）10101010=17011110001=24110001000=1361-3】将下列十六进制数转换为十进制数。
1）解3FF）16=1023AB ）16=17113FF）16=51191）解：5.8=(101.1100)2101.71=(1100101.1011)2写出下列二进制数的反码与补码（最高位为符号位）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章一、选择题1．下列表达式中不存在竞争冒险的有 CD 。
A.Y =B +ABB.Y=AB+B CC.Y=AB C +ABD.Y=(A+B )A D2．若在编码器中有50个编码对象，则要求输出二进制代码位数为B 位。
A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。
A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有 D 。
A.B A AC C B F ++=B.B A BC C A F ++=C.B A B A BC C A F +++=D.C A B A BC B A AC C B F +++++=E.B A B A AC C B F +++=5．函数C B AB C A F ++=，当变量的取值为 A C D 时，将出现冒险现象。
A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=06．四选一数据选择器的数据输出Y 与数据输入X i 和地址码A i 之间的逻辑表达式为Y= A 。
A.3X A A X A A X A A X A A 01201101001+++ B.001X A A C.101X A AD.3X A A 017.一个8选一数据选择器的数据输入端有 E 个。
A.1B.2C.3D.4E.88．在下列逻辑电路中，不是组合逻辑电路的有 D 。
A.译码器B.编码器C.全加器D.寄存器9．八路数据分配器，其地址输入端有 C 个。
A.1B.2C.3D.4E.810．组合逻辑电路消除竞争冒险的方法有 A B 。
A. 修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰 11．101键盘的编码器输出 C 位二进制代码。
A.2B.6C.7D.812．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 A B C 。
A.A ST =1，B ST =D ，C ST =0 B.A ST =1，BST =D ，C ST =DC.A ST =1，B ST =0，C ST =DD. A ST =D ，B ST =0，CST =0 13．以下电路中，加以适当辅助门电路， A B 适于实现单输出组合逻辑电路。
A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14．用四选一数据选择器实现函数Y =0101A A A A +，应使 A 。
A.D 0=D 2=0，D 1=D 3=1B.D 0=D 2=1，D 1=D 3=0C.D 0=D 1=0，D 2=D 3=1D.D 0=D 1=1，D 2=D 3=015．用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y =122A A A +，应 B 。
A.用与非门，Y=765410Y Y Y Y Y YB.用与门，Y=32Y YC.用或门，Y =32Y Y +D.用或门，Y =765410Y Y Y Y Y Y +++++16.编码电路和译码电路中，（ B ）电路的输入是二进制代码A.编码B.译码C.编码和译码17.组合逻辑电路输出状态的改变（ A） A.仅与该时刻输入信号的状态有关B.仅与时序电路的原状态有关C.与A 、B 皆有关18.16位输入的二进制编码器，其输出端有( C )位A. 256B. 128C. 4D. 319.对于四位二进制译码器，其相应的输出端共有( B )A.4个B. 16个C. 8个D. 10个20.在下列逻辑电路中，不是组合逻辑电路的有(D ) A.译码器 B.编码器 C.全加器 D.寄存器22.对于输出低电平有效的2—4线译码器来说要实现，Y=A B AB ''+的功能，应外加( D )A.或门B.与门C.或非门D.与非门23.两片8-3线优先编码器(74148)可扩展成( A )线优先编码器。
A. 16-4B. 10-5C. 16-8D. 10-824.两片3-8线译码器(74138)可扩展成( A )线译码器。
A. 4-16B. 5-10C. 8-16D.8-1025.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=001时，输出 70~Y Y ''=( C )A.11101111B.10111111C.11111101D.1111001126.对于三位二进制译码器，其相应的输出端共有( C )A.4个B. 16个C. 8个D. 10个27.3线-8线译码器74LS138处于译码状态时，当输入A 2A 1A 0=110时，输出 70~Y Y ''=( B )A.11011111B.10111111C.11111101D.1111001128.具有3条地址输入线的选择器含（B ）条数据输入线。
A.4B.8C.12D.1629.八选一数据选择器74LS151的地址线为011时，输出Y=（ C ）A.0B.1C. 3DD. 5D30.1位半加器的输入和输出分别为（B ）A. ,,A B CI 和,S COB. ,A B 和SC. ,A B 和,S CO31.半加器的求和的逻辑关系是（D ）A.与非B.或非C.与或非D.异或32.优先编码器74LS148输入为—，输出为、、。
当使能输入，,时，输出应为（ A ）A.001B.010C.110D.01133.在下列逻辑电路中，不是组合逻辑电路的有（ C ）A.译码器B.数据选择器C.计数器D.数值比较器34. 能起到多路开关作用的是（ C ）A.编码器B.译码器C.数据选择器D.数值比较器35. 能实现对一系列高低电平编成对应的二值代码的器件是（A ）A.编码器B.译码器C.加法器D.数据选择器36. 能实现将输入的二进制代码转换成对应的高低电平输出信号的是（ B ）A.编码器B.译码器C.数据选择器D.数值比较器38. 用3-8译码器设计的组合逻辑函数变量最大数为（ B ）A.2B.3C.4D.539. 用8选1数据选择器可设计的组合逻辑函数变量最大数为（ C ）A.2B.3C.4D.540. 用4片74148可扩展成的编码器是（ D ）A.8线-3线B.16线-4线C.24线-5线D.32线-5线41. 用4片74138可扩展成的译码器是（ D ）A.3线-8线B.4线-16线C.5线-24线D.5线-32线42. 编码电路和译码电路中，（ A ）电路的输出是二进制代码。
A. 编码B. 译码C. 编码和译码43. （ B ）是构成组合逻辑电路的基本单元。
A. 触发器B. 门电路C. 门电路和触发器44. 下列说法错误的是（ C ）。
A. 74HC148的输入和输出均以低电平作为有效信号。
B. 74HC138的输出以低电平作为有效信号。
C. 7448的输出以低电平为有效信号。
45. 对于3位二进制译码器，其相应的输出端共有（ B ）个。
A. 3B. 8C. 6D. 1047. 两个1位二进制数A 和B 相比较，可以用（ A ）作为A > B 的输出信号Y （A>B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A48. 两个1位二进制数A 和B 相比较，可以用（ B ）作为A < B 的输出信号Y （A<B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A49. 两个1位二进制数A 和B 相比较，可以用（ D ）作为A = B 的输出信号Y （A=B ）。
A. B A 'B. B A 'C. B A ⊕D. )('⊕B A50. 一个4选1数据选择器的地址端有（ D ）个。
A. 8B. 1C. 3D. 251. 在8线－3线优先编码器74HC148中，扩展端EXY '的低电平输出信号表示（ A ）。
A. “电路工作，但无编码输入”B. “电路工作，而且有编码输入” 52．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（C ）。
A ．111 B. 010 C. 000 D. 10154．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( C ) 。
A. 11111101B. 10111111C. 11110111D. 1111111156、半加器和的输出端与输入端的逻辑关系是 （D ）A 、 与非B 、或非C 、 与或非D 、异或57、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为A 2 A 1 A 0 =101 时，输出： 为（B ）。
A . 00100000 B. 11011111 C.11110111 D. 0000010058、属于组合逻辑电路的部件是（A ）。
A 、编码器B 、寄存器C 、触发器D 、计数器59．以下错误的是（B ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器二、判断题（正确打√，错误的打×）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。
（× ）2.编码与译码是互逆的过程。
（√）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。
（√）4.液晶显示器的优点是功耗极小、工作电压低。
（√）5.液晶显示器可以在完全黑暗的工作环境中使用。
（×）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。
（√）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（√）8.数据选择器和数据分配器的功能正好相反，互为逆过程。
（√）9.用数据选择器可实现时序逻辑电路。
（×）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
（×）11．八路数据分配器的地址输入（选择控制）端有8个。
（×）12．优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （×）13．译码器哪个输出信号有效取决于译码器的地址输入信号（√）14．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。
（×）15．寄存器、编码器、译存器、加法器都是组合电路逻辑部件。
（×）三、填空题1．半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
2．对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。