序列检测器的一种简化实现算法

第８卷第６期石家庄学院学报Ｖｏｌ．８，Ｎｏ．６２００６年１１月ＪｏｕｒｎａｌｏｆＳｈｉｊｉａｚｈｕａｎｇＵｎｉｖｅｒｓｉｔｙＮｏｖ．２００６序列检测器的一种简化实现算法

李俊红，解建军

（河北师范大学数学与信息科学学院，石家庄０５００１６）

摘要：分析了序列检测器的内部原理，给出它的一种新硬件实现．利用它无需对状态图进行状态化简，极大地简化了时序线路的设计．最后结合具体实例说明了该设计思想的详细步骤和具体实现方法．

关键词：子串；主串；序列检测器

中图分类号：ＴＰ１６文献标识码：Ａ文章编号：１６７３－１９７２（２００６）０６－００６３－０３

１序列检测器原理

序列检测是指将一个指定的序列从数字流中识别出来，或在主串中查询相应子串，一般可以通过软件方法或时序电路即硬件方法实现．有关软件实现方法的研究可参见文献［１］，本文主要针对时序电路进行讨论．用硬件方法实现序列检测器时，检测器中存储模式串，主串可以通过输入端流入检测器［２，３］．在主串的输入过程中，检测器可以动态检测子串．检测器利用时序线路记忆已检测出的有效序列，并与自身所含的模式串进行比对，若检测成功，输出端自动输出成功标记［４］．设计一个“１１１００”序列检测器，当识别到一组序列时，输入一个高电平．由于采用时序线路，主串的内容应每给一个上升沿或下降沿输入一位，具体应视所选触发器类型而定．

我们提出一种新硬件实现方法，在该方法中对每一个状态都根据实际意义给予特殊的含义，具体含义在后面的实例中再加以说明，由于不存在重复状态，故最终的状态图不用化简．

序列检测器的初态是指被检序列的第一位出现前的特定状态，此状态后如果输入的代码对检测有效（即被测序列的第一位），则相应次态为新的状态（第２个状态，它记住了被测序列的第一位），否则相应次态仍为初态．第２个状态是指被检序列的第一位出现后的特定状态，此状态后如果输入的代码对检测有效，（即被测序列的第２位）则相应次态为新的状态（第２个状态，它记住了被测序列的前２位），否则判断最近输入的代码是否是被检序列的第一位，是则相应次态仍为第２个状态，否则相应次态为初态．以次类推，第ｉ个状态记住了被检序列的前ｉ－１位，相应次态确定方法如下：

假设序列长度为ｎ，当ｉ＜ｎ时，如果第ｉ个状态后输入的一位代码是被检序列的第ｉ位，则次态为新的状态（记住了被检序列的前ｉ位），否则次态按如下规则选择：从初态开始输入的ｉ位代码中如果其中的后ｉ－ｊ位为被检序列的前ｉ－ｊ位，则次态为第ｉ－ｊ＋１个状态（ｊ＝１，２，．．．，ｉ－１，找到次态即停止），否则次态为初态．此时所有的外输出均为‘０’．

当ｉ＝ｎ时，第ｎ个状态已经记住了被检序列的前ｎ－１位，此状态后输入的一位代码如果是被检序列的第ｎ位，则外输出为‘１’，否则外输出为‘０’，其次态按如下规则选择：从初态开始输入的ｎ位代码中如果其中的后ｎ－ｊ位为被检序列的前ｎ－ｊ位，则次态为第ｉ－ｊ＋１个状态（ｊ＝１，２，．．．，ｎ－１，找到次态即停止），当ｊ＝ｎ时，次态为初态．

按上述方法构造的原始状态转移图中恰好含ｎ个状态，且每个状态都有确定的含义，避免了其设计过程中，构造原始状态转移图繁杂，化简原始状态转移图麻烦的弊端，设计时既逻辑清晰，又不用化简，从而极大地简化了该类线路的设计．

收稿日期：２００５－１２－０９

基金项目：河北省石家庄市科学研究与发展计划项目（０５２１３５７０）；河北师范大学青年基金资助（Ｌ２００５Ｑ０２）

作者简介：李俊红（１９７１－），女，山西运城人，河北师范大学数学与信息科学学院讲师，硕士，研究方向：并行逻辑模拟，计算机系统结构．

图１

原始状态转移图

２序列检测器的构造

用Ｄ触发器设计“１０１１”序列检测器（已检内容可以重复利用），即在随机输入的序列中检测是否包含

有“１０１１”

，如果检测成功，输出‘１’．如：输入“０１１０１１”，输出“０００００１”．设计过程如下：２．１构造原始状态转移图

１）设Ａ为初始状态，即开始接收输入的状态．

若Ａ状态后输入的是‘０’，因序列的第一个有效字符为‘１’，‘０’对检测“１０１１”

无效，故检测器继续保持Ａ状态．

若Ａ状态后输入的是‘１’

，这恰好是序列的第一个有效字符，故检测器进入新状态Ｂ．２）Ｂ为接收了第一个有效输入‘１’以后的状态，即‘１’

状态．若Ｂ状态后输入的是‘１’，即此时连续输入了“１１”，这不是“１０１１”的前２位，故检测器不应进入新状态，但是第二个‘１’可以用来做“１０１１”的第一个有效‘１’

状态，故检测器继续保持Ｂ状态．若Ｂ状态后输入的是‘０’，即此时连续输入了“１０”，这恰好是“１０１１”的前２位，故检测器进入新状态Ｃ．３）Ｃ为在Ｂ状态的基础上又接收了第２个有效的输入‘０’以后的状态，即“１０”状态．若Ｃ状态后输入的是‘１’，即此时连续输入了“１０１”，这恰好是“１０１１”的前３位，故检测器应进入新状态Ｄ．若Ｃ状态后输入的是‘０’，即此时连续输入了“１００“，这不是“１０１１”的前３位，且后２位“００”也不是“１０１１”的前２位，最末位‘０’不是“１０１１”的第一位，即当前的３位输入“１００”对检测序列“１０１１”

无用，故检测器进入Ａ状态，等待有效输入‘１’．４）Ｄ为在Ｃ状态的基础上又接收了第３个有效的输入‘１’以后的状态，即“１０１”

状态．若Ｄ状态后输入的是‘１’，即此时连续输入了“１０１１”，这恰好是被检序列“１０１１”

，即已检测成功，外输出为‘１’，又因为“０１１”，“１１”均不是“１０１１”的前３位及前２位，而‘１’是“１０１１”

的第一位，故检测器应进入Ｂ状态．若Ｄ状态后输入的是‘０’，即此时连续输入了“１０００”，这不是“１０１１”，且后３位“０００”，后２位“００”及末位‘０’也不是“１０１１”的前３位，前２位和第一位，即当前的输入“１０００”对检测序列“１０１１”无用，故检测器进入Ａ状态，等待有效输入‘１’．

至此，无新状态产生，原始状态转移图构造完成，如图１所示．２．２状态编码

上述４个状态含义均不相同，故无重复状态，不用化简，可直接编码．４个状态需两位编码，结果为：Ａ：００，Ｂ：０１，Ｃ：１０，Ｄ：１１．

２．３状态表

（如表１所示．其中一位外输入用ｘ表示，一位外输出用ｚ表示）２．４

控制函数及输出函数表达式

由表１知ｄ１＝Σｍ３（１，６）＝ｘｓ１ｓ０＋ｘｓ１ｓ０

ｄ０＝Σ

ｍ３（４，５，６，７）＝ｘｚ＝Σｍ３（７）＝ｘｓ１ｓ０２．５

电路图（如图２所示）

３

ＶＨＤＬ实现［５］

３．１

实体定义

ｅｎｔｉｔｙｐａｐｅｒｉｓｐｏｒｔ（ｃｌｋ：ｉｎｓｔｄ＿ｌｏｇｉｃ：

ｄａｔａ＿ｉｎ：ｉｎｂｉｔ；ｄａｔａ＿ｏｕｔ：ｏｕｔｂｉｔ）；

ｅｎｄｐａｐｅｒ；３．２

主要实现

ｃａｓｅｓｔａｔｅｉｓ

注：１．箭头上方数字含义为输入／输出．

２．检测成功时，输出为“１”，其他输出全部为“０”

．石家庄学院学报２００６年１１月

６４