数电期末模拟题及答案.doc
数电期末模拟题及答案(可编辑修改word版)
01Q= 0《数字电子技术》模拟题一一、单项选择题（2×10 分）1.下列等式成立的是（）A、A⊕1=AB、A⊙0=AC、A+AB=AD、A+AB=B2.函数F=(A+B+C+D)(A+B+C+D)(A+C+D) 的标准与或表达式是（）A、F=∑m(1,3,4,7,12)B、F=∑m(0,4,7,12)C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)3.属于时序逻辑电路的是（）。
A、寄存器B、ROMC、加法器D、编码器4.同步时序电路和异步时序电路比较，其差异在于后者（）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关，与输入无关5.将容量为256×4的RAM 扩展成1K×8的RAM，需（）片256×4的RAM。
A、 16B、2C、4D、8n+16.在下图所示电路中，能完成逻辑功能的电路有（）。
A 、 B、C、 D、7．函数F= A C+AB+ B C ，无冒险的组合为（）。
A、B=C=1B、A=0，B=0 C 、A=1，C=08．存储器RAM 在运行时具有（）。
A、读功能B、写功能C、读/写功能D、D 、B=C=O无读/写功能A=1A=0A=0A=1（）9.触发器的状态转换图如下，则它是：（）A、T 触发器B、RS 触发器C、JK 触发器D、D 触发器10.将三角波变换为矩形波，需选用A、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题（1×10 分）（）1、在二进制与十六进制的转换中，有下列关系：（1001110111110001）B=（9DF1）H（）2、8421 码和8421BCD 码都是四位二进制代码。
（）3、二进制数1001 和二进制代码1001 都表示十进制数9。
（）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。
(完整word版)数字电路的期末试题及答案
数字电路的期末试题一、客观题：请选择正确答案，将其代号填入（）内；（本大题共10小题，每空2分，共20分）⒈当某种门的输入全部为高电平，而使输出也为高电平者，则这种门将是：A．与非门及或非门；B．与门及或门；C．或门及异或门；D．与门及或非门．（ B ）⒉在如下所列4种门电路中，与图示非门相等效的电路是：（ B ）⒊已知，则函数F和H的关系，应是：（B ）A．恒等；B．反演；C．对偶；D．不确定．⒋若两个逻辑函数恒等，则它们必然具有唯一的：（A）A．真值表；B．逻辑表达式；C．电路图；D．逻辑图形符号．⒌一逻辑函数的最小项之和的标准形式，它的特点是：（C）A．项数最少；B．每个乘积项的变量数最少；C．每个乘积项中，每种变量或其反变量只出现一次；D．每个乘积项相应的数值最小，故名最小项．⒍双向数据总线可以采用（ B ）构成。
A．译码器；B．三态门；C．与非门；D．多路选择器．⒎在下列逻辑部件中，不属于组合逻辑部件的是（ D ）。
A．译码器；B．编码器；C．全加器；D．寄存器．⒏八路数据选择器，其地址输入端（选择控制端）有（C ）个。
A．8个B．2个C．3个D．4个⒐为将D触发器转换为T触发器，如图所示电路的虚线框内应是（ D ）。
A．或非门B．与非门C．异或门D．同或门⒑为产生周期性矩形波，应当选用（ C ）。
A．施密特触发器B．单稳态触发器C．多谐振荡器D．译码器二、化简下列逻辑函数（每小题5分，共10分）⒈用公式法化简逻辑函数：⒉用卡诺图法化简逻辑函数：Y(A,B,C,D)=∑m(2 ,3,7,8,11,14) 给定约束条件为m0+m5+ m10+m15 =0三、非客观题(本题两小题，共20分)⒈如图所示为三输入变量的或门和与门的逻辑图。
根据两种不同的输入波形(见图b)，画出Y1、Y2的波形。
（本题共8分,每个Y1、Y2各2分）解．某一组合逻辑电路如图所示，试分析其逻辑功能。
（本题共12分）四、非客观题(本题两小题，共20分)⒊有红、黄、绿三只指示灯，用来指示三台设备的工作情况，当三台设备都正常工作时，绿灯亮；当有一台设备有故障时，黄灯亮，当有两台设备同时发生故障时，红灯亮，当三台设备同时发生故障时，黄灯和红灯同时亮，试写出用CT74LS138实现红、黄、绿灯点亮的逻辑函数表达式，并画出接线图。
数字电路期末试题及答案
数字电路期末试题及答案1. 选择题（每题2分，共30题，总分60分）(1) 以下哪种逻辑门的输出为低电平时，输入端需全为高电平？A. 与门B. 或门C. 非门D. 异或门答案：C(2) 下列选项中，哪个是数码管的常见类型？A. BCD码B. 七段码C. 格雷码D. 码编码答案：B(3) 在数字电路中，把输入引脚作为输出引脚使用的器件是？A. 复用器B. 反相器C. 编码器D. 解码器答案：D(4) 单位延时器可用于延时输入信号，它的作用是？A. 放大延时信号B. 过滤延时信号C. 产生延时信号D. 编码延时信号答案：C(5) 下面哪个是D触发器的输出特性？A. 同步输出B. 反转输出C. 清零输出D. 使能输出答案：B(6) 在四位二进制加法器电路中，超过位数范围的进位称为？A. 高位进位B. 低位进位C. 溢出进位D. 数据进位答案：C...2. 填空题（每空2分，共10空，总分20分）(1) 由三个反相器构成的分频电路称为_______。
答案：三分频(2) 一个四位二进制数可以表示_______个不同的状态。
答案：16...3. 简答题（每题10分，共6题，总分60分）(1) 请简要说明译码器（Decoder）的工作原理及其应用场景。
答案：译码器是一种组合逻辑电路，用于将输入的编码信号转换为输出的解码信号。
它根据特定的逻辑关系来解码输入信号，并且只有一个输出端口被激活，其他输出均为低电平。
常见的应用场景包括数码管显示、地址解码、信号传递等。
(2) 请简要说明触发器（Flip-flop）的工作原理以及它与时序电路的关系。
答案：触发器是一种存储器件，用于在时序电路中存储和传输信息。
它有两个稳定的输出状态，分别称为"Set"和"Reset"。
触发器能够根据控制信号的变化来决定是否改变输出状态，从而实现信息的存储和传输。
触发器在时序电路中起着重要的作用，用于实现存储、计数和时序控制等功能。
数字电路期末考试题及答案
数字电路期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑（AND）B. 或逻辑（OR）C. 非逻辑（NOT）D. 异或逻辑（XOR）答案：C2. 下列哪个不是数字电路的特点？A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案：C3. 一个简单的触发器可以存储多少位二进制信息？A. 1位B. 2位C. 3位D. 4位答案：A4. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案：B5. 在数字电路中，同步计数器与异步计数器的主要区别是：A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案：A6. 一个4位二进制计数器最多能计数到：A. 15B. 16C. 8D. 4答案：B7. 以下哪个是数字电路中常用的存储元件？A. 电阻B. 电容C. 电感D. 晶体管答案：D8. 以下哪个不是数字电路中的逻辑门？A. NANDB. NORC. XORD. TRIAC答案：D9. 一个完整的数字电路设计流程包括以下哪些步骤？A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案：D10. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案：B二、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的区别。
答案：数字电路主要处理离散的数字信号，具有逻辑功能，而模拟电路处理连续的模拟信号，主要用于信号放大、滤波等。
2. 解释什么是触发器，并说明其在数字电路中的作用。
答案：触发器是一种具有记忆功能的逻辑电路，能够存储一位二进制信息。
在数字电路中，触发器用于存储数据，实现计数、定时等功能。
3. 什么是组合逻辑电路？请举例说明。
答案：组合逻辑电路是由逻辑门组成的电路，其输出只依赖于当前的输入状态，不具有记忆功能。
数电期末试卷与答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
期末考试数字电子技术试题及答案(DOC)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数电期末考试题及答案
数电期末考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算答案：C2. 一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 3D. 4答案：A3. 以下哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 任何时刻输出仅由该时刻的输入决定答案：B4. 一个4位二进制计数器可以计数到（）。
A. 8B. 16C. 15D. 14答案：B5. 一个D触发器的特点是（）。
A. 有两个稳定状态B. 只有一个稳定状态C. 没有稳定状态D. 以上都不是答案：A6. 在数字电路中，以下哪个不是基本的门电路？（）。
A. 与门B. 或门C. 非门D. 异或门答案：D7. 一个3线-8线译码器可以译码（）种不同的输入。
A. 3B. 8C. 6D. 7答案：B8. 一个8位寄存器可以存储（）位二进制数。
A. 8B. 16C. 32D. 64答案：A9. 以下哪个是同步时序电路的特点？（）A. 电路的输出仅依赖于当前的输入B. 电路的输出依赖于当前的输入和电路的历史状态C. 电路的输出不依赖于输入D. 电路的输出仅依赖于电路的历史状态答案：B10. 一个JK触发器可以表示（）种不同的状态。
A. 1B. 2C. 3D. 4答案：B二、填空题（每题2分，共20分）1. 在数字电路中，一个基本的与门电路有_____个输入端和一个输出端。
答案：22. 一个4位二进制计数器的计数范围是从0到_____。
答案：153. 一个D触发器在时钟信号的上升沿到来时，其输出Q将与输入D保持_____。
答案：一致4. 在数字电路中，一个3线-8线译码器的输出是_____进制的。
答案：二5. 一个8位寄存器可以存储的最大十进制数是_____。
答案：2556. 一个JK触发器在J=0，K=0时，其状态将保持_____。
数电期末试卷及答案（共4套）
数电期末试卷及答案（共4套）XX⼤学信息院《数字电⼦技术基础》期终考试试题（110分钟）(第⼀套)⼀、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输⼊数字量10000000为5v。
若只有最低位为⾼电平，则输出电压为（）v；当输⼊为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器⽽⾔，（）的抗⼲扰能⼒强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相⽐，GAL器件有可编程的输出结构，它是通过对（）进⾏编程设定其（）的⼯作模式来实现的，⽽且由于采⽤了（）的⼯艺结构，可以重复编程，使它的通⽤性很好，使⽤更为⽅便灵活。
⼆、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或⾮”表达式，并⽤“集电极开路与⾮门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所⽰电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“⼀位⼗进制数”的四舍五⼊电路（采⽤8421BCD码）。
要求只设定⼀个输出，并画出⽤最少“与⾮门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所⽰，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、⽤T触发器和异或门构成的某种电路如图5(a)所⽰，在⽰波器上观察到波形如图5(b)所⽰。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所⽰是16*4位ROM和同步⼗六进制加法计数器74LS161组成的脉冲分频电路。
(完整版)《数字电路》期末模拟试题及答案
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。
8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。
A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。
A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。
A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。
(完整版)《数字电路》期末模拟试题及答案
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。
8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。
A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。
A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。
A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。
数字电路与逻辑设计期末模拟题及答案
数字电路与逻辑设计期末模拟题一、 选择题1、（36.7）10 的8421BCD 码为。
（） A 、（0110110.101）8421BCD B 、（0011110.1110）8421BCD C 、（00110110.0111）8421BCD D 、（110110.111）8421BCD2、与（6B.2）16相对应的二进制数为（） A 、（1101011.001）2 B 、（01101010.01）2 C （11101011.01）2 D 、（01100111.01）23、在BCD 码中，属于有权码的编码是（）A 、余3码B 、循环码C 、格雷码D 、8421码 4、如图1-1所示门电路，按正逻辑体制，电路实现的逻辑式F=（）5、如果1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A 、计数器和全加器B 、寄存器和比较器C 、全加器和比较器D 、计数器和寄存器7、异或门F=A ⊕B 两输入端A 、B 中，A=0，则输出端F 为（） A 、A ⊕B B 、B C 、B D 、08、已知4个组合电路的输出F1～F4的函数式非别为：F 1=AB+A C ，F 2=AB+A CD+BC ，F 3=A B +B C ，F 4=（A+B ）·（A +C ），则不会产生竞争冒险的电路是( ) A 、电路1 B 、电路2 C 、电路3 D 、电路4 9、边沿触发JK 触发器的特征方程是（） A 、θ1+n =Jn θ+k n θ B 、θ1+n =J n θ+k n θC 、θ1+n =J nθ+k nθ D 、θ1+n =J n θ+K nθA 、CB A •• B 、C B A •• C 、A+B+CD 、C B A ++A 、F=A ·B B 、F=A+BC 、F=B A ⋅D 、F=B A +A 、nB 、2nC 、n 2D 、2n11、（011001010010.00010110）8421BCD 所对应的十进制数为（） A 、（652.16）10 B 、（1618.13）10 C 、（652.13）10 D 、（1618.06）1012、八进制数（321）8对应的二进制数为（） A 、（011010001）2 B 、（110011）2 C 、（10110111）2 D 、（1101011）213、与（19）10相对应的余3BCD 码是（） A 、（00101100）余3BCD B 、（01001100）余3BCDC 、（00110101）余3BCD D 、（01011010）余3BCD 14、如图1-3所示门电路，按正逻辑体制，电路实现的逻辑关系F=（） A 、C B A ⋅⋅ B 、C B A ⋅⋅ C 、A+B+C D 、C B A ++图1-315、如图1-4所示的波形图表示的逻辑关系是（） A 、F=B A ⋅ B 、F=A+B C 、F=B A ⋅ D 、F=B A +16、已知逻辑函数的卡诺图如图1-5所示能实现这一函数功能的电路是（）17、组合逻辑电路的特点是（）C 、电路输出与以前状态有关D 、全部由门电路构成18、函数F=C B AB C A ⋅++，当变量取值为（），不会出现冒险现象。
数电期末模拟题与答案
《数字电子技术》模拟题一一、单项选择题（2×10 分）1．下列等式成立的是（）A、A⊕1=A B 、A⊙0=A C 、A+AB=A D 、A+AB=B2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D) 的标准与或表达式是（）A 、F=∑m(1,3,4,7,12) B、F=∑m(0,4,7,12)C、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15)D、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)3．属于时序逻辑电路的是（）。
A、寄存器B、ROMC、加法器D、编码器4．同步时序电路和异步时序电路比较，其差异在于后者（）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关，与输入无关5．将容量为256×4 的RAM扩展成1K×8 的RAM，需（）片256×4 的RAM。
A 、16 B、2 C、4 D、8n 16．在下图所示电路中，能完成Q 0 逻辑功能的电路有（）。
A、B、C、D、7．函数F= A C+AB+B C ，无冒险的组合为（）。
A、B=C=1B、A=0 ，B=0C、A=1 ，C=0D、B=C=O8．存储器RAM 在运行时具有（）。
A、读功能B、写功能C、读/写功能D、无读/写功能A=19．触发器的状态转换图如下，则它是：（）A 、T 触发器A=0 0 1 A=0 B、RS 触发器C、JK 触发器D、D 触发器A=110．将三角波变换为矩形波，需选用（）A 、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题（1×10 分）（）1、在二进制与十六进制的转换中，有下列关系：（1001110111110001 ）B=（9DF1 ）H（）2、8421 码和8421BCD 码都是四位二进制代码。
（）3、二进制数1001 和二进制代码1001 都表示十进制数9。
数电期末考试题及答案
数电期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电路的特点？A. 精度高B. 抗干扰能力强C. 体积大D. 可靠性高答案：C2. 数字信号的特点是什么？A. 连续变化B. 离散变化C. 模拟变化D. 随机变化答案：B3. 逻辑门电路中最基本的逻辑关系是？A. ANDB. ORC. NOTD. XOR答案：C4. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 可以进行复杂的逻辑运算答案：B5. 触发器的主要功能是什么？A. 放大信号B. 存储信息C. 转换信号D. 滤波答案：B6. 以下哪个不是数字电路设计中的优化目标？A. 减小功耗B. 提高速度C. 增加成本D. 减少面积答案：C7. 在数字电路中，同步信号的主要作用是什么？A. 同步时钟B. 同步数据C. 同步电源D. 同步信号源答案：A8. 以下哪个是数字电路中的时序逻辑电路？A. 门电路B. 触发器C. 计数器D. 译码器答案：C9. 以下哪个不是数字电路中的编码方式？A. 二进制编码B. 格雷码编码C. 十进制编码D. BCD编码答案：C10. 以下哪个是数字电路中的存储元件？A. 电阻B. 电容C. 电感D. 逻辑门答案：B二、填空题（每空2分，共20分）1. 数字电路中最基本的逻辑运算包括________、________和________。
答案：与、或、非2. 一个完整的数字系统通常包括________、________、________和输入/输出设备。
答案：算术逻辑单元、控制单元、存储器3. 在数字电路中，________是用来表示信号状态的最小单位。
答案：位（bit）4. 一个二进制数的位数越多，其表示的数值范围________。
答案：越大5. 触发器的输出状态取决于________和________。
答案：当前输入、前一状态6. 同步计数器与异步计数器的主要区别在于________是否受时钟信号的控制。
完整word版数字电路期末复习题及答案word文档良心出品
数字电路期末复习题及答案一、填空题上都是断续变化的，其高电平和低电平常用上和幅值1、数字信号的特点是在时间来表示。
0 1 和。
逻辑电路逻辑代数，数字电路又称作、分析数字电路的主要工具是2三种。
常、非、或、逻辑代数又称为布尔代数。
最基本的逻辑关系有与3。
异或与或非同或用的几种导出的逻辑运算为与非或非逻辑图。
真值表、逻辑函数的常用表示方法有逻辑表达式4。
5、逻辑函数F= +A+B+C+D= 1 CDBA F== 0 6、逻辑函数。
AB??ABAB?AB7、OC 门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有 2 个稳态，存储8位二进制信息要8 个触发器。
SR=1，则+，它的约束条件它是10、一个基本RS触发器在正常工作时SR= 0输不允许入的信0 号且。
=11、一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是RS=0 。
12、在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.１B.２C.４D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D 。
2 B.1+1=10 =·A. CCCC.0<1 D.A+1=114、当逻辑函数有n个变量时，共有 D 个变量取值组合？2n 2 D. C. n B. 2n A. n5、在何种输入情况下，“与非”运算的结果是逻辑0。
模拟数字电路考试题及答案
模拟数字电路考试题及答案一、单项选择题（每题2分，共10题）1. 在数字电路中，以下哪个不是基本的逻辑运算？A. 与运算B. 或运算C. 非运算D. 加运算答案：D2. 一个D触发器的输出Q的状态取决于哪个输入信号？A. 时钟信号B. 数据输入DC. 复位信号D. 置位信号答案：B3. 以下哪个不是TTL逻辑门的特点？A. 低电平输出B. 高电平输出C. 抗干扰能力强D. 工作速度快答案：A4. 在数字电路中，二进制数“1010”对应的十进制数是多少？A. 8B. 10C. 12D. 14答案：B5. 一个4位二进制计数器能够计数的最大值是多少？A. 15B. 16C. 17D. 18答案：B6. 以下哪个不是数字电路中的存储元件？A. 触发器B. 寄存器C. 计数器D. 逻辑门答案：D7. 在数字电路中，以下哪个不是异步通信的特点？A. 数据传输速度慢B. 需要同步信号C. 每个数据帧包含同步信息D. 传输可靠性高答案：B8. 一个3-8译码器有多少个输入端和输出端？A. 3个输入，8个输出B. 8个输入，3个输出C. 3个输入，3个输出D. 8个输入，8个输出答案：A9. 在数字电路中，以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出不依赖于电路状态C. 电路中包含存储元件D. 电路的输出是确定的答案：C10. 以下哪个不是数字电路中的时序逻辑电路？A. 计数器B. 移位寄存器C. 触发器D. 逻辑门答案：D二、填空题（每题2分，共5题）1. 在数字电路中，一个基本的与门电路有__个输入端和__个输出端。
答案：2，12. 一个4位二进制计数器的计数范围是从__到__。
答案：0000，11113. 在数字电路中，一个D触发器的输出Q在时钟信号的上升沿时，会__输入D的状态。
答案：保持4. 在数字电路中，一个3-8译码器的输出端在没有输入信号时，所有输出端的状态是__。
答案：高电平5. 在数字电路中，一个异步通信系统在数据帧的开始和结束处通常会添加__字符。
数电期末试卷与答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（ 110 分钟） (第一套 )一、填空题：（每空 1 分，共 15 分）1．逻辑函数YABC 的两种标准形式分别为（）、（）。
2．将 2004 个“ 1”异或起来得到的结果是（）。
3 ．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8 位 D/A 转换器当输入数字量10000000 为 5v。
若只有最低位为高电平，则输出电压为（） v；当输入为 10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D 转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由 555 定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与 PAL 相比，GAL 器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共 15 分）1．将逻辑函数P=AB+AC 写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图 1、2 中电路均由 CMOS 门电路构成，写出 P、Q 的表达式，并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所示电路：（10 分）1）试写出 8 选 1 数据选择器的输出函数式；2）画出 A2、 A1、 A0 从 000~111连续变化时， Y 的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD 码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15 分）五、已知电路及、4(a) (b)所示，设触发器的初态均为“ 0”，试CP A 的波形如图画出输出端 B 和 C 的波形。
（8 分）BC六、用 T 触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图 5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明 T 的取值。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数电期末考试题及答案
数电期末考试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的输出为高电平的条件是：A. 所有输入都为高电平B. 至少一个输入为高电平C. 所有输入都为低电平D. 至少一个输入为低电平答案：A2. 下列哪个不是数字电路的特点？A. 抗干扰能力强B. 运算速度快C. 体积小D. 功耗大答案：D3. 在数字电路中，一个触发器的输出状态由以下哪个因素决定？A. 当前输入B. 过去的输入C. 外部控制信号D. 以上都是答案：D4. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出与输入之间存在时间延迟C. 没有反馈回路D. 输出状态随输入状态变化而变化答案：B5. 一个D触发器的输出Q与输入D的关系是：A. Q始终等于DB. Q始终等于D的反相C. Q在时钟上升沿等于DD. Q在时钟下降沿等于D答案：C6. 在数字电路中，一个计数器的输出在每个时钟脉冲后：A. 增加1B. 减少1C. 保持不变D. 随机变化答案：A7. 一个7段显示器可以显示多少个不同的数字？A. 7B. 10C. 16D. 64答案：B8. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D9. 在数字电路中，一个寄存器的主要用途是：A. 存储数据B. 放大信号C. 产生时钟信号D. 进行算术运算答案：A10. 以下哪种类型的存储器是易失性的？A. ROMB. RAMC. EPROMD. EEPROM答案：B二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“或”运算的输出为低电平的条件是_______。
答案：所有输入都为低电平2. 一个完整的数字系统通常包括_______和_______两个部分。
答案：输入/输出系统、中央处理单元3. 在数字电路中，一个D触发器的输出Q在时钟信号的_______沿更新。
答案：上升4. 一个4位的二进制计数器能够表示的最大数值是_______。
数电期末模拟题与答案
《数字电子技术》模拟题一一、单项选择题 （2×10 分）1． 下列等式成立的是（）A 、 A ⊕1=AB、 A ⊙0=A C、A+AB=AD 、 A+AB=B2． 函数 F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ）A 、F=∑ m(1,3,4,7,12)B 、 F=∑m(0,4,7,12)C 、F=∑ m(0,4,7,5,6,8,9,10,12,13,14,15)D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15)3．属于时序逻辑电路的是（）。
A 、寄存器B 、ROMC 、加法器D 、编码器4．同步时序电路和异步时序电路比较，其差异在于后者（）A 、没有触发器B 、没有统一的时钟脉冲控制C 、没有稳定状态D 、输出只与内部状态有关，与输入无关5．将容量为 256× 4 的 RAM 扩展成 1K × 8 的 RAM ，需（ ）片 256× 4 的 RAM 。
A 、 16B 、 2C 、 4D 、 86．在下图所示电路中，能完成Q n 1逻辑功能的电路有（）。
A 、B 、C 、D 、7．函数 F= A C+AB+B C，无冒险的组合为（ ）。
A 、 B=C=1B 、 A=0 ， B=0C 、 A=1 ，C=0D 、 B=C=O 8．存储器 RAM 在运行时具有（A 、读功能B 、写功能 A=11A=0A=0A=1）。
C 、读 /写功能D 、 无读 /写功能9 ．触发器的状态转换图如下，则它是：（ ）A 、T 触发器B 、RS 触发器C 、 JK 触发器D 、D 触发器10．将三角波变换为矩形波，需选用（ ）A 、多谐振荡器B 、施密特触发器C 、双稳态触发器D 、单稳态触发器二、判断题 （ 1×10 分）（ ） 1、在二进制与十六进制的转换中，有下列关系：（ 1001110111110001 ） B =（ 9DF1 ） H（ ） 2、 8421 码和 8421BCD 码都是四位二进制代码。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
WORD格式《数字电子技术》模拟一题一、单项选题择（2× 10 分）1．下列等式成立的是（）A、A⊕1=AB、 A⊙0=AC、 A+AB=AD、 A+AB=B2．函数 F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（）A、 F=∑ m(1,3,4,7,12)B、F=∑m(0,4,7,12)C、 F=∑ m(0,4,7,5,6,8,9,10,12,13,14,15)D、 F=∑ m(1,2,3,5,6,8,9,10,11,13,14,15)3．属于时序逻辑电路的是（）。
A、寄存器B、 ROMC、加法器D、编码器4．同步时序电路和异步时序电路比较，其差异在于后者（）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部状态有关，与输入无关5．将容量为256× 4 的 RAM扩展成1K× 8 的 RAM，需（）片 256× 4 的 RAM。
A、 16B、 2C、 4D、 8n16．在下图所示电路中，能完成 Q0 逻辑功能的电路有（）。
A、 B、 C、D、7．函数 F=AC+AB+BC，无冒险的组合为（）。
A、 B=C=1B、 A=0， B=0C、 A=1， C=0D、 B=C=O8．存储器RAM在运行时具有（）。
A、读功能B、写功能C、读 / 写功能D、无读 / 写功能9 ．触发器的状态转换图如下，则它是：A=1（）01 A=0 A、 T 触发器A=0 B、 RS触发器C、 JK 触发器A=1D、 D 触发器10．将三角波变换为矩形波，需选用（）A、多谐振荡器B、施密特触发器C、双稳态触发器D、单稳态触发器二、判断题（ 1× 10 分）（） 1、在二进制与十六进制的转换中，有下列关系：（ 1001110111110001）B=（ 9DF1）H（） 2、8421 码和 8421BCD码都是四位二进制代码。
（） 3、二进制数 1001 和二进制代码 1001 都表示十进制数 9。
（） 4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速（。
度） 5、 OC与非门的输出端可以并联运行，实现“线与” 关，系 L=L即1+L2（） 6、CMOS门电路中输入端悬空逻作辑 0 使用。
（） 7、数字电路中最基本的运算电路是加法器。
（） 8、要改变触发器的状态，必须有CP 脉冲的配合。
专业资料整理WORD格式（） 9、容量为 256 × 4 的存储器，每字 4 位，共计 256 字， 1024 个存储单元。
（） 10、自激多谐振荡器不需外加触发信号，就能自动的输出矩形脉冲。
三、分析计算题（7×6 分）1、如果 F(A,B,C,D)m(2,3,4,6,8,9)的最简与或表达式为FABDBC是否存在约束条件？如果存在，试指出约束条件。
2、下图为双 4 选 1 数据选择器构成的组合逻辑电路，输入量为A、 B、 C，输出逻辑函数为 F1， F2，试写出 F1、 F2，逻辑表达式。
3、用一片74138 译码器和门电路实现全加器，写出真值表，画出电路图。
4、分析下图所示电路的逻辑功能，并将结果填入下表。
5、电路如下图所示，设起始状态Q2Q1=00，问经过系统时钟信号 3 个 CP脉冲作用后，Q2Q1处于什么状态？并画出Q2Q1的波形。
专业资料整理WORD格式6、图示电路是PAL 的一种极性可编程输出结构，若要求YABABC，试用符号“×”对该电路矩阵进行恰当的编程。
≥1=1YAABBCC四、设计（题共 2 小题， 1 小题12 分， 2 小题8分，共 20分）1、试用正边沿 D 触发器和门器件设计一个状态转换如 0→ 2→ 4→ 1 → 3的模 5 同步计数器。
并检查电路的自启动能力。
2、用两片 74LS290 异步十进制计数器芯片设计一个 60 进制计数器的电路, 画出电路连接图。
附： 74LS290 集成芯片功能表CPR01R02R91R92 功能×11 任一为0清 0(Q D Q C Q B Q A=0000)×任意 11 置 9(Q D QCQBQA=1001)↓任一为0 任一为0计数五、综合题（8 分）试用 8 选1数据选择器74151 和四位同步二进制加法计数器 74LS161 芯片设计序列信号发生器，序列信号为11001101（左位在先），画出电路连线图。
附 74LS161 四位同步二进制加法计数器芯片功能表。
专业资料整理WORD格式专业资料整理WORD格式《数字电子技术》模拟题二一、单项选择题（ 2× 10 分）1．在下列数据中，数值最小的是（）A、59HB、 130OC、 1010111BD、 100101118421BCD2．函数的标准与或表达式是（） F（ ABBD） CBDACDABA、 F=∑m(0,1,3,4,7,11,13,15)B、F=∑m(0,1,6,7,8,9,10,11)C、 F=∑ m(0,1,6,7,12,13,14,15)D、F=∑m(0,1,4,7,12,13,14,15)3．典型的五管TTL 与非门，输入端采用多发射极三极管是为了：A、放大输入信号B、实现或逻辑C、提高带负载能力D、提高工作速度4．电路由TTL 门电路组成 ,F 的逻辑表达式是（）。
A、F=CB+CA⊕BB、F=CB+CA⊕ BC、F=CB+CA⊕BD、F=CB+CA⊕ B5．为实现“线与”的逻辑功选应，能用：A、与门B、与非门C、传输门D、集电极开路门6．下列哪类触发器有一次变化现象（）。
A、同步 RS触发器B、主从 JK 触发器C、边沿JK 触发器D、边沿D触发器7．集成十进制加法计数器初态为 Q3 Q2Q1Q0=1001, 经过5个 CP脉冲后 , 计数器状态为（）A、 0000B、 0100C、 0101D、 1110８．下面说法错误的是（）A、 RAM分为静态 RAM和动态 RAMB、RAM指在存储器中任意指定的位置读写信息C、译码电路采用CMOS或非门组成9．用容量为16K× 8 位存储芯片构成容量为64K× 8 位的存储系统，需（）片16K× 8 位存储芯片 , 需 () 根地址线 ,() 根数据线。
A、 4,16,8B 、 4,14,8C 、 2,16,8D 、 2,14,1610．集成单稳态触发器的暂稳态维持时间取决于() 。
A、R、 C 元件参数B、所用门电路的传输迟延间时C、触发脉冲持续的间时D、器件本身的参数二、判断题（ 1× 10 分）（） 1、8421 码和 8421BCD码都是四位二进制代码。
（） 2、二进制数代码 1000 和二进制代码 1001 都可以表示十进制数8。
（） 3、保险库有一把锁，A、 B 两名经理各有一把钥匙，必须两名经理同时在才能开锁。
用 F 表示打开保险库锁的状态，F的逻辑表达式为：F=A+B专业资料整理WORD格式（） 4、TSL 门输出有三种状态。
（） 5、TG门只用于数字信号的传输。
（） 6、CMOS门电路中输入端悬空逻作辑 0 使用。
（） 7、要改变触发器的状态，必须有CP 脉冲的配合。
（）8、掩膜 ROM只能改写有限次。
（） 9、将三角波变换为矩形波，需选用施密特触发器。
（） 10、矩形脉冲只能通过自激振荡产。
生三、分析计算题（1-5 小题每题8分， 6 小题10 分，共 50 分）1、电路如图所示：（ 1）、按图直接写出Y 的表达式（ 2）、根据反演规则写出Y的反函数Y（ 3）、根据对偶规则写出Y的对偶式Y'（ 4）、写出 Y 的最简与或表达式222 合组逻辑电路输入（X、 Y、 Z）输出（L）波形如图所示，分析该电路的逻辑功能。
并用最少的两输入与非门实现（无反变量输入）3、已知某触发器的状态转换图，写出此触发器的特性方程，并用 D 和 JK 触发器实现它。
4、电路由 JK 触发器及与非门构成，试写出特性方程、驱动方程和状态方程。
该电路若在 K 输入处以置 0 代替 Qn，则电路功能是否会改变？5、图示电路是PAL 的一种极性可编程输出结构，若要求Y⊕ ( +) ，试用符号“×”对该电路矩阵进行恰当的编程。
=ABCABC≥ 1=1YB CAABC专业资料整理WORD格式6、由集成四位比较器74LS85 和集成计数器74LS161 构成一个定时电路如图所示，Z 是信号输出端。
比较器 A3 A2A1A0预置为 1001，计数器的数据输入端DCBA预置为 0010，试问：专业资料整理WORD格式（ 1）当 Z 接在 LD 端时（ R D置 1），一个 Z 脉冲周期内包含多少个时钟脉冲CP？（ 2）当 Z 接在 R D端时（ LD 置 1），一个 Z 脉冲周期内又包含多少个时钟脉冲CP？简单写出分析过程四、设计题（10×2分）2、试用正边沿JK 触发器和门器件设计一个模可变同步减计数器。
当X=0时 M=3；当 X=1 时， M=4。
检查电路的自启动能力。
2、用两片 74LS290（异步二 - 五 - 十进制加计数器）芯片设计一个54 进制加计数器 , 画出电路连接图。
附： 74LS290 集成芯片功能表CPR01R02R91R92功能×11 任一为 0 清 0(QDQCQBQA=0000)×任意 11 置 9(Q D Q C Q B Q A=1001)↓任一为0 任一为 0 计数专业资料整理WORD格式《数字电子技术》模拟三题一、选择（题2× 10 分）1、 F=AB+CD的真值表中， F=1 的状态有：（）a、 2 个b、 4 个c、 6 个d、 8 个2、在系列逻辑运算中，错误的是：（）a、若 A=B，则 AB=Ab、若 1+A=B，则 1+A+AB=Bc、 A+B=B+C，则 A=Cd、都正确A＆Z3、双输入CMOS与非门如右图，输出Z 为：（）a、 Z=Ab、 Z=Ac、 Z=0d、 Z=110k4、欲使一路数据分配到多路装置应选用带使能端的：（）a、编码器b、译码器c、选择器d、比较器5、 JK 触发器在CP脉冲作用下，欲使Qn+1=1，则必须使：（）a、 J=1， K=0b、 J=0， K=0c、 J=0， K=1d、 J=1， K=16、触发器的状态转换图如下，则它是：A=1（）A=0A=1 a、 RS触发器 b、 D 触发01器A=0c、 JK 触发器d、 T 触发器7、将三角波变换为矩形波，需选用：（）a、施密特触发器b、多谐振荡器Q Qc、双稳态触发器d、单稳态触发器0 1D0 D0QDQ 8、如图所示时序逻辑电路为（）。