《四位二进制》 汪洋

《电工与电子技术基础》课程设计报告

题目四位二进制加法器

学院（部）汽车学院

专业汽车运用工程

班级2013220202

学生姓名汪洋

学号201222020227

6 月20 日至6 月2

7 日共1 周

四位二进制加法器

一．主要技术指标和要求

（1）四位二进制加数与被加数输入；

（2）二位数码管显示。

二．摘要

四位二进制加法器的设计包括：1、四位二进制加数和被加数的输入，2、两个数的相加运算及和的输出，3、将两个数的和通过译码器显示在数码管上。二进制数的输入可以通过数据开关实现，用加法器可以进行二进制数的加法运算。两个四位二进制数相加后的和在十进制数的0~30内，其中产生的进位和对十进制数十位的判断和显示是重点和难点，这需要通过译码器来实现。最后用两个BS204数码管进行二位显示。

三.总体方案的论证及选择

通过数据开关将A3,A2,A1,A0和B3,B2,B1,B0信号作为加数和被加数输入到超前进位加法器74LS283的8个输入端实现，四位二进制相加，将输出信号S4,S3,S2,S1和向高位的进位C1通过一译码器译码。再将输出X4,X3,X2,X1和Y4,Y3,Y2,Y1分别通过一个74LS247译码器，最后分别通过共阳极数码管BS204实现二位显示。

1.加法器的选择

加法器是一种逻辑组合电路，主要功能是实现二进制数的算数加法运算。加法器有两种：串行进位加法器和超前进位加法器。串行进位加法器高位的运算必须等到低位的加法运算完成后送来的进位才能进行，虽然电路简单，但运行速度慢，位数越多，进位越慢；超前进位加法器是由逻辑电路根据输入信号同时形成各位向高位的进位，使各位的进位直接由加数和被加数决定，而不依赖低位的进位，省去了逐级进位所用的时间，因此这种加法器速度快，所以我们选择超前进位加法器，其型号有多种，再此，选择74LS283型加法器。

2.译码器的选择

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输入信号。译码器是组合逻辑电路的一个重要器件。译码器的种类有多种，其中显示译码器最典型，应用广泛，其又分为七段译码器和八段译码器，在此选择七段译码器，可供选择的译码器有74LS247,74LS47,74LS248,74LS48四种，74LS247，74LS47的引脚排列分别和74LS248,74LS48的引脚排列一模一样，功能也差不多，但前两者控制共阳极数码管，后两者控制共阴极数码管，最终我们选择74LS247译码器。

74LS247型七段显示译码器的主要功能是把8421BCD译成对应于数码管的7个字段信号并驱动数码管，显示出相应的十进制数码。

五．总体电路原理及说明

总体接线图

数据输入的实现：两个四位拔码开关（如上图）可实现两位二进制

数的输入。各位经一个上拉电阻接 5V 电源，开关断开时为高电平，在相应位输入数值“1”，相应位开关闭合时该位为低电平，即输入“0”。 74LS283 加法器电路：分别对超前进位加法器 74LS283 的VCC 和 GND 接 5V 电源和接地加法器即可工作。为低位送来的进位位， CO 在此处无低位的进位位，故接低电平。将加数 A 的各位分别输入 74LS283 的 A0.A1.A2.A3,被加数 B 的各位分别输入

B0.B1.B2.B3 进行加法运算。结果由S1,S2,S3,S4 输出，其中 C4 为向高位的进位位。74LS283 引脚图及功能表见下图。 74LS247 及数码管电 BS204 电路：将低四位 8421BCD 码输入 74LS247 的输入端A0,A1,A2,A3,输出与 BS204 数码管的对应脚相接即可将低四位显示为十进制数。高四位同理。74LS247 兼有译码和驱动功能，故需要对其供电。其三个功能端与 VCC 都接 5V，GND 接地。数码管各输入端接一定阻值的限流电阻。74LS247 引脚图，功能表及 BS204 原理图见下图。

六．单元电路设计

1.逻辑开关

本设计中共用到8个逻辑开关，图示四个逻辑开关用来控制加数A3，A2，A1，A0的输入，开关断开时为高电平，在相应位输入数值“1”，相应位开关闭合时该位为低电平，即输入“0”。同理，被加数的输入也如下图所示用到四个逻辑开关。不再作图说明。

2.加法器设计

74LS283型加法器设有两组数据输入端A3,A2,A1,A0，B3,B2,B1。将信号求和后，求和信号分别由S4,S3,S2,S1及C1输出。图中输入端A3,A2,A1,A0和B3,B2,B1,B0分别接一个逻辑开关。

74LS283型加法器是由超前进位电路构成的快速进位的4 位全加器电路，可实现两个四位二进制数的全加。其集成芯片引脚图如上图所示。这种加法器通过逻辑电路根据输入信号同时形成各位向高位的进位。使各位的进位直接由加数和被加数来决定，而不需依赖低位进位，这就省去了进位信号逐级传送所用的时间，所以这种加法器能

够快速进位。

74LS283型加法器引脚图

（1）本设计所用译码器为五输入，八输出。它的功能是将通过超前进位二进制并行加法器运算得到的和数及进位数译成两组8421码输出

逻辑状态表

十进制数

输入输出

C1 S4 S3 S2 S1 Y4 Y3 Y2 Y1 X4 X3 X2 X1

0 1 2 3 4 5 6 7 8 9

10

11

12

13

14

15

16

17 0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1