《模拟电路》单元2：分频电路的制作2
音响二分频电路
摘要：模拟电子技术是一门应用性、实践性很强的学科，学习它的根本方法是将理论与实践相结合。
在学习的过程中实验是比不可少的，通过课程设计解决一些问题可以很好的将理论应用于实践，从而提高自己的动手能力。
本次设计为扩音器中电子分频电路，其中综合运用了电容滤波以及放大器的放大等知识。
此分频电路可将音频信号的高频段与低频段分开，并通过multisim的仿真可看到此电路的设计的确符合要求。
关键词：电子分频电路、三阶分频、放大器目录摘要 (1)目录 (2)1前言 (3)1.1 概论 (3)1.2 电子分频电路简介 (3)2 设计要求 (4)2.1 基本要求 (4)2.2 提高要求 (4)2.3 课程设计的目的 (4)3 设计方案 (4)3.1 设计总体框图 (4)3.2 设计思路 (5)3.2.1 电路的设计 (5)3.2.2 电路中个参数的计算 (8)3.2.3 NE5532简介 (9)4 电路仿真与测试 (9)4.1电路在multisim里的仿真测试结果 (9)4.2 测试结果分析 (12)结论 (12)参考文献 (13)1前言1.1 概论在现代人类社会的生产活动中，经常需要将各种声音信号转换成电信号，然后进行储存、放大后再输出。
音频是指人耳能够感知的声音频率范围，电子分频是指对人能感知的声音频率分别进行低、中、高音的放大。
音频功率放大则是指音频电信号被放大以后，还要能够有足够大的功率去推动扬声器或耳机等负载，重新将电信号转换为声音输出。
电子分频电路在实际生活中具有很大的应用空间，它将各个频段的声音信号分离开来，合理的分割个单元的工作频段、进行个单元功率分配，使得个单元之间具有恰当的相位关系以减少各单元在工作中出现的声干涉失真。
另外，利用电子分频电路的特性还可以弥补单元在某频段里的声音缺陷，将各频段圆滑平顺地对接起来。
1.2 电子分频电路简介所谓电子分频，就是将分频电路提至放大电路之前的拓扑设计。
电子分频（或称有源、主动分频）网络有以下优点：1.瞬态响应得到改善；2.每只放大器工作频带变窄；3.低频过载可能性降低；4.动态范围提高；5.互调失真小；6.各单元灵敏度便于控制六大优点。
一文详解分频器的计算和调整方法
一文详解分频器的计算和调整方法您是否知道音箱之所以有这么出色的低音高音的音质效果完全得力于一个音箱设备中的音响分频器，如果没有这个小小的音箱分频器，音箱根本就不可能有出色的音质效果。
本文主要带领大家来了解一下分频器的计算和调整，首先来了解一下分频器原理及是分频点，其次详细了解分频器计算的顺序以及调整方法。
分频器简介分频器是指将不同频段的声音信号区分开来，分别给于放大，然后送到相应频段的扬声器中再进行重放。
在高质量声音重放时，需要进行电子分频处理。
分频器是音箱内的一种电路装置，用以将输入的模拟音频信号分离成高音、中音、低音等不同部分，然后分别送入相应的高、中、低音喇叭单元中重放。
之所以这样做，是因为任何单一的喇叭都不可能完美的将声音的各个频段完整的重放出来。
分频器是音箱中的“大脑”，对音质的好坏至关重要。
功放输出的音乐讯号必须经过分频器中的过滤波元件处理，让各单元特定频率的讯号通过。
要科学、合理、严谨地设计好音箱之分频器，才能有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位准确，才能使高、中、低音播放出来的音乐层次分明、合拍、明朗、舒适、宽广、自然的音质效果。
在一个扬声器系统里，人们把箱体、分频电路、扬声器单元称为扬声器系统的三大件，而分频器是音箱中的“大脑”，分频电路对扬声器系统能否高质量地还原电声信号起着极其重要的作用。
尤其在中、高频部分，分频电路所起到的作用就更为明显。
分频器原理从电路结构来看，分频器本质上是由电容器和电感线圈构成的LC 滤波网络，高音通道是高通滤波器，它只让高频信号通过而阻止低频信号；低音通道正好相反，它只让低音通过而阻止高频信号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率可以通过，高频成份和低频成份都将被阻止。
在实际的分频器中，有时为了平衡高、低音单元之间的灵敏度差异，还要加入衰减电阻；另外，有些分频器中还加入了由电阻、电容构成的阻抗补偿网络，其目的是使音箱的阻抗曲线心理平坦一些，以便于功放驱动。
多种分频设计方法
基于VHDL和FPGA的多种分频的实现方法分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。
在同一个设计中有时要求多种形式的分频。
通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频，实现较为简单。
但对半整数分频及等占空比的奇数分频实现较为困难。
本文利用VHDL硬件描述语言，通过QuartusⅡ3.0开发平台，使用Altera公司的FPGA，设计了一种能够满足上述各种要求的较为通用的分频器。
一、电路设计采用FPGA实现半整数分频器，可以采用以下方法：设计一个模N的计数器，再设计一个脉冲扣除电路，每来两个脉冲扣除一个脉冲，即可实现分频系数为N-0.5的分频器。
脉冲扣除电路由异或门和一个2分频器构成。
本设计在半整数分频器原理的基础上，对异或门加一个使能控制信号，通过对异或门和计数器计数状态值的控制，实现同一个电路完成多种形式分频，如图1所示。
二、VHDL语言的实现现通过设计一个可以实现8.5分频，等占空比的17分频，2、4、8、16、32分频，及占空比为1∶8和4∶5的9分频等多种形式分频的分频器，介绍该通用分频器的FPGA实现。
由图1所示的电路原理图可知，分频器由带使能端的异或门、模N计数器和一个2分频器组成，本设计用D触发器来完成2分频的功能，实现方法是：将触发器的Q反输出端反馈回输入端D，将计数器的一个计数输出端作为D触发器的时钟输入端。
各功能模块的VHDL语言实现如下。
1.模N计数器的实现一般设计中用到计数器时，我们可以调用lpm库中的计数器模块，也可以采用VHDL 语言自己设计一个模N计数器。
本设计采用VHDL语言设计一个最大模值为16的计数器。
输入端口为：使能信号en，复位信号clr和时钟信号clk;输出端口为：qa、qb、qc、qd。
其VHDL语言描述略。
2.带使能控制的异或门的实现输入端为：xor_en：异或使能，a和b：异或输入;输出端为：c：异或输出。
音响二分频器电路图（六款模拟电路设计原理图详解）
音响二分频器电路图（六款模拟电路设计原理图详解）音箱分频器工作原理音箱分频器原理1从工作原理看，分频器就是一个由电容器和电感线圈构成的滤波网。
高音通道只让高频信号经过而阻止低频信号；低音通道正好相反，只让低音经过而阻止高频信号；中音通道则是一个带通滤波器，除了一低一高两个分频点之间的频率能够经过，高频成分和低频成分都将被阻止。
音箱分频器原理2看似简单，但在实践运用的分频器中，为了均衡上下音单元之间的灵活度差别，厂家们需依据不同状况参加大小不一的衰减电阻或是由电阻、电容构成的阻抗补偿网络，不同的设计和消费工艺自然使分频器这个看似不起眼的元件在音箱中产生了效果不一的影响。
而这些细节，正式一切HIFI器材必需追求的，这也是HIFI与普通民用设备的根本区别。
音箱分频器电路的作用1.在播放音乐时，由于扬声器单元本身的能力与构造限制，只用一个扬声器难以覆盖全部频段，而假如把全频段信号不加分配地直接送入高、中、低音单元中去，在单元频响范围之外的那局部“多余信号”会对正常频段内的信号复原产生不利影响，以至可能使高音、中音单元损坏。
由于这个缘由，设计师们必需将音频频段划分为几段，不同频段用不同扬声器停止放声。
这就是分频器的由来与作用。
2.分频器就是音箱中的“大脑”，对音质的好坏至关重要。
功放输出的音乐讯号必需经过火频器中的各滤波元件处置，让各单元特定频率的讯号经过。
要科学、合理、严谨地设计好音箱之分频器，才干有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位精确，才能使高、中、低音播放出来的音乐层次清楚、合拍，明朗、温馨、宽广、自然的音质。
3.在实践的分频器中，有时为了均衡高、低音单元之间的灵活度差别，还要参加衰减电阻；另外，有些分频器中还参加了由电阻、电容构成的阻抗补偿网络，其目的是使音箱的阻抗曲线心理平整一些，以便于功放驱动。
音响二分频器电路图（一）6db分频方式与24db分频方式比较.6db分频裸露分频方式易于调整出平直的声压，但中频及中低频段的调整远不及24ab分频方式易于得心应手，24ab分频方式用的元件多，并将频段分割来调整，对于声压频率特性的平直要比6ab分频方式难调得多。
实验2 分频电路和数字时钟
实验2 分频电路和数字时钟一、基于Quartus II 软件，用D 触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
实验工具：Quartus Ⅱ8.0 实验步骤：（1）工程设计步骤：（2）分频电路设计：实验内容：（一）二分频电路 （1）原理图设计：如图1-1图1-1 二分频电路（2）综合综合报告：如图1-2图1-2 二分频综合报告流动状态 软件版本 修复名称 顶层文件 器件系列所有逻辑资源所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型（3）功能仿真二分频电路功能仿真波形图：如图1-3图1-3 二分频功能仿真图结论：时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。
输出的频率为时钟的1/2。
所以二分频电路的仿真结果是正确的。
（4）时序仿真二分频电路时序仿真波形图：如图1-4图1-4 二分频时序仿真图结论：时序仿真时，输出的波形明显出现了延时。
时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。
输出的频率为时钟的1/2。
虽然出现了延时，但二分频电路的仿真结果仍然是正确的。
最大工作频率：450MHZ 如图1-5图1-5 最大工作频率延时情况：tco时钟至输出的延时为5.736s 如图1-6注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时）图1-6 延时情况图（5）封装二分频电路的封装：如图1-7图 1-7 二分频电路封装（二）四分频电路和八分频电路 （1）原理图设计：如图 2-1图 2-1 四分频电路和八分频电路（2）综合综合报告：如图2-2图 2-2 综合报告（3）功能仿真四分频电路和八分频电路功能仿真波形图：如图2-3图2-3四分频电路和八分频电路功能仿真波形图八分频输出四分频输出二分频输出时钟输入结论：时钟的一个周期为100ns，频率为1/100，2OUT输出的一个周期为200ns，频率为1/200；4OUT输出的一个周期为400ns，频率为1/400，是时钟频率的1/4；8OUT输出的一个周期为800ns，频率为1/800ns，是时钟频率的1/8.所以四分频电路和八分频电路的仿真结果是正确的。
课程设计—分频器的制作
电子技术课程设计报告学院：专业班级：学生姓名：学号：指导教师：完成时间：成绩：分频器的制作设计报告一. 设计要求把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。
发挥部分：1、200Hz信号的产生 2、倍频信号的产生。
二. 设计的作用、目的1、掌握运用中规模集成芯片设计分频器的方法。
2、掌握使用与非门、555单稳态产生倍频信号的方法。
三.设计的具体实现1、单元电路设计(或仿真)与分析1、分频信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。
仿真结果图如下：①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。
②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。
2、200Hz信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
仿真结果图如下：在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。
2、倍频信号的产生：倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。
这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2脚触发端输入信号，而555单稳态3脚输出倍频后的方波。
仿真结果图如下：左端频率计数器显示的是输入的1000Hz的信号，右端频率计数器显示的是倍频后输出的2000Hz的信号示波器显示：号2000Hz。
二分频电路实验报告参考模板
实验二⒈原理图输入设计分频电路一、实验目的：用D触发器设计一个2分频电路在此基础上，设计一个4分频和8分频电路。
二、原理说明：用D触发器设计一个2分频电路，封装元件，串联元件可生成4分频和8分频电路。
三、实验内容：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
四、实验环境：计算机、Quartus II 软件。
五、实验流程：用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。
六、实验步骤：1.用D触发器设计一个2分频电路，封装元件，并做波形仿真。
（1）2分频电路原理图：图1.1 2分频电路原理图（2）综合报告：图1.2 综合报告（3）功能仿真波形图：图1.3功能仿真波形图：时序仿真波形图:图1.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图1.5 时钟至输出延时图1.6 最大工作频率（5）封装元件：图1.6 元件封装图2. 利用2分频电路元件设计4分频电路，并做波形仿真。
（1）4分频电路原理图：图2.1 4分频电路原理图（2）综合报告：图2.2 综合报告（3）功能仿真波形图：图2.3 功能仿真波形图时序仿真波形图：图2.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图2.5最大工作频率图2.6时钟至输出延时3. 利用2分频电路元件设计8分频电路，并做波形仿真。
（1）8分频电路原理图：图3.1 8分频电路原理图（2）综合报告：图3.2 综合报告（3）功能仿真波形图：图3.3功能仿真波形图时序仿真波形图：图3.4时序仿真波形图（4）时序仿真的延时、最大工作频率、建立时间和保持时间的情况：图3.5 最大工作频率图 3.6时钟至输出延时2.原理图输入设计简单数字钟电路一、实验目的：设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。
PAM调制
目录第1章总体设计思路 (2)第2章单元电路设计 (3)2.1 方波电路的设计 (4)2.2 分频电路设计 (5)2.3 积分单稳态电路设计 (6)2.4 脉冲放大与限幅放大电路 (7)2.5 取样门设计 (8)第3章系统仿真及对比 (10)第4章总结与体会 (13)第5章附录与参考文献 (13)第6章整机原理图 (14)第1章总体设计思路1.1有关PAM的概念PAM顾名思义为脉冲幅度调制，其主要是对于抽样定理的应用。
用调制信号控制脉冲序列的幅度，使脉冲幅度在其平均值上下随调制信号的瞬时值变化。
因为人发出的语音信号的频率是介于300Hz--3.4kHz之间，而根据奈奎斯特抽样定理----抽样频率应大于或是等于信号最高频率的两倍，通过计算抽样频率可得到8KHZ频率即可满足要求，频率越高抽样的效果越好失真度越小，还原出来的信号最能符合原语音信号。
PAM中还有一些其他要注意的地方，比如，用方波产生电路产生的锯齿波直接拿来进行抽样最后的效果不会太好，所以必须经过一些“加工和处理”；然后还有就是最后取样们的设计也需要尽量让失真度最小。
因此，PAM调制对于载波的产生很关键。
故这一次的课程设计采用555定时器构成方波产生电路，产生16KHZ的低频信号，再进行二分频生成8KHz的载波信号，然后再对输入语音信号进行抽样便可得到PAM调制出来的信号。
1.2总体设计思路与框图对于上面提到的一些思路和大概所要注意的地方我做出了下面几个模块用于这一次的PAM调制的设计：整个系统包含以下几个模块:方波产生电路：用于载波信号的产生，用555定时器构成2分频电路：用于方波的分频积分单稳：用于方波的宽度，达到抽样的效果限幅放大电路：用于对调整宽度后的方波进行幅度上的调整取样门输出电路：用于将载波信号和语音信号调制而最后也可以加上一个低通滤波器来用于恢复信号，这样就可以对产生的PAM调制信号进行验证，看结果是否正确。
系统总体框图如下所示：方波信号二分频波形变换脉冲放大取样门语音信号还原成语音信号低通滤波器第2章单元电路设计2.1 方波电路的设计方波的产生是很重要的，因为要作为载波的方波需要很好的特性，否则经过一系列的变换后最后调制出来的波形却会发生很大程度上的失真。
硬件分频电路
硬件分频电路
硬件分频电路是一种电子电路，用于将输入信号的频率减小至所
需的频率。
它被广泛应用于通信系统、音频系统以及数字系统等领域。
硬件分频电路的作用是通过将输入信号的周期延长来降低频率。
在这个过程中，输入信号经过一系列的分频器和计数器，以使输出信
号的频率满足特定的要求。
硬件分频电路通常由计数器、分频器、锁
存器和频率控制器等元件组成。
计数器是硬件分频电路中的关键元件之一。
它可以通过计数来确
定输入信号的周期，并将其送入分频器，以便进行分频。
计数器通常
由触发器和逻辑门组成，用于实现计数功能。
分频器则根据计数器的
输出进行分频，将输入信号的频率降低至所需的频率。
锁存器是另一个重要的元件，用于存储分频器的输出，并在需要
时将其提供给其他部件。
它可以通过控制信号来决定何时锁存，并在
锁存时将分频器的输出信号保存下来。
锁存器通常由触发器和开关组成，用于实现锁存功能。
频率控制器则用于调节硬件分频电路的输出频率。
它可以根据需要调节分频系数，以改变输出信号的频率。
频率控制器通常由可变电阻、电容或电感等元件组成，用于调节分频器的输入信号。
通过改变这些元件的值，可以实现对输出频率的精确控制。
总之，硬件分频电路是一种用于降低输入信号频率的电子电路。
它由计数器、分频器、锁存器和频率控制器等元件组成，通过计数、分频和锁存等过程，将输入信号的频率降低至所需的频率。
硬件分频电路在通信系统、音频系统以及数字系统等领域都有着广泛的应用。
通过合理设计和调节，可以实现对输入信号频率的精确控制。
分频器的制作
利用一个软件帮你设计一下，高人请指点============= 分频器设计=============您选择的是二阶(-12dB/oct)分频网络分频点＝3500 Hz低音单元分频点阻抗＝8 Ω高音单元分频点阻抗＝8 Ω+────L1──┬──┐││+C1 Bass││-- ───────┴──┘+ ────C2──┬──┐││-L2 High││+- ───────┴──┘L1 = 0.68 mHC1 = 5.29 uFL2 = 0.40 mHC2 = 3.09 uF理论上是这样了，楼上的没错。
看参数5寸单元有90DB的灵敏度有点不可信，我推荐的分频是-12dB在-3DB交叉的，看元件就是C1=C2 L1=L2，记得银笛FQ1就是C1=C2=4.7UF，电路很简单就4个元件，如果喇叭是8欧分频点就是3K。
没有别的原因，就是这样的的电路是理论值，也是看得明白的，日后高音要衰减，或者加RC补偿，或者改分频点都很方便。
分频器正在找链接，找到了发给你分频器所使用的电感线圈一般分为空芯线圈和铁芯线圈两大类；而铁芯线圈又分为真铁芯和铁氧体芯两类。
传统的分频器由电容电感以及高音衰减电阻R等元器件组成。
如图L1、C1组成低通滤波器作用是只保留音频信号中的低频部分去驱动低音扬声器单元。
L2、C2组成高通滤波器作用是只保留音频信号中的高频部分去驱动高音单元。
图例2计算公式……L=R/6.28xf,式中R等于分频点上喇叭阻抗值，f等分频频率。
假如分频点选3000Hz：实测中低频喇叭阻抗为8ΩL=8Ω/6.28X3000hz=0.43毫亨电容C=1/6.28×f×RC=1/6.28×3000×8=1/150720=1÷150720=6.6µf。
第3章 模拟电路设计_2
3.3 滤波器设计3.3.1 滤波器的基本特性✓滤波器是一种频域变换电路。
它能让指定频段的信号顺利通过，甚至还能放大，而对非指定频段的信号予以衰减。
✓仅仅采用R、L、C元件组成的滤波器称无源滤波器，含有晶体管或运算放大器的称为有源滤波器，后者的储能元件只用电容器C 。
厦门理工学院电子与电气工程系12厦门理工学院电子与电气工程系3滤波器幅频响应四种理想滤波器的频域与时域特性厦门理工学院电子与电气工程系4滤波器幅频响应3阶Bessel 、Butterworth 、Chebyshev （1dB ripple）滤波器幅频响应3阶Chebyshev、Inverse Chebyshev厦门理工学院电子与电气工程系5滤波器幅频响应3阶椭圆（Elliptic or Cauer）厦门理工学院电子与电气工程系6典型有源滤波器电路Sallen-Key (压控电压源)对运放的要求不高，元件的比值较小。
厦门理工学院电子与电气工程系7厦门理工学院电子与电气工程系8典型有源滤波器电路Multiple feedback (多重反馈)对运放要求较高。
一般使用于低Q的应用中厦门理工学院电子与电气工程系9典型有源滤波器电路KHN （状态变量滤波器）。
对运放的非理想特性有较低的灵敏度。
可以精确地调整参数；可以获得HP 、BP 、LP厦门理工学院电子与电气工程系10典型有源滤波器电路Tow-Thomas （双二阶滤波器）可以精确地调整参数，可以获得BP 、LP 、-LP11厦门理工学院电子与电气工程系12end厦门理工学院电子与电气工程系13end 通带纹波和电压波动百分比的对应关系厦门理工学院电子与电气工程系14有源滤波器设计步骤归一化设计。
即将滤波器的截至频率视为1，其它频率除以它进行处理。
1.根据给定的通带频率fc阻带衰减fs计算陡度系数A=fc/fs2.查归一化图表，根据陡峭度、纹波、具体应用要求，查得滤波器阶数。
3.确定电路形式（Sallen Key KHN Two-Thomas）4.如果是二阶滤波器，可以直接计算得到元件的值。
实验七 分频器电路设计
实验七、分频器电路设计一、实验目的1、学习任意分频器的设计方法；2、学习数控分频器的设计、分析和测试方法。
二、实验要求1、基本要求1、设计一个偶分频器2、设计一个2n分频器3、设计一个奇分频器4、设计一个半整数分频器5、设计一个数控分频器2、扩展要求1、设计一个任意N分频计数器。
N为奇数或偶数2、设计一个硬件电子琴电路三、实验原理1、偶数分频对时钟进行偶数分频，使占空比为50%。
只要使用一个计数器，在计数器的前一半时间使输出为高电平，在计数器的后一半时间使输出为低电平，即可得到偶分频时钟。
2、奇数分频对时钟进行奇数分频，使占空比为50%。
先对输入时钟的上升沿进行计数，让一个内部信号在前一半时间（分频系数除2取整）为高电平，后一半时间为低电平；再对输入时钟的下降沿进行计数，让另一个内部信号在前一半时间为高电平，后一半时间为低电平；然后将这内部两个信号相或后即得到奇数分频时钟。
3、2n分频器用一个M(2M>=f0)位的二进制计数器对输入时钟进行计数。
其第0位为输入时钟的二分频，第1位为输入时钟的四分频，第2位为输入时钟的8分频，依此类推，第n-1位为输入时钟的2n分频。
4、半整数分频器分频系数为N=0.5的整数倍的分频器电路可由一个异或门、一个模N的计数器和一个2分频构成。
通用半整数分频器电路组成如图7-1所示。
图7-1 通用半整数分频器电路框图与原理图5、数控分频器数控分频器的功能就是在输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比。
数控分频器一般是用计数值可并行预置的加法计数器完成的，方法是将计数溢出位与预置数加载输入信号相接即可。
四、实验步骤建立一个工程项目，路径如：D:\20050837\seventh ，项目名和顶层实体名为freq_div 。
1、设计一个分频系数可预置的偶分频器（如8分频器），并进行编译仿真。
2、设计一个2n 分频器（如输入频率为1024HZ ，输出频率为256HZ ，64Hz ，4Hz 等），并进行编译仿真。
DIY音响（二）-分频器制作
DIY音响（二）-分频器制作DIY音响(二)-分频器制作分频器在音箱系统中的作用用“举足轻重”一词来形容一点也不过分。
然而这一个非常重要的问题却又是一个极易被一般爱好者所忽视的问题。
我常常见到有些DIYer到器材店去买分频器时最关心的是几分频、几阶滤波，价格几许。
好一些的情况也就是挑一下与自己的单元相同的品牌，注意一下电感的线径，电容的材质，分频点是多少。
至于这只分频器的设计是否合理，是否适合自己的单元却很少见到有人会去关心，这很有些“买椟还珠”的感觉。
在DIYer中还存在这样的一个看法：分频器的滤波阶数取高些好，理由是可以得到陡峭的衰减特性，因此单元之间的干扰就小。
但事实上我们应该知道这样的一个常识：电抗器件（或者说是惯性元件）对通过的交流信号有相移，每一阶最大的相移量达到90度。
照此计算，一个四阶滤波器最终将产生360度的相移。
如此一来，高低频单元的相位就必须衔接的非常好，否则稍一错位就会出乱子，出现一系列的峰谷。
然而这还不算最糟的，更糟的是由于相位变化的剧烈带来了大量的相位失真。
从这个意义上说，不用滤波器最好，但并不现实。
既然必须采用滤波器，就我个人的看法，滤波的阶数应该是少些好。
可是如果滤波阶数太少又得不到足够的衰减率，这对单元也是一个很大的折磨，这又是一个矛盾。
一般来说，解决这个矛盾采用二阶滤波还是比较合理的。
理由是：（1）由于标准二阶滤波衰减斜率为12dB，在正常情况下是足以应付；（2）由于最大相移为180度，因此比较容易实现相位对接，同时相位失真也在可忍受范围。
一个设计、制作优良的分频器，应该是针对某一组单元度身定做的，没有一个放诸四海皆真理、那种万金油似的分频器。
道理非常简单：每一款杨声器由于设计、制作上的差异，都有不同的特性。
从声压特性、阻抗特性到相位特性都有所不同。
设计一个分频器应该将这些因素综合考虑，使得各单元的优点得以充分发挥，缺点得以有效抑制，方可算得上是一个成功的设计。
d触发器分频课程设计
d触发器分频课程设计一、课程目标知识目标：1. 理解d触发器的基本工作原理，掌握d触发器的功能与应用。
2. 学习分频器的设计原理，能运用d触发器实现简单的分频功能。
3. 了解数字电路中触发器的重要性，理解分频电路在数字系统中的应用。
技能目标：1. 能够正确地画出d触发器的逻辑符号，并进行简单的逻辑分析。
2. 学会设计简单的分频电路，能够进行电路仿真和测试。
3. 掌握使用相关仪器和软件进行d触发器分频电路的搭建和调试。
情感态度价值观目标：1. 培养学生的团队合作精神，激发学生对数字电路学习的兴趣。
2. 增强学生的实践操作能力，培养学生勇于面对问题、解决问题的自信心。
3. 强化学生的创新意识，培养学生对科技发展的关注和责任感。
分析课程性质、学生特点和教学要求，本课程目标具体、可衡量，旨在帮助学生掌握d触发器分频电路的相关知识，提高实践操作能力。
通过本课程的学习，学生将能够深入了解数字电路的基本原理，为后续学习更复杂的数字电路打下坚实基础。
同时，注重培养学生的情感态度价值观，激发学生的学习兴趣和创新能力，使其成为具备实际操作能力的优秀人才。
二、教学内容1. d触发器基本原理：讲解d触发器的功能、工作原理，包括触发器的基本特性、逻辑符号表示及真值表。
教材章节：第三章第三节《触发器的工作原理与应用》2. 分频器设计原理：介绍分频器的设计方法，重点讲解使用d触发器实现分频功能的原理及步骤。
教材章节：第四章第一节《分频器的设计与应用》3. 实践操作：指导学生进行d触发器分频电路的搭建、调试和测试，强化理论与实践相结合。
教材章节：第四章第二节《分频电路的实践操作》4. 仿真软件应用：讲解如何运用仿真软件进行d触发器分频电路的模拟与调试，提高学生的实践能力。
教材章节：第五章第三节《数字电路仿真软件的使用》5. 案例分析：通过分析典型d触发器分频电路案例，使学生深入理解其应用场景和实际意义。
教材章节：第四章第四节《分频电路案例分析》教学内容安排和进度：1. 第一周：d触发器基本原理及功能学习。
D触发器的二分频电路
D触发器的二分频电路
有时真的要感慨一下自己电路学的够烂的，啥都不会，做示波器要学习分频电路，学呗。
将D触发器的Q非端接到数据输入端D即可实现二分频，说白了就是CLK时钟信号的一个周期Q端电平反转一次，很好理解。
S 和R 接至基本RS 触发器的输入端，它们分别是预置和清零端，低电平有效。
当S=1且R=0时,不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当S=0且R=1时，Q=1，Q非=0，触发器置1,S和R通常又称为直接置1和置0端。
我们设它们均已加入了高电平，不影响电路的工作。
今天也简单看看74系列芯片，也总结一下：
1.74ls为TTL电平，74hc为CMOS电平
2.TTL不能直接驱动CMOS电平，需要加上拉电阻，而CMOS可以直接驱动TTL
3.TTL器件需5V供电才能工作，CMOS则为2-6V
4.74系列为民用，54系列为军工产品。
eda分频器原理
eda分频器原理EDA分频器是一种电子设备，用于将输入信号分割成不同频率的输出信号。
它基于信号处理和数字电路技术，可以广泛应用于无线通信、音频处理、仪器仪表等领域。
其工作原理可以简要描述如下：1. 输入信号：EDA分频器的输入信号可以是任何频率范围内的连续波形信号。
通常，输入信号会经过预处理电路进行滤波和放大，以增加后续分频电路的稳定性和可靠性。
2. 分频电路：分频电路是EDA分频器的关键组成部分，它能够将输入信号按一定比例分割成不同频率的输出信号。
分频电路的设计与实现可以采用不同的方法，包括模拟电路和数字电路。
常见的分频电路包括频率除法器、相位锁定环（PLL）以及数字信号处理器（DSP）等。
3. 输出信号：EDA分频器的输出信号是经过分频电路处理后的结果。
根据所需应用和设计要求，分频器可以提供不同数量和不同频率的输出通道。
输出信号可以用于进一步的信号处理、数据采集、通信传输等应用。
EDA分频器的性能指标包括分频精度、频率范围、干扰抑制能力和输出功率等。
分频精度是指分频器实际输出频率与理论输出频率之间的偏差，通常以百分比或ppm（百万分之一）表示。
频率范围是指分频器可以处理的输入信号的频率范围，一般以Hz为单位。
干扰抑制能力是指分频器抑制输入信号中噪声和干扰的能力，通常用信噪比（SNR）来衡量。
输出功率是指分频器输出信号的功率水平，常用单位是dBm。
总之，EDA分频器是一种常见的信号处理设备，通过将输入信号分割成不同频率的输出信号，可以满足各种应用对信号频率处理的需求。
它在无线通信、音频处理、仪器仪表等领域起到重要作用。
分频小喇叭电路的制作方法
分频小喇叭电路的制作方法分频小喇叭电路的制作方法PAA2提供即时的显示频率响应，因此可以立即看到更换元件的频率响应变化，之前测试1~2KHz的响应微高，就加一陷波回路应该就可以改善。
二话不说，用PSPICe模拟一下，很快就得到如下图的修正电路，其中电感自行绕制，电容向补品店购买几种修正值附近几种规格来细调音，电阻用来调整衰减量因此使用功率型可变电阻，这调音的过程花了3个月，不断在舒适室温下A/B测试、人声测试才确定不再修改，修改用到的元件不多，相信原作者所使用的材料与本套件应该是有些误差，或者是木箱的材料及吸音材料等等不同造成差异，否则不会只是修改一点点。
不过也要提醒一些没有太多经验的DIY完家，一定要有一对参考器材来比较，不然您要催眠自己这声音是对的，可以建议买一对全音域喇叭及一苹好一点的麦克风，来进行测试及调音，这一路走来也让我也缴了不少学费。
图上∶173.6℃非常高的温度。
一开始不建议使用真空管後级来调音，可以待完成调音後再来试听，因为他特有的音色有时会造成误判。
.R15、R14、R13为电感的直流电阻。
修改後的分音器电路图，针对1KHz附近衰减2db，让整体听感更顺可以放心听4~5小时不会累。
好听可能很主观，如何用客观的方法来说明好听呢，想一想请朋友来听还有音乐老师也来听一听，他们都说好听才算，自己的家人每天被之前的声音所害不能当参考，喇叭先借出过一阵子再让他们听一听，我是如何判断好听第一用人声、第二用钢琴，因为小孩学钢琴直接用麦克风收音在由喇叭放出比对，认为比较客观而且任何人都可立即知道差异，虽然如此还是将音色调稍微暗一点点1~2dB但只针对中音部份会比较耐听，而高音由3K~15K 平顺即可15K以上几乎听不到只能看仪器的显示，以下综合朋友们的评论如下∶。
分频器知识doc
分频器的基础知识分频器分频网络又称分频器，是指将全频带音乐信号按需要划分为高音、低音输出或者高音、中音、低音输出（即把信号分成两个或两个以上的频段）的电子装置。
分频器主要用于实现分频任务的电路和音频设备，主要作用均是频带分割、幅频特性与相频特性校正、阻抗补偿与衰减等作用。
共两类，一类是功率分频器（无源分频）将分频器设置在音箱内，位于功率放大器与扬声器之间，通过LC滤波网络（主要由电感、电阻、电容等无源组件组成滤波器网络），将功率放大器输出的功率音频信号分为低音、中音和高音，分别送至相应频段的扬声器中去重放，这种方法被称为被动分频。
功率分频器也称无源式后级分频器，是在功率功放之后进行分频的。
其特点是制作成本低，结构简单，适合业余制作，但插入损耗大、效率低、瞬态特性较差。
第二类：电子分频器（有源分频）：也称有源式前级分频器，是一种将音频弱信号进行分频的设备，分频器设置在前级电压放大器和功率放大器之间的信号线路中的一种模拟电子滤波器，能把前置放大器输出的音频信号分成不同频段后，把每一个音频频段信号给予放大，然后分别送到相应的各自独立的扬声器进行放大处理，这种方法被称为主动分频。
因电流较小故可用较小功率的电子有源滤波器实现，调整较容易，减少功率损耗（这种分频器常用在功放中或单独使用），各频段频谱平衡，相互干扰小，输出动态范围大，本身有一定的放大能力，插入损耗小，音质好。
但此方式每路要用独立的功率放大器，成本高，电路结构复杂，适用于专业扩声系统。
分类：按分频频段可分二分频、三分频和四分频。
二分频是将音频信号的整个频带划分为高频和低频两个频段；三分频是将整个频带划分成高频、中频和低频三个频段；四分频将三分频多划分出一个超低频段。
常见的有两路分频扬声器系统:用一只8英寸或6.5英寸中低音单元加上球顶高音单元.由于中低频段公用一只扬声器,就要求扬声器单元有宽阔的活塞振动范围而不出现分割振动,以保证理想的指向性和相位特性。
分频电路的安装和调试课件
• 震荡频率为
f=(R1+2R2)C
2、电路装配要求
2.1多功能电路板装配工艺要求 1)电阻器、二极管(发光二极管除外)均采用水平安装方式，元件底部距 多功能电路板5 mm，色标法电阻的色环标志顺序方向一致。 2)电容器、7806、发光二极管采用垂直安装方式，高度要求为元件的底 部离万能电路板8mm。 3)集成电路插座贴紧多功能板安装，并注意集成电路插座缺口的朝向。 将集成电路插入插座时，应避免插反及引脚未完全插人插座等现象。 4)所有焊点均采用直脚焊，焊接完成后剪去多余引脚，留头在焊面以上 0．5—1 mm，且不能损伤焊接面。 5)多功能电路板布线用绝缘多股软导线连接，应注意合理选配颜色，连 接时防止出现短路。 6)在电源输出和负载之间设置一个接出线，供调试电源时用。
分频电路的安装和调试
1、电路原理图
T
V1-V4 1N4007
～220V ～9V
C1 220μF
IC1 3
1 Vin Vout
7806
GND
R1 10K
V5
2
R2
Ф5 红5.1K48源自R371K
6 555 3
C3 C2 0.33μF C4
RP 2 200K
15
R5 20K
2
0.47μF
100μF/16V
1K 5
•
1J 6
即有同步触发信号时，输出端信号实现翻转。
1SD 7
V SS 8
CD4027
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
QQ12nn
1 1
J 2Q2n J1Q1n
K2Q2n Q1nQ2n Q1nQ2n Q1n K1Q1n Q0nQ1n Q0nQ1n Q0n
Q0n1 J0Q0n K0Q0n Q2nQ0n Q2nQ0n Q2n
QQ12nn
1 1
只出现一次，故为进位输出信号。所以，此电路是 带进位输出的同步 4 进制加法计数器电路。
二、计数器
主要要求：
理解计数器的分类，理解计数器的计数规律。 掌握二进制计数器的组成和工作原理。 理解常用集成二进制和十进制计数器的功能 及其应用。
掌握利用集成计数器构成 N 进制计数器
的方法。
（一）概述
1、功能
在数字电路中，能够记忆输入脉冲个数的电路称 为计数器。
2、分类 同步计数器：
按输入方式 电路中所有触发器共用同一时钟脉冲
不同，可分为:
（输入计数脉冲）。
异步计数器：
电路中触发器不采用统一的时钟脉冲。
二进制计数器：按二进制计数进位规律计数
单元2：分频电路的制作
一、时序逻辑电路的分析方法 二、计数器 三、寄存器 四、分频电路的EWB仿真
一、时序逻辑电路的分析方法
主要要求：
掌握同步时序逻辑电路的分析方法，了解 异步时序逻辑电路的分析方法。
理解时钟方程、驱动方程、输出方程、状态 方程、状态转换真值表、状态转换图和时序 图等概念及求取方法。
例2： 分析下图所示时序逻辑电路的逻辑功能。
解：这是时钟 CP 下降沿触发的同步时序电路，
分析如下： 分析时不必考虑时钟信号。
（1） 写出相关方程
时钟方程 输出方程
驱动方程
CP0= CP1=CP↓ Z= Q1 Q0
J0 = K0 = 1
J1 = Q0n ，K1 = Q0n
（2） 求各个触发器的状态方程
/1↑6
3↓/0
100←5110←4111
每6个脉冲
/0 /0
循环一次，
有一个进位 (a) 有效循环
输出
状态图
无效态不能在 脉冲的作用下 回到有效态,电 路不能自启动
/0
010
101
/1
(b) 无效循环
1
2
3
4
5
6
CP
01 11 0 0 0
时 Q0
序
0
Q1
0
11
1
0
0
图
00 01 1 1 0
Q2
进位
设电路初始状态为 Q1 Q0 =00，则
CP
Q1n Q0n
Q Q n+1 n+1
1
0
Z
1 00 0 1 0
2 01 1 0 0
将现态代入
输出方程求 Z
3 10 1 1 0
4 11 0 0
1
将现态代入状
态方程求次态：
将新状态作现态，再计算下一个次态。
（4）画状态图如图（a）和时序图如图（b）所示
二分频 四分频
现态
Q2n Q1n Q0n
000 001 011 111 110 100 010
101
次态
Q2n 1 Q1n 1 Q0n 1
001 011 111 110 100 000 101 010
输出
Y
0 0 0 0 0 1 0 1
4 画状态图、时序图
排列顺序：
/Y
Q2n Q1n Q0n
/0 /0 000→1 001→2 011
JK触发器特性方程为
Qn+1
=
n
JQ
+
Байду номын сангаас
KQn
(CP )
将对应驱动方程代入特性方程，得状态方程
Qn+1 0
J0 Q0n
K0Q0n
1 Q0n
1 Q0n
Q0n
(CP )
Qn+1 1
=
J1Q1n
+
K1Q1n
=
Q0n Q1n
+Q0nQ1n
(CP )
（3） 求出对应状态值 一直计算到状态进入循环为止
4、时序逻辑电路的一般分析方法
1 时钟方程、 2
逻辑图
驱动方程和
状态方程
输出方程
3
判断电路 逻辑功能
5
状态表、 状态图或
时序图
4
计算
例1: 分析下图所示电路的逻辑功能。
&Y
FF0
FF1
FF2
1J
Q0 1J
Q1
1J
Q2
C1
C1
C1
1K
1K
1K
Q0
Q1
Q2
CP
1
时钟方程：CP2 CP1 CP0 CP
Q1n Q0n
Q0n1 Q2n
Y 有Q效1nQ2n
QQQQ1有 循2nn12nn状1111效环态11001100 QQ0n0n无循无状11 效 环效 态0101100 YY 1010101010010100
3 计算、列状态表
1、时序逻辑电路的特点
X (x1,x2,…xi)
组合器件
Z (z1,z2,…zj)
Y (y1,y2,…yn)
存储器件
W (w1,w2,…wm)
逻辑功能特点： 时序电路在任何时刻的稳定输出，不仅与该时刻 的输入信号有关，而且还与电路原来的状态有关。
电路结构特点： 由存储电路和组合逻辑电路组成。
2、时序逻辑电路的分类 根据时钟分类
Y
5
有效循环的6个状态分别是0～5这6个十进
电 制数字的格雷码，并且在时钟脉冲CP 的作用下，
路 功
这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加
能 法计数器。当对第6个脉冲计数时，计数器又重
新从000开始计数，并产生输出Y＝1。
1234
01 0 1 0 00 1 1 0
随着CP 脉冲的递
增，不论从电路输
N 出进的制哪计一数个器状同态时开 也始是，一触个发N 器分输频出器的，
所变谓化分都频会就进是入降同低一 频个率循环过程
进位输出
（5）逻辑功能分析：当Q1Q0 =11时，输出Z =1；当 取其它值时，输出Z =0；在一个循环过程中，Z =1
同步时序电路的 时钟方程可省去
写 输出方程： Y Q1nQ2n
不写。
方 程 式
驱动方程：
J
2
J1
Q1n Q0n
K2 Q1n K1 Q0n
J
0
Q2n
K0 Q2n
2 求状态方程
JK 触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
同步时序逻辑电路
异步时序逻辑电路
所有触发器的时钟端连在一起。所有触发器在
同一个时钟脉冲 CP 控制下同步工作。
时钟脉冲 CP 只触发部分触发器，其余触发器
由电路内部信号触发。因此，触发器不在同一时钟 作用下同步工作。
3、时序电路逻辑功能的表示方法
时序电路的逻辑功能可用逻辑表达式（方程）、 状态表、卡诺图、状态图、时序图和逻辑图6种方式表 示，这些表示方法在本质上是相同的，可以互相转换。