存储器及其接口(二)
存储器接口 (2)
地把双端口RAM看作是本地RAM一样进行访问，不 仅方便了软件设计,还大大地提高了系统的工作 效率。
二、半导体存储器的主要性能指标 主要从一下几方面考察： 1、存储容量 2、速度 3、功耗 4、集成度 5、可靠性
三、存储芯片的组成
1、地址译码器：接收来自CPU的N位地址信息， 经译码后产生2的N次方个地址选择信号对片内 寻址。
/CS=0,/OE=0时为读; /CS=0,/WE=0时为写。 /WE和/OE分别接CPU的/WR和/RD信号。
2、存储器与CPU数据总线的连接 根据存储器结构选择连接CPU的数据总线。
6.3 主存储器接口
主存储器的类型不同，则接口不同。以 EPROM、SRAM、DRAM为例分别介绍。
一、EPROM与CPU的接口 目前广泛使用的典型EPROM芯片有Intel公
（1）Tc=总容量/N×8/M＝128K/8K×8/8 ＝16片
（2）Tc＝128K/8K×16/8＝32片
6.2存储器接口技术
一、存储器接口中应考虑的问题
1、存储器与CPU的时序配合
几个问题： （1）什么是总线周期？（2）什么 是时钟周期？（3）什么是T状态？（4）如何实 现二者之间的时序配合？（5）设计产生等待信 号电路应注意那些问题？（见图6－3）
2、如何完成寻址功能？
要完成寻址功能必须具备两种选择：
（1）片选：即首先要从众多存储器中，选中要 进行数据传输的某一存储器芯片，称为片选。一 般由接口电路中的端口译码产生。
（2）字选：然后从该芯片内选择出某一存储单 元，称为字选。由存储器内部的译码电路完成。
3、片选控制的译码方法
常用方法有：线选法、全译码法、部分译码法、 混合译码法等。
或列出地址分配表； ③根据地址分配图或分配表确定译码方法并画出
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
微机原理及接口技术
2. 什么是机器码？什么是真值？解：把符号数值化的数码称为机器数或机器码，原来的数值叫做机器数的真值。
3. 8位和16位二进制数的原码 、补码和反码可表示的数的范围分别是多少？ 解：原码（-127~+127）、（-32767~+32767）补码 (-128~+127）、（-32768~+32767） 反码（-127~+127）、（-32767~+32767）4.一般来说，其内部基本结构大都由 算数逻辑单元、控制单元、寄存器阵列、总线和总线缓冲器 四个部分组成。
高性能微处理器内部还有指令预取部件、地址形成部件、指令译码部件和存储器管理部件等。
二 1.总线接口单元BIU （Bus Interface Unit ）包括段寄存器、指令指针寄存器、20位地址加法寄存器和先入先出的指令队列、总线控制逻辑。
负责与存储器、I/O 设备传送数据，即BIU 管理在存储器中获取程序和数据的实际处理过程。
20位地址加法器将16位段地址和16位偏移量相加，产生20位物理地址。
总线控制逻辑产生总线控制信号对存贮器和I/O 端口进行控制。
IP 指针由BIU 自动修改，平时IP 内存储下条要取指令的偏移地址；遇到跳转指令后，8086将IP 压栈，并调整其内容为下条要执行指令地址。
2.执行单元EU （Execution Unit ）包括ALU 、状态标志寄存器、通用寄存器、暂存器、队列控制逻辑与时序控制逻辑等。
负责指令的执行。
将指令译码并利用内部的ALU 和寄存器对其进行所需的处理。
3.EU 和BIU 的动作管理—流水线技术原则控制器运算器 寄存器输入/输出接口存储器 CPU主机外部设备应用软件系统软件微型机软件微型机系统 微型机硬件（1）每当8086的指令队列中有2个空字节且EU 未向BIU 申请读写存储器操作时，BIU 就会自动把指令取到指令队列中。
（2）每当EU 要执行一条指令时，它会先从BIU 的指令队列前部取出指令代码，然后执行指令。
微型计算机原理与接口技术第二章课后答案
第二章 1. 8086CPU内部由哪两部分组成？它们的主要功能是什么？答：8086CPU 内部由执行单元 EU 和总线接口单元 BIU 组成。
主要功能为：执行单元 EU 负责执行指令。
它由算术逻辑单元(ALU)、通用寄存器组、16 位标志寄存器(FLAGS)、EU 控制电路等组成。
EU 在工作时直接从指令流队列中取指令代码，对其译码后产生完成指令所需要的控制信息。
数据在 ALU 中进行运算，运算结果的特征保留在标志寄存器 FLAGS 中。
总线接口单元 BIU 负责 CPU 与存储器和 I ／O 接口之间的信息传送。
它由段寄存器、指令指针寄存器、指令队列、地址加法器以及总线控制逻辑组成。
2. 8086CPU 中有哪些寄存器？各有什么用途？答：8086CPU 内部包含4组16位寄存器，分别是通用寄存器组、指针和变址寄存器、段寄存器、指令指针和标志位寄存器。
（1）通用寄存器组 包含4个16位通用寄存器 AX 、BX 、CX 、DX ，用以存放普通数据或地址，也有其特殊用途。
如AX （AL ）用于输入输出指令、乘除法指令，BX 在间接寻址中作基址寄存器，CX 在串操作和循环指令中作计数器，DX 用于乘除法指令等。
（2）指针和变址寄存器 BP 、SP 、SI 和DI ，在间接寻址中用于存放基址和偏移地址。
（3）段寄存器 CS 、DS 、SS 、ES 存放代码段、数据段、堆栈段和附加段的段地址。
（4）指令指针寄存器IP 用来存放将要执行的下一条指令在现行代码段中的偏移地址。
（5）标志寄存器Flags 用来存放运算结果的特征。
3. 8086CPU 和8088CPU 的主要区别是什么？答：8088CPU 的内部结构及外部引脚功能与8086CPU 大部分相同，二者的主要不同之处如下：（1）8088指令队列长度是4个字节，8086是6个字节。
（2）8088的BIU 内数据总线宽度是8位，而EU 内数据总线宽度是16位，这样对16位数的存储器读/写操作需要两个读/写周期才能完成。
串行EEPROM(24C02)接口方法
串行EEPROM（24C02）接口方法在新一代单片机中，无论总线型还是非总线型单片机，为了简化系统结构，提高系统的可靠性，都推出了芯片间的串行数据传输技术，设置了芯片间的串行传输接口或串行总线。
串行总线扩展接线灵活，极易形成用户的模块化结构，同时将大大简化其系统结构。
串行器件不仅占用很少的资源和I/O 线，而且体积大大缩小，同时还具有工作电压宽，抗干扰能力强，功耗低，数据不宜丢失和支持在线编程等特点。
目前，各式各样的串行接口器件层出不穷，如：串行EEPROM，串行ADC/DAC，串行时钟芯片，串行数字电位器，串行微处理器监控芯片，串行温度传感器等等。
串行EEPROM 是在各种串行器件应用中使用较频繁的器件，和并行EEPROM 相比，串行EEPROM 的数据传送的速度较低，但是其体积较小，容量小，所含的引脚也较少。
所以，它特别适合于需要存放非挥发数据，要求速度不高，引脚少的单片机的应用。
这里绍串行EEPROM 芯片，以及它们和单片机的接口技术。
1、串行EEPROM 及其工作原理串行EEPROM 中，较为典型的有ATMEL 公司的AT24CXX 系列以及该公司生产的AT93CXX 系列，较为著名的半导体厂家，包括Microchip，国家半导体厂家等，都有AT93CXX系列EEPROM 产品。
AT24CXX 系列EEPROMAT24CXX 系列的串行电可改写及可编程只读存储器EEPROM 有10 种型号，其中典型的型号有AT24C01A/02/04/08/16 等5 种，它们的存储容量分别是1024/2048/4096/8192/16384位，也就是128/256/512/1 024/2048 字节。
这个系列一般用于低电压，低功耗的工业和商业用途，并且可以组成优化的系统。
这个系统还有多种电压级别，包括5V(4.5~5.5V),2.7V(2.7~5.5V),2.5V(2.5~5.5V),1.8V(1.8~5.5V)等4 种电压级别。
存储器及其接口
0
1
1
1
1
0
F0000～F7FFFH
0
1
1
1
1
1
F8000～FFFFFH
ROM子系统中译码器管理的存储器地址
存储器地址区域
3.RAM子系统
系统板上RAM子系统为256KB，每64KB为一组，采用9片4164 DRAM芯片，8片构成64KB，另一片用于奇偶校验
CPU
数据总线
地址总线
寻址范围
T2为一列基本存储单元电路上共有的控制管。
CD
T1
字选择线
刷 新 放大器
位选择线
T2
单管动态RAM存储电路
数据线（D）
DRAM的基本存储电路
NC
D
IN
WE
RAS
A
0
A2
A1
GND
—
—
—
—
—
—
—
—
V
CC
CAS
D
OUT
A6
A3
A4
A5
A7
—
—
—
—
—
—
4.电可擦可编程的ROM
5.闪速存储器（Flash Memory）
01
闪存也称快擦写存储器，有人也简称之Flash。 Flash Memory属于EERPOM类型 ,有很高的存取速度，而且易于擦除和重写，而且可以选择删除芯片的一部分内容，但还不能进行字节级别的删除操作。
单击此处添加小标题
02
单击此处添加小标题
8088
8位
20位
1MB
8086
8位
20位
1MB
80286
单片机6-2 程序存储器和数据存储器的扩展
单片机原理及应用
2. EPROM芯片的工作方式
（1）读出方式 片选控制线为低, 输出允许为低，Vcc为+5V，指定 地址单元的内容从D7～D0上读出。 （2）禁止输出方式 输出呈高阻状态，不写入程序 （3）未选中方式 片选控制线为高电平。 （4）编程方式 Vpp端加规定高压, CE*和OE*端加合适电平，就 能将数据线上的数据写入到指定的地址单元。 （5）编程校验方式 （6）编程禁止方式 输出呈高阻状态，不写入程序。
第 17 页
;1B ;1B ;1B ;3B ;2B
© 常州大学信息科学与工程学院
第 13 页
© 常州大学信息科学与工程学院
第6章 单片机系统的并行扩展 单片机原理及应用 电子教案 3、EPROM和RAM的综合扩展 （1）综合扩展的硬件接口电路 例： 采用线选法扩展2片8KB的RAM和2片8KB的 EPROM, RAM选6264，EPROM选2764。
第 14 页
© 常州大学信息科学与工程学院
单片机原理及应用
电子教案
第6章 单片机系统的并行扩展
IC2和IC4占用地址空间为2000H～3FFFH共8KB。同理 IC1、IC3地址范围4000H～5FFFH（P2.6=1、P2.5=0、 P2.7=0）。 例：采用译码器法扩展2片8KB EPROM，2片8KB RAM。 EPROM选用2764，RAM选用6264。共扩展4片芯片。
第 8 页 © 常州大学信息科学与工程学院
单片机原理及应用
电子教案
第6章 单片机系统的并行扩展
第 9 页
© 常州大学信息科学与工程学院
单片机原理及应用
电子教案
第6章 单片机系统的并行扩展
存储器概述
EEPROM芯片2864A
N13根地址线A12～A0 8 根 数 据 线 I/O7 ～
I/O0 片选CE*
读写OE*、WE*
A12 2 A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A0 10 I/O0 11 I/O1 12 I/O2 13 GND 14
动态RAM DRAM 4116 DRAM 2164
1 静态RAM
SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵
SRAM芯片6264 NC 1 A12 2
A7 3
存储容量为8K×8
A6 4 A5 5
28个引脚：
A4 6
13根地址线A12～A0 8根数据线D7～D0
Infineon(英飞菱)的内存条结构剖析
1、PCB板 下图是Infineon原装256MB DDR266，采用单面8颗粒TSOP封装。
2、金手指 这一根根黄色的接触点是内存与主板内存槽接触的部分，数据就是靠它们来传输的，通
常称为金手指。
3、内存芯片（颗粒）内存的芯片就是内存的灵魂所在，内存的性能、速度、容量都是由内 存芯片决定的。
只读存储器ROM
掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；
并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在
线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的
EEPROM，但只能按块（Block）擦除
28 Vcc 27 A14 26 A13 25 A8
24 A9 23 A11 22 OE 21 A10 20 CE 19 D7 18 D6 17 D5 16 D4 15 D3
存储器的分类和主要性能指标(微机原理)
第6章 半导体存储器及接口
⑵实用静态存储器芯片举例 6264芯片是8K×8bit的CMOS SRAM静态存储器. ① 6264存储芯片的引线及其功能
西南大学电子信息工程学院
16
第6章 半导体存储器及接口
② SRAM 6264操作时序图
写操作时序图
读操作时序图
西南大学电子信息工程学院
17
第6章 半导体存储器及接口
∵ UVEPROM 2764和SRAM 6264 都是8K×8的存储器； 而系统存储器都是16KB=16K×8. ∴ ROM和RAM都只需要进行字数扩展,各需要 16K/8K×8/8=2 〔片〕
系统存储器需要地址线： log232K=15 <根> 存储器芯片需要地址线： log28K=13 <根> 用15-13=2根高位地址线译码产生片选信号线.
软/硬磁盘
介质： 光盘
磁带等
西南大学电子信息工程学院
2
第6章 半导体存储器及接口
〔2〕按存储介质划分 磁芯存储器 半导体存储器 磁泡存储器 磁表面存储器 激光存储器等
本章主要讲授半导体存储器. 在微型计算机中,半导体存储器主要作为
内存储器使用.
西南大学电子信息工程学院
3
第6章 半导体存储器及接口
一起,数据线分别连接至系统数据总线的不同位上. 例如： 用4K×4位的SRAM芯片构成4K×8位的存储器.
西南大学电子信息工程学院
21
第6章 半导体存储器及接口
⑵字扩展 当单片存储器的字长满足要求,而存储单元的
个数不能够时,就需要进行字扩展. 字扩展方法：
将每个芯片的地址线、数据线和读/写控制线 等 按信号名称并连在一起,只将选片端分别引到地址 译码器的不同输出端,即用片选信号来区别各个芯 片的地址.
存储器接口类型
存储器接口类型存储器接口类型可分为：异步存储器接口和同步存储器接口两大类型。
异步存储器接口类型是最常见的，也是我们最熟知的，MCU一般均采用此类接口。
相应的存储器有：SRAM、Flash、NvRAM…等，另外许多以并行方式接口的模拟/数字I/O器件，如A/D、D/A、开入/开出等，也采用异步存储器接口形式实现。
同步存储接口相对比较陌生，一般用于高档的微处理器中，TI DSP中只有C55x和C6000系列DSP包含同步存储器接口。
相应的存储器有：同步静态存储器：SBSRAM和ZBTSRAM，同步动态存储器：SDRAM，同步FIFO等。
SDRAM可能是我们最熟知的同步存储器件，它被广泛用作PC机的内存。
C2000、C3x、C54x系列DSP只提供异步存储器接口，所以它们只能与异步存储器直接接口，如果想要与同步存储器接口，则必须外加相应的存储器控制器，从电路的复杂性和成本的考虑，一般不这么做。
C55x、C6000系列DSP不仅提供了异步存储器接口，为配合其性能还提供了同步存储器接口。
C55x和C6000系列DSP的异步存储器接口主要用于扩展Flash和模拟/数字I/O，Flash 主要用于存放程序，系统上电后将Flash中的程序加载到DSP片内或片外的高速RAM中，这一过程我们称为BootLoader同步存储器接口主要用于扩展外部高速数据或程序RAM，如SBSRAM、ZBTSRAM或SDRAM等。
如何设计DSP系统的外部存储器电路，即DSP如何正确地与各种类型的存储器芯片接口。
是存储器设计中的难点。
另外，在DSP外部存储器电路设计中经常会遇到下列一些问题：1.DSP提供的外部存储器接口信号与存储器芯片所需要的接口信号不完全一致，某些DSP支持多种数据宽度的访问，如8/16/32位数据宽度等，存储器电路中如何实现?2.数据线、地址线在PCB布线时，为了走线方便，经常会进行等效交换，哪些存储器可以作等效交换、哪些不行?异步存储器：Flash对于flash，读操作与SRAM相同，擦除和写入操作以命令序列形式给出，厂商不同，命令序列可能稍有不同写入命令序列后，Flash自动执行相应操作，直到完成，随后自动转为读状态。
串行EEPROM(24C02)接口方法讲解
串行EEPROM（24C02）接口方法在新一代单片机中，无论总线型还是非总线型单片机，为了简化系统结构，提高系统的可靠性，都推出了芯片间的串行数据传输技术，设置了芯片间的串行传输接口或串行总线。
串行总线扩展接线灵活，极易形成用户的模块化结构，同时将大大简化其系统结构。
串行器件不仅占用很少的资源和I/O 线，而且体积大大缩小，同时还具有工作电压宽，抗干扰能力强，功耗低，数据不宜丢失和支持在线编程等特点。
目前，各式各样的串行接口器件层出不穷，如：串行EEPROM，串行ADC/DAC，串行时钟芯片，串行数字电位器，串行微处理器监控芯片，串行温度传感器等等。
串行EEPROM 是在各种串行器件应用中使用较频繁的器件，和并行EEPROM 相比，串行EEPROM 的数据传送的速度较低，但是其体积较小，容量小，所含的引脚也较少。
所以，它特别适合于需要存放非挥发数据，要求速度不高，引脚少的单片机的应用。
这里绍串行EEPROM 芯片，以及它们和单片机的接口技术。
1、串行EEPROM 及其工作原理串行EEPROM 中，较为典型的有ATMEL 公司的AT24CXX 系列以及该公司生产的AT93CXX 系列，较为著名的半导体厂家，包括Microchip，国家半导体厂家等，都有AT93CXX系列EEPROM 产品。
AT24CXX 系列EEPROMAT24CXX 系列的串行电可改写及可编程只读存储器EEPROM 有10 种型号，其中典型的型号有AT24C01A/02/04/08/16 等5 种，它们的存储容量分别是1024/2048/4096/8192/16384位，也就是128/256/512/1 024/2048 字节。
这个系列一般用于低电压，低功耗的工业和商业用途，并且可以组成优化的系统。
这个系统还有多种电压级别，包括5V(4.5~5.5V),2.7V(2.7~5.5V),2.5V(2.5~5.5V),1.8V(1.8~5.5V)等4 种电压级别。
存储器
2 内存
2.按内存的接口（外观）分类 目前计算机配备的DRAM内存按接口（外观）分类主 要有两种： 1）SIMM（Single-In Line Memory Module，单 边接触内存模组） SIMM是486及其较早的PC机中常用的内存接口方式 ，一般30线、72线。
2 内存
2）DIMM（Dual In-Line Memory Module，双边 接触内存模组） DIMM接口内存的插板两边都有数据接口触片，这种 接口模式的内存广泛应用于现在的计算机中，常见有168 线SDRAM内存条、184线DDR内存条、240线DDR2/3 内存条。
2 内存
2.3 DDR SDRAM 内存的物理结构 下面以一品牌为威刚(A-DATA)的DDR3内存条为 例讲述DDR3内存条的结构，如图所示。
SPD
标签
PCB板 金手指
内存芯片 内存固定 卡缺口 内存引脚 缺口
DDR3 SDRAM内存条的结构
2 内存
1.PCB板。PCB板的电气性能也是决定内存稳定性 的关键，各种电子元件以及内存芯片都集中在其中一面， 导线则集中在另一面。 2. 金手指。金手指实际上是在一层铜皮（也叫覆铜 板）上通过特殊工艺再覆上一层金，因为金不易被氧化， 具有超强的导通性。 3. 内存芯片。内存上的芯片也称为内存颗粒，是内 存的灵魂所在，内存的性能、速度、容量都是由内存芯片 决定的。
2 内存
2.3 内存条品牌
（1）畅销的：金士顿（Kingston）、胜创（Kingmax）、 三星 （Samsung）. （2）热门的：金邦科技（GEIL）、宇瞻（Apacer）、现代 （Hyundai）、金士泰（KINGSETK）、勤茂（TwinMOS）、利 屏（LPT）及富豪。 （3）不常见的：海盗船（Corsair）、美光、OCZ、威刚等 。
微机原理和接口技术-5-2 存储系统
20
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
例3 （1）解：如果ROM和RAM存储器芯片都采用 8K×1的芯片，试画出存储器与CPU的连接图。
MREQ# A15-0 R/W#
CPU
D7~D0
OE#
例2解
微机原理与接口技术---Chapter5 存储器
MREQ# A20-0 R/W#
CPU
D7~D0
OE#
A20-18
000
3-8译码器
001
010
A17-0
WE A CS
256K ×8
D
WE A CS
256K ×8
D
WE A CS
256K ×8
D
D7~D0
D7~D0
D7~D0
…
111
WE A CS
如果采用的字节编址方式，则需要20条地址线，因为220=1024K byte。
注：字编址方式时，每个32位字地址能够访问4个字节； 如果按照字节编址方式，则每个地址只对应一个字节， 因此所需的地址数是前者的4倍， 218* 4=220 ，即需要20条地址线）
13
Zuo 华中科技大学计算机学院
微机原理与接口技术---Chapter5 存储器
解：256K*8位SRAM芯片包含18根地址线 (1) 该存储器需要2048K/256K = 8片SRAM芯片； (2) 需要21条地址线， 因为221=2048K， 其中高3位经过译码器输出后用于芯片选择， 低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下。
存储器接口技术
采用部分译码法时，由于未参加译码的高位地址与存 储器地址无关，即这些地址的取值可随意（如图中的存储 器地址与A15无关），所以存在地址重叠的问题。此外， 从高位地址中选择不同的地址位参加译码，将对应不同的 地址空间。
1.2存储器地址译码方法
1.2存储器地址译码方法
（4
混合译码法是将线选法与部分译码法相结合的一种方 法。该方法将用于片选控制的高位地址分为两组，其中一 组的地址（通常为较低位）采用部分译码法，经译码后的 每一个输出作为一块芯片的片选信号；另一组地址（通常 为较高位）则采用线选法，每一位地址线作为一块芯片的 片选信号。例如，当CPU地址总线为16位，存储器由10片 容量为2KB的芯片构成时，可用混合译码法实现片选控制， 图给出了采用该方法的结构示意图。
1.2存储器地址译码方法
本例采用第二种方法，即二次译码法。先进行一次译码 产生区分8个2KB的信号，将其中的4个输出作为4片EPROM 的片选信号。另外4个输出并和与之相关的另一位地址一起 进行二次译码，产生8片1KB RAM芯片的片选信号。此外， 对于取值固定不变的高位地址可令其作为译码允许控制。据 此，可得到相应的地址位图，如图所示。
现代微型计算机与接口教程(杨文显)第二章课后答案
习题二1.内存储器主要分为哪两类？它们的主要区别是什么？内存储器分为随机存取存储器RAM（Radom Access Memory）和只读存储器ROM（Read Only Memory）两类。
RAM中信息可以按地址读出，也可以按地址写入。
RAM具有易失性，掉电后原来存储的信息全部丢失，不能恢复。
ROM 中的信息可以按地址读出，但是在普通状态下不能写入，它的内容一般不能被改变。
ROM具有“非易失性”，电源关闭后，其中的信息仍然保持。
2.说明SRAM、DRAM、MROM、PROM和EPROM的特点和用途。
SRAM：静态RAM，读写速度快，但是集成度低，容量小，主要用作Cache或小系统的内存储器。
DRAM：动态RAM，读写速度慢于静态RAM，但是它的集成度高，单片容量大，现代微型计算机的“主存”均由DRAM构成。
MROM：掩膜ROM，由芯片制作商在生产、制作时写入其中数据，成本低，适合于批量较大、程序和数据已经成熟、不需要修改的场合。
PROM：可编程ROM，允许用户自行写入芯片内容。
芯片出厂时，所有位均处于全“0”或全“1”状态，数据写入后不能恢复。
因此，PROM只能写入一次。
EPROM：可擦除可编程只读存储器，可根据用户的需求，多次写入和擦除，重复使用。
用于系统开发，需要反复修改的场合。
回忆：半导体存储器芯片容量取决于存储单元的个数和每个单元包含的位数。
存储容量可以用下面的式子表示：存储器容量（S）＝存储单元数（p）×数据位数（i）存储单元个数（p）与存储器芯片的地址线条数（k）有密切关系：p=2k，或k＝log2（p）。
数据位数i一般等于芯片数据线的根数。
存储芯片的容量（S）与地址线条数（k）、数据线的位数（i）之间的关系因此可表示为：S＝2k×i3.已知一个SRAM芯片的容量为8K×8，该芯片有一个片选信号引脚和一个读/写控制引脚，问该芯片至少有多少个引脚？地址线多少条？数据线多少条？还有什么信号线？根据存储芯片地址线数量计算公式，k＝log2（1024*8）= log2（213）=13，即总计有13根地址线。
2011-2012-2接口习题二
接口习题二第4章DMA技术一．选择题1．下列几种芯片中能接管总线且控制数据传送的是（）。
(A) 8254 (B) 8255 (C) 8237 (D) 82512．要使系统能按直接存储器存取方式进行主机与外设间的数据传送，系统至少应有( )芯片。
（A）8250 （B）8259 （C）8237 （D）82553．占用CPU时间最少的传送方式是（）。
（A）DMA （B）中断（C）查询（D）无条件4．在DMA方式下，能对总线进行控制的部件是( )。
（A） CPU （B）DMAC （C）外部设备（D）存储器5．在DMA传送方式下，外部设备与存储器之间的数据传送通路是（）。
(A)数据总线DB (B)专用数据通路 (C)地址总线 (D)控制总线CB6．在DMA传送过程中，实现总线控制的部件是（）。
(A)CPU (B)外部设备 (C)DMAC (D)存储器二、填空题1．8237DMA控制器是具有( )个通道的DMA控制器。
2．DMA写操作把数据从( ) 传到( ) 。
3．DMA读操作把数据从（)传到( ) 。
4．DMA方式的中文意义是（).5.DMA方式的基本思想是（)。
第5章中断技术一、单项选择题1.用3片8259A级联，最多可管理的中断数是( )。
（A）24级（B）22级（C）23级（D）21级2.CPU响应INTR和NMI中断时，相同的必要条件是( )。
（A）当前指令执行结束(B)允许中断(C)当前访问内存结束(D)总线空闲3.通常，中断服务程序中的一条STI指令目的是( )。
(A)允许低一级中断产生(B)开放所有可屏蔽中断(C)允许同级中断产生(D)允许高一级中断产生4.特殊屏蔽方式要解决的主要问题是( )。
(A)屏蔽所有中断(B)设置最低优先级(C)开放低级中断(D)响应同级中断5.对可编程接口芯片进行读/写操作的必要条件是（）.(A)RD=0 (B)WR=0 (C)RD=0或WR=0 (D)CS=06．用两只中断控制器8259A级联后，CPU的可屏蔽硬中断可扩大到（）。