倍流同步整流在DCDC变换器中工作原理分析

倍流同步整流在DC/DC变换器中工作原理分析

在低压大电流变换器中倍流同步整流拓扑结构已经被广泛采用。就其工作原理进行了详细的分析说明，并给出了相应的实验和实验结果。

关键词：倍流整流；同步整流；直流/直流变换器；拓扑

0 引言

随着微处理器和数字信号处理器的不断发展，对芯片的供电电源的要求越来越高了。不论是功率密度、效率和动态响应等方面都有了新要求，特别是要求输出电压越来越低，电流却越来越大。输出电压会从过去的3.3V降低到1.1～1.8 V之间，甚至更低[1]。从电源的角度来看，微处理器和数字信号处理器等都是电源的负载，而且它们都是动态的负载，这就意味着负载电流会在瞬间变化很大，从过去的13A/μs到将来的30A/μs～50A/μs[2]。这就要求有能够输出电压低、电流大、动态响应好的变换器拓扑。而对称半桥加倍流同步整流结构的DC/DC变

换器是最能够满足上面的要求的[3]。

本文对这种拓扑结构的变换器的工作原理作出了详细的分析说明，实验结果

证明了它的合理性。

1 主电路拓扑结构

主电路拓扑如图1中所示。由图1可以看出，输入级的拓扑为半桥电路，而输出级是倍流整流加同步整流结构。由于要求电路输出低压大电流，则倍流同步

整流结构是最合适的，这是因为：

图1 主电路拓扑

1）变压器副边只需一个绕组，与中间抽头结构相比较，它的副边绕组数只有中间抽头结构的一半，所以损耗在副边的功率相对较小；

2）输出有两个滤波电感，两个滤波电感上的电流相加后得到输出负载电流，而这两个电感上的电流纹波有相互抵消的作用，所以，最终得到了很小的输出电

流纹波；

3）流过每个滤波电感的平均电流只有输出电流的一半，与中间抽头结构相比较，在输出滤波电感上的损耗明显减小了；

4）较少的大电流连接线（high current inter-connection），在倍流整流拓扑中，它的副边大电流连接线只有2路，而在中间抽头的拓扑中有3路；

5）动态响应很好。

它唯一的缺点就是需要两个输出滤波电感，在体积上相对要大些。但是，有一种叫集成磁（integrated magnetic）的方法，可以将它的两个输出滤波电感和变压器都集成到同一个磁芯内，这样可以大大地减小变换器的体积。

2 电路基本工作原理

电路在一个周期内可分为4个不同的工作模式，如图2所示，理想的波形图

如图3所示。

(a) 模式1[t0－t1]

(b) 模式2[t1－t2]

(c) 模式3[t2－t3]

(d) 模式4[t3－t4]

图2 工作模式图

图3 工作波形图

模式1[t0－t1] 在t=t0时刻，开关管S1导通，变压器原边两端的电压为正，且有Vp=Vin/2；而开关管S2一直都处于关断状态，由于S1的导通，S2的漏源极电压（Vds2）被钳位到输入电压，即Vds2=Vin。变压器副边电压Vsec为高电平，同步开关管SR1的门极也是高电平，SR1导通。此时，负载的电流等于两个输出电感电流之和，且全部流经SR1。在这个模式下，滤波电感Lo1上的电流是增大的，而电感Lo2上的电流是减小的，它们的电流纹波有相互抵消的作用，

所以，负载电流Io的纹波是很小的。

模式2[t1－t2] 在t=t1时刻，S1关断。由于变压器漏感Lk的存在，电流要继续维持原来的方向，所以，如图3(b)中所示，此时在变压器原边存在两个回路，一个是由C1，Coss1，Lk构成，对S1的输出结电容Coss1充电；另一个是由C 2，Coss2，Lk构成，对S2的输出结电容Coss2进行放电。最后S1及S2的漏源极电压都被钳位在输入电压的一半，即Vds2=Vds2=Vin/2。同时，变压器原边的

电压此时为零，副边也是零，此时，SR1及SR2都处于导通状态，分别对两个输出电感上的电流进行续流。且两个电感上的电流都是减小的，所以，最后得到的输出负载电流（ILo1＋ILo2）是减小的。

模式3[t2－t3] 在t=t2时刻，S2导通。S1处于关断状态，其两端电压也被钳位到输入电压，即Vds1=Vin。由图2(c)中可以看出，变压器原边的电压为负，且等于输入电压的一半，即Vp=－Vin/2。相对应的同步管SR2导通，所有的负载电流都会流经SR2。且输出电感电流ILo2是增大的，ILo1是减小的。但最终

得到的负载纹波电流是增大的。

模式4[t3－t4] 在t=t3时刻，S2关断。在这个工作模式下，原边的工作原理同图2(b)正好相反。这时，S1及S2都处于关断状态。存储在变压器原边漏感中的能量对S1及S2输出结电容进行充放电。其中对Coss1是放电，而对Coss2进行充电。变压器原副边的电压都为零，副边的两个同步整流管都被触发导通。

两个输出电感上的电流都在不断地减小，所以，总的负载电流是减小的。

在模式4[t3－t4]后，接着就进入下一个周期。

3 实验及结果

在前面分析的拓扑基础上，完成了一个输入为DC 36V，输出为1V/25A的D C/DC变换器。这个电路中所用到的参数见表1所列，其中所有的参数和图1的

主电路中所标注的是相对应的。

表1 实验参数

图4所示的是原边两个主管和副边同步管的门极驱动波形。通道R2表示S1的驱动波形；通道R1表示S2的驱动波形；通道1是同步管SR2的驱动波形；通道2是同步管SR1的驱动波形。由表1可以看到，变压器漏感Lk=600nH。所以，在电流较小的时候，存储在漏感中的能量不是很大，因而开关管在关断后的

漏感和开关管输出结电容间的振荡不是很大，图5所示的是在负载电流Io=5A

时的S2漏源极vds2的波形。

图4 门极驱动波形

图5 vds2波形（Io=5A）

当变换器以满载Io=25A输出时，变压器原边的振荡就明显地增大。这是因为，当输出电流增大的时候，反映到原边的电流也会增大，所以，这个时候存储在变压器漏感中的磁能就会增大，在toff期间内振荡的时间较长，幅值也较大，如图6所示。在大电流的拓扑中，这种振荡的损耗也是不可忽略的。图7给出了变换器的效率曲线图，最大值出现在Io=15A时。