ADC0808数模转换与显示 课程设计.

专业课程设计报告题目：ADC0808数模转换与显示

所在学院

专业班级

学生姓名

学生学号

指导教师

提交日期2012年10月29日

电气工程学院专业课程设计评阅表学生姓名学生学号

同组队员专业班级

题目名称

一、学生自我总结

二、指导教师评定

目录

一、设计目的 (1)

二、设计要求和设计指标 (1)

三、设计内容 (1)

3.1 芯片简介 (1)

3.1.1 A/D转换模块 (1)

3.1.2 AT89C51单片机的结构原理与引脚功能 (3)

3.2电路设计 (7)

3.3程序设计 (8)

四、本设计改进建议 (10)

五、总结 (10)

六、主要参考文献 (11)

附录 (12)

一、设计目的

本课程设计的目的就是要锻炼学生的实际动手能力。在理论学习的基础上，通过完成一个具有综合功能的小系统，使学生将课堂上学到的理论知识与实际应用结合起来，对电子电路、电子元器件等方面的知识进一步加深认识，同时在软件编程、调试、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立设计单片机应用系统的开发设计工作打下一定的基础。

二、设计要求和设计指标

以AT89C51单片机为核心，实现ADC0808的数模转换与显示。转换后的结果显示在数码管上。

三、设计内容

3.1 芯片简介

3.1.1 A/D转换模块

ADC0808是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。它是逐次逼近式A/D转换器，可以和单片机直接接口。[1]（1）ADC0808的内部逻辑结构

由下图3-1-1可知，ADC0808由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。

图3-1-1 ADC0808的内部逻辑结构

（2）． ADC0808引脚结构

ADC0808各脚功能如下：

D7-D0：8位数字量输出引脚。

IN0-IN7：8位模拟量输入引脚。

VCC：+5V工作电压。

GND：地。

REF（+）：参考电压正端。

REF（-）：参考电压负端。

START：A/D转换启动信号输入端。

ALE：地址锁存允许信号输入端。

（以上两种信号用于启动A/D转换）.

EOC：转换结束信号输出引脚，开始转换时为低电平，当转换结束时为高电平。

OE：输出允许控制端，用以打开三态数据输出锁存器。

CLK：时钟信号输入端（一般为500KHz）。本设计采用DCLOCK激励源，频率为12MHz。A、B、C：地址输入线。

图3-1-2 ADC0808引脚图

ADC0808对输入模拟量要求：信号单极性，电压范围是0－5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。

地址输入和控制线：4条

ALE为地址锁存允许输入线，高电平有效。当ALE线为高电平时，地址锁存与译码器将A，B，C三条地址线的地址信号进行锁存，经译码后被选中的通道的模拟量进转换器进行转换。

ST为转换启动信号。当ST上跳沿时，所有内部寄存器清零；下跳沿时，开始进行A/D转换；在转换期间，ST应保持低电平。EOC为转换结束信号。当EOC为高电平时，表明转换结束；否则，表明正在进行A/D转换。OE为输出允许信号，用于控制三条输出锁存器向单片机输出转换得到的数据。OE＝1，输出转换得到的数据；OE＝0，输出数据线呈高阻状态。D7－D0为数字量输出线。

CLK为时钟输入信号线。因ADC0808的内部没有时钟电路，所需时钟信号必须由外界提供，通常使用频率为500KHZ，本设计采用DCLOCK激励源，频率为12MHz。VREF（＋），VREF（－）为参考电压输入。

图3-1-3 ADC0808的接线图图3-1-4 ADC0808的时钟电路设置

3.1.2 AT89C51单片机的结构原理与引脚功能

AT89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗称单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。AT89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。[1]

图3-1-5 AT89C51的引脚图

主要特性：

·与MCS-51 兼容

·4K字节可编程闪烁存储器

·寿命：1000写/擦循环

·数据保留时间：10年

·全静态工作：0Hz-24MHz

·三级程序存储器锁定

·128×8位内部RAM

·32可编程I/O线

·两个16位定时器/计数器

·5个中断源

·可编程串行通道

·低功耗的闲置和掉电模式

·片内振荡器和时钟电路

管脚说明：

VCC：供电电压。

GND：接地。

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口

的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。

P3口也可作为AT89C51的一些特殊功能口，如下列所示：

P3.0 RXD（串行输入口）

P3.1 TXD（串行输出口）

P3.2 /INT0（外部中断0）

P3.3 /INT1（外部中断1）

P3.4 T0（记时器0外部输入）

P3.5 T1（记时器1外部输入）

P3.6 /WR（外部数据存储器写选通）

P3.7 /RD（外部数据存储器读选通）

P3口同时为闪烁编程和编程校验接收一些控制信号。

RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。

ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率